CN113838812B - 高速存储卡的侧面接触垫 - Google Patents

Abstract

一种存储卡，包括存储卡主体，其尺寸被设置成容纳至少一个集成电路裸芯封装体。在某些实施例中，存储卡主体包括与第二表面间隔开的第一表面和连接第一表面到第二表面的多个侧表面。存储卡还包括设置在多个侧表面中的至少一个侧表面上的接触垫。接触垫包括第一导电层、第二导电层和设置在第一导电层和第二导电层之间的绝缘层。

Description

高速存储卡的侧面接触垫

技术领域

在各种实施例中，本公开涉及在集成电路处存储数据，并且更具体地涉及集成电路封装体和相关结构。

背景技术

集成电路领域中的术语“裸芯”是指半导体材料的小块，在其上制造电路。通常，裸芯被制造为包括多个单独裸芯的单个晶片的一部分，其中利用制造技术(例如，沉积、去除、图案化等)来形成每个裸芯的部件和特征。每个裸芯连接到封装体，该封装体允许将封装的裸芯或“芯片”连接到电路板或其他合适的装置。诸如通用串行总线(USB)闪存或可移动存储卡之类的非易失性存储装置实现了集成电路，并已提高了数据和软件应用程序的便携性。但是，随着存储装置的包装尺寸缩小，用于接触垫的空间也缩小了。

发明内容

提出了一种用于存储卡的设备，该设备包括尺寸设置成容纳至少一个集成电路裸芯封装体的存储卡主体。在特定的实施例中，存储卡主体包括与第二表面间隔开的第一表面以及将第一表面连接到第二表面的多个侧面。存储卡还包括设置在多个侧表面中的至少一个侧表面上的接触垫。接触垫包括第一导电层，第二导电层和设置在第一导电层和第二导电层之间的绝缘层。

提出了一种用于存储卡主体的系统，该存储卡主体具有与第二表面间隔开的第一表面以及将第一表面连接至第二表面的多个侧表面。该系统还包括设置在存储卡主体内的集成电路裸芯封装体。该集成电路裸芯封装体包括设置在多个侧表面中的至少一个侧表面上的多个接触垫，并且其中所述接触垫包括导电材料和绝缘材料的交替层。该集成电路裸芯封装体还包括：存储器堆叠体，包括多个集成电路裸芯；以及控制器，被配置为向多个集成电路裸芯传输数据并从多个集成电路裸芯接收数据。

提出了用于可移动存储器的其他设备。在一个实施例中，该设备包括用于容纳至少一个集成电路裸芯封装体的构件，其中用于容纳的构件包括与第二表面间隔开的第一表面以及将第一表面连接至第二表面的多个侧表面。其他设备还包括用于与计算装置电通信的构件，其中用于电通信的构件设置在多个侧表面中的至少一个侧表面上。在特定的实施例中，用于电通信的构件还包括第一导电层，第二导电层以及设置在第一导电层和第二导电层之间的绝缘层。

还提出了方法。在一个实施例中，所述方法包括提供存储卡主体。在某些实施例中，该方法还包括提供位于存储卡主体的侧表面上的至少一个接触垫。

附图说明

下面参考附图中示出的具体实施例来进行更具体的描述。要理解的是，这些附图仅描绘了本公开的某些实施例，因此不应被认为是对其范围的限制，通过使用附图，以附加的特征和细节来描述和解释本公开，其中：

图1是示出根据本公开的实施例的存储卡(例如，数据存储装置)的立体图；

图2是示出根据本公开的实施例的存储卡的截面图的示意性框图；

图3是示出根据本公开的实施例的存储卡的截面图的示意性框图；

图4是示出了根据本公开的实施例的用于创建具有侧面接触垫的集成电路裸芯封装体的制造工艺的截面局部视图的示意性框图；

图5是示出了根据本公开的实施例的多层块的工艺步骤的示意性框图；

图6是根据本公开的实施例的用于实现具有侧面接触垫的上述存储卡100的计算系统的一个实施例的示意性框图；以及

图7是示出根据本公开的实施例的用于形成数据存储装置的方法的一个实施例的流程图。

具体实施方式

本公开的各方面可以实施为一种设备、系统或方法。因此，本公开的各方面可以采取完全硬件实施例或结合软件和硬件方面的实施例的形式，这些实施例在本文中通常都可以统称为“电路”、“模块”、“设备”或“系统”。

在本说明书中描述的许多功能单元已经被标记为模块，以便更具体地强调它们的实现独立性。例如，模块可以被实现为包括定制的VLSI电路或门阵列的硬件电路，例如逻辑芯片、裸芯、晶体管或其他分立部件的现成的半导体。模块也可以在例如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置等的可编程硬件装置中实现。

模块也可以至少部分地在软件中实现，以由各种类型的处理器执行。所识别的可执行代码模块可以例如包括计算机指令的一个或多个物理或逻辑块，其可以例如被组织为对象、过程或功能。然而，所标识的模块的可执行文件不需要在物理上位于一起，而是可以包括存储在不同位置的不同指令，当这些指令在逻辑上结合在一起时，包括该模块并实现该模块的所述目的。

如本文中所使用的，部件包括有形的、物理的、非暂时性的装置。例如，部件可以被实现为：包括定制VLSI电路、门阵列或其他集成电路的硬件逻辑电路；例如逻辑芯片、裸芯、晶体管或其他分立器件的现成的半导体；和/或其他机械或电气装置。部件也可以在诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置等的可编程硬件装置中实现。部件可以包括一个或多个硅集成电路装置(例如，芯片、裸芯、裸芯平面、封装体)或其他分立的电气设备，它们通过印刷电路板(PCB)的电线路等与一个或多个其他部件进行电通信。在某些实施例中，本文描述的每个模块可以可替代地由部件实施或实现为部件。

本文所使用的电路包括提供一个或多个电流路径的一个或多个电气和/或电子部件的组。在某些实施例中，电路可以包括用于电流的返回路径，使得该电路是闭环的。然而，在另一实施例中，不包括用于电流的返回路径的一组部件可以被称为电路(例如，开环)。例如，集成电路可以被称为电路，而不管该集成电路是否接地(作为电流的返回路径)。在各种实施例中，电路可以包括集成电路的一部分、集成电路、一组集成电路，具有或不具有集成电路装置的一组非集成电气和/或电气部件等。在一个实施例中，电路可以包括：定制的VLSI电路、门阵列、逻辑电路或其他集成电路；现成的半导体，例如逻辑芯片、裸芯、晶体管或其他分立器件；和/或其他机械或电气装置。电路也可以被实现为诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置等之类的可编程硬件装置中的合成电路(例如，作为固件、网表等)。电路可以包括一个或多个硅集成电路装置(例如，芯片、裸芯、裸芯平面、封装体)或其他分立的电气装置，它们通过印刷电路板(PCB)的电线等与一个或多个其他部件电通信。在某些实施例中，本文描述的每个模块可以由电路实施或实现为电路。

在整个说明书中，对“一个实施例”、“实施例”或类似语言的引用意味着结合该实施例描述的特定特征，结构或特性包括在本公开的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”和类似的语言的出现可以但并非必须全部指代相同的实施例，而是指“一个或多个但不是所有实施例”，除非另有明确说明。除非另有明确说明，术语“包括”、“包含”、“具有”及其变体表示“包括但不限于”。除非另有明确说明，否则列举的项目清单并不意味着任何或所有项目都是相互排斥和/或相互包含的。除非另外明确指出，否则术语“一个”、“一”和“所述”也指“一个或多个”。

应注意，在一些替代实施方式中，框中指出的功能可以不按图中指出的顺序发生。例如，取决于所涉及的功能，实际上可以基本上同时执行连续示出的两个框，或者有时可以以相反的顺序执行这些框。可以设想其他步骤和方法，这些步骤和方法在功能、逻辑或效果上等同于所示附图的一个或多个框或其部分。尽管在流程图和/或框图中可以采用各种箭头类型和线条类型，但是应当理解它们不限制相应实施例的范围。例如，箭头可以指示所描绘的实施例的列举步骤之间的未指定持续时间的等待或监视时段。

在下面的详细描述中，参考形成其一部分的附图。前述发明内容仅是说明性的，而无意于以任何方式进行限制。除了上述的说明性方面，实施例和特征之外，通过参考附图和以下详细描述，其他方面，实施例和特征将变得显而易见。每个附图中的元件的描述可以参考前面的附图的元件。在附图中相似的数字可以指代相似的元件，包括相似元件的替代实施例。

图1是示出根据本公开的实施例的存储卡100(例如，数据存储装置)的立体图。如将在下面更详细地讨论的，存储卡100包括存储卡主体(“主体”)102，其已经设置在集成电路裸芯(ICD)衬底内。ICD衬底被配置为支撑多个堆叠的集成电路裸芯。本文所使用的集成电路裸芯包括一个或多个制造的电路和/或其他电部件(例如，单片集成电路等)。例如，集成电路裸芯可以包括具有一个或多个栅极、晶体管、电容器、电阻器、二极管、电源、放大器、迹线、通孔、其他电连接、电接触体和/或其他集成的电部件的半导体装置(例如，硅、砷化镓等)。可以使用光刻和/或化学工艺来制造集成电路裸芯，其中将一层或多层半导体、金属或其他导体、绝缘体等沉积在半导体衬底上和/或从半导体衬底上去除以形成电路。

在一个实施例中，多个芯片、裸芯平面、裸芯和/或其他集成电路裸芯可以堆叠或以其他方式组合成多个集成电路裸芯布置。例如，多个集成电路裸芯可以被堆叠并且相对于相邻的集成电路裸芯横向偏移(参见图3和图4)，以提供用于电连接的空间。在一些实施例中，多个集成电路裸芯可以直接或间接耦接到相同的ICD衬底或芯片载体，并且可以通过ICD衬底和/或芯片载体彼此通信。多个集成电路裸芯可以设置在同一主体102内(例如，用于保护、机械支撑等)，主体可以由树脂、塑料或其他聚合物、陶瓷和/或容纳和/或封装集成电路裸芯的其它坚固材料形成。为了与集成电路裸芯通信，一个或多个电迹线、引脚或接触垫104从集成电路裸芯穿过主体102延伸到主体102的外表面，以支持离开主体102的电通信。

尽管所描绘的存储卡100是nano安全数字(SD)卡的示例，但是应理解，此处描述和示出的实施例可应用于其他存储卡100。其他存储卡100的示例包括但不限于SecureDigital卡，miniSD^TM卡(SD-3C LLC的商标，特拉华州威尔明顿)，MultiMediaCard^TM卡(JEDEC固态技术协会的商标，弗吉尼亚州阿灵顿)，卡(JEDEC固态技术协会的商标，弗吉尼亚州阿灵顿)，SD Express，用于电话的SD和SIM卡组合等。

主体102的尺寸确定为可插入存储卡读取器106中。卡读取器106可操作地耦接到主机计算装置(参见图6)。卡读取器106的示例包括但不限于可滑动地接收存储卡100的存储卡外壳，存储卡100所插入的托盘等。众所周知，卡读取器106包括用于与接触垫104相接的电接触体，以促进在主机计算装置和存储卡100之间的数据传输(例如，读取和写入)。

在某些实施例中，主体102包括第一表面(例如，顶表面108)，其与第二表面(例如，底表面110)间隔开。一个或多个侧表面(统称为侧表面112，并且单独地称为第一侧面112a、第二侧面112b……第n侧面112n)将顶表面108联接到底表面110并包围顶表面108和底表面110之间的区域。通常，存储器存储卡包括设置在顶表面108或底表面110上的接触垫104。最初，存储卡具有足够的表面积以在其上支撑两个或更多个接触垫104。但是，随着时间的流逝，通常，存储卡的尺寸缩小，并减小了接触垫104设置于其上的面积。另外，随着读/写速度的增加，对额外的高速接触垫的需求也增加。有利地，本公开的实施例提供了设置在主体102的侧表面112上的接触垫114。

在特定的实施例中，一个或多个侧面接触垫114(统称为侧面接触垫114，并且分别称为第一侧面接触垫114a、第二侧面接触垫114b等)可定位在侧表面112上(例如，参见第一侧表面112a或第二侧表面112b)。侧面接触垫被配置为将存储卡100与存储卡读取器106电耦接。在一些实施例中，单个侧面接触垫114被定位在侧表面112(例如，参见第三侧表面112c或第四侧表面112d)上。在某些实施例中，侧面接触垫114a、114b的发射/接收(TX/RX)对位于相同的侧表面(参见，例如侧表面112a)上。在一些实施例中，侧面接触垫114的TX/RX对彼此相对设置。例如，发射侧面接触垫114a定位为与其接收侧面接触垫114e相对。有利地，由于可用的附加接触垫，侧面接触垫114实现了高速通信。还公开了第五侧面接触垫114c和第六侧面接触垫114f。

图2是示出根据本公开的实施例的存储卡100的截面图的示意性框图。如上所述，存储卡100形成有从主体102的侧表面112向外延伸的一个或多个侧面接触垫114。在某些实施例中，每个侧面接触垫114包括第一导电层202、第二导电层204和绝缘层206(配置为使第一导电层202与第二导电层204绝缘)或电介质层，该绝缘层206或电介质层设置在第一导电层202和第二导电层204之间。

在某些实施例中，第一导电层202面向外并是从主体102的外部可接近的。换句话说，侧面接触垫114从主体102的内部区域208延伸到主体102外部的区域210。在一些实施例中，第一导电层202和第二导电层204由设置在非导电绝缘层206上的铜层形成。可以想到的是，任何导电材料可以被实现为第一导电层202或第二导电层204。

在某些实施例中，第二导电层204电耦接至接地或接地平面。第二导电层204通过允许相邻信号的返回路径有利地改善了阻抗控制。第二导电层204还解决了EMI问题，因为第二导电层204用作接地屏蔽，解决了在单层情况下的侧面接触垫的天线效应，并实现了高速数据通信。

在某些实施例中，绝缘层206可以在三个侧面上围绕第二导电层204，如图所示。在其他实施例中，绝缘层206接触第二导电层204的单侧或单侧的一部分。类似地，绝缘层206可以在三个侧面上围绕第一导电层。

图3是示出根据本公开的实施例的存储卡100的截面图的示意性框图。在所描绘的实施例中，存储卡100包括多个侧面接触垫114，每个侧面接触垫114至少具有绝缘层和与接地平面电耦接的导电层(参见图2)。在某些实施例中，侧面接触垫114或引脚与设置在主体102内的高速存储器控制器电耦接，该高速存储器控制器控制对下面参考图2更详细地描述的集成电路裸芯(例如，存储器模块、存储器封装体等)的访问。

在某些实施例中，侧面接触垫114a是接地(GND)引脚。主体102可以在主体102的每一侧上包括多个侧面接触垫114a。可以将高速数据引脚分配给侧面接触垫114b、114c、114g和114f。在一些实施例中，发射/接收(TX/RX)对302包括彼此相对设置的TX侧面接触垫114b和RX侧面接触垫114g，如图3所示。在一些实施例中，TX/RX对302包括彼此不相对设置的侧面接触垫。在一些实施例中，“数据传输通道”由两个TX/RX对302(例如，差分对等)形成。因此，所描绘的实施例示出了单个数据传输通道，但是，可以预期的是，可以实施任何合理数量的侧面接触垫114，以形成任何合理数量的TX/RX对302(例如，多个差分对、多个通道等)，以及随后的任何合理数量的数据传输通道。可以为其他侧面接触垫分配电源(PWR)114h、时钟(REFCLK)114d、114e等。

图4是示出根据本公开的实施例的用于创建具有侧面接触垫的集成电路裸芯封装体的制造过程的局部截面图的示意性框图。通常，集成电路裸芯在诸如电子级硅的衬底材料的单个晶片上大批量生产。在某些实施例中，可以在该制造过程期间形成侧面接触垫114，从而在相邻的存储器堆叠体404之间形成多层块402，然后穿过多层块402切割以形成侧面接触垫114。一旦被切割，新分离的集成电路裸芯封装体406可以被放置在存储卡100的主体102内。

如上所述，存储卡100的主体102可配置为容纳由集成电路裸芯409制成的一个或多个存储器堆叠体。为清楚起见，在图4中仅标识了单个集成电路裸芯409，但是，应当理解，存储器堆叠体411中的每个偏移层可以是单独的集成电路裸芯409。在某些实施例中，每个集成电路裸芯409通过例如键合引线410电连接到ICD衬底408，键合引线410经由电接触体(例如，焊球、引脚、端口、迹线、柱等)电耦接至控制器412。尽管被描述为单个控制器412，但是在组合存储卡/SIM卡的示例中，控制器412可以包括SIM控制器和存储器控制器。在一些实施例中，电接触体可以使用焊料、导线、端口、钳夹、夹子等来电力地和/或机械地耦接。

在某些实施例中，ICD衬底408可以在顶部和底部接触垫104与侧面接触垫114之间提供电连接(例如，金属电迹线、金属化的硅通孔、导电层和/或其他导电路径)。例如，电迹线、硅通孔等可以包括重新分配层，该重新分配层产生来自一个或多个电接触体的电信号。一个或多个集成电路裸芯409可以包括在不同的集成电路裸芯409之间的电互连，例如所描绘的键合引线410互连，从而一个集成电路裸芯409可以独立于ICD衬底408和/或附加于通过ICD衬底408通信向一个或多个其他集成电路裸芯409发送数据。

在某些实施例中，多层块402设置在相邻的存储器堆叠体411之间的ICD衬底408上。多层块由导电材料和绝缘材料的交替层形成。在所描绘的实施例中，多层块402包括第一导电层414、第一绝缘层416、第二导电层418、第二绝缘层420和第三导电层422。在某些实施例中，在制造过程期间(由箭头424标识)中，集成电路裸芯封装体406被分离，从而将多层块变成具有第一导电层202、第二导电层204和绝缘层206的侧面接触垫114。在其他实施例中，侧面接触垫114可以分开形成。

集成电路裸芯封装体406可以包括用于保护上面参考图4所描述部件的包封材料。包封材料可以包括树脂、塑料或其他聚合物、陶瓷和/或容纳和/或封装集成电路裸芯409的其他坚固的材料，并且具有一个或多个电迹线、引脚、接触体等，其从集成电路裸芯409(例如，通过集成电路裸芯409和/或ICD衬底408)延伸穿过集成电路裸芯封装体406或其他壳体，用于封装体之外的外部电通信。

在一个实施例中，多个芯片、裸芯平面、裸芯和/或其他集成电路裸芯409可以被堆叠或以其他方式组合在包封材料内的多个集成电路裸芯409布置中。例如，多个集成电路裸芯409可以被堆叠并且相对于彼此横向偏移，以提供用于电连接的空间。在一些实施例中，多个集成电路裸芯409可以直接或间接耦接到同一ICD衬底408或芯片载体，并且可以通过ICD衬底408和/或控制器412彼此通信。多个集成电路裸芯409可以布置在相同的集成电路裸芯封装体406和/或外壳(例如，用于保护，机械支撑等)内，例如，树脂、塑料或其他聚合物、陶瓷和/或容纳和/或封装集成电路裸芯409的其他坚固的材料，具有从集成电路裸芯409延伸穿过封装的一个或多个电迹线、引脚、接触体等。

图5是示出根据本公开的实施例的多层块500的工艺步骤的示意性框图。在某些实施例中，多层块402可以通过提供五层交替的导电材料502和绝缘材料504而形成。箭头506以图形方式描绘了将导电材料502和绝缘材料504的交替层接合在一起的工艺步骤。用于将层接合在一起的合适工艺的示例包括但不限于层压(lamination)。

箭头508以图形方式描绘了将多层块拼接或切割为可定位在ICD衬底408上的多个较小的多层块，然后如上文参考图4所述切割或拼接为侧面接触垫114的工艺步骤。虚线510描绘了该将较小的多层块拼接到侧面接触垫114的步骤。

图6是根据本公开的实施例的用于实现具有侧面接触垫114的上述存储卡100的计算系统600的一个实施例的示意性框图。尽管本文将计算系统600的存储器装置602用作存储卡100的系统的一个示例，但是在其他实施例中，多个集成电路裸芯409可以包括一个或多个网络接口控制器(NIC)集成电路裸芯409、一个或多个图形处理单元(GPU)集成电路裸芯409、一个或多个中央处理单元(CPU)集成电路裸芯409和/或发送和/或接收数据的一种或多种其他类型的集成电路裸芯409。

在一些实施例中，计算装置610的存储器装置602可以包括处理器611、易失性存储器612和通信接口613。处理器611可以包括一个或多个中央处理单元、一个或多个通用处理器、一个或多个专用处理器、一个或多个虚拟处理器(例如，计算装置610可以是在主机内运行的虚拟机)、一个或多个处理器核心等。通信接口613可以包括一个或多个网络接口，网络接口被配置为将计算装置610和/或装置626通信地耦接到通信网络615，例如互联网协议(IP)网络、存储区域网络(SAN)、无线网络、有线网络等。

在各种实施例中，存储器装置620可相对于计算装置610设置在一个或多个不同的位置。在一个实施例中，存储器装置620包括一个或多个易失性和/或非易失性存储元件623(例如，堆叠的集成电路裸芯409)，例如，半导体芯片、裸芯、封装体或布置在一个或多个印刷电路板、存储壳体和/或其他机械和/或电支撑结构上的其他集成电路装置。例如，存储器装置620可以包括一个或多个直接内联存储模块(DIMM)卡、一个或多个扩展卡和/或子卡、存储卡、通用串行总线(USB)驱动器、固态硬盘驱动器(SSD)或其他硬盘驱动器装置，和/或可能具有其他内存和/或存储形式。存储器装置620可以与计算装置610的母板集成和/或安装在其上，安装在计算装置610的端口和/或插槽中，安装在网络615上不同的计算装置610和/或专用存储设备上，通过外部总线(例如，外部硬盘驱动器)等与计算装置610通信。

在一个实施例中，存储器装置620可以设置在处理器611的存储器总线上(例如，与易失性存储器612相同的存储器总线上，与易失性存储器612不同的存储器总线上，代替易失性存储器612等)。在另一实施例中，存储器装置620可以设置在计算装置610的外围总线上，诸如外围部件互连快速(PCI Express或PCIe)总线、串行高级技术附件(SATA)总线、并行高级技术附件(PATA)总线、小型计算机系统接口(SCSI)总线、FireWire总线、光纤通道连接、通用串行总线(USB)、PCIe高级交换(PCIe-AS)总线等。在另一个实施例中，存储器装置620可以被设置在数据网络615上，诸如以太网、Infiniband网络、网络615上的SCSI RDMA、存储区域网络(SAN)、局域网(LAN)、广域网(WAN)，例如互联网，另一个有线和/或无线网络615等。

一个或多个集成电路裸芯409可包括集成电路裸芯409之间的电互连(例如，一个或多个局部总线、反向通道、子网、内部网络、内部总线、键合引线、电路迹线等)，使得一个集成电路裸芯409(例如，有源集成电路)可以将数据发送到一个或多个其他集成电路裸芯409，并且集成电路裸芯409可以并行地发送数据(例如，通过数据网络615、总线625等将其发送到装置控制器626、处理器611、计算机可读存储介质614)。

根据各种实施例，装置控制器626可以管理一个或多个存储装置620，存储器元件(例如，集成电路裸芯409)和/或其他集成电路装置。(多个)存储器装置620可以包括记录、存储器和/或存储装置，例如被布置和/或划分成多个可寻址的介质存储位置的固态存储装置和/或半导体存储装置。如本文所使用的，介质存储位置是指存储器的任何物理单元(例如，存储器装置620上的任何数量的物理存储介质)。存储器单元可包括但不限于页、存储器分区、块、扇区、物理存储位置(例如，逻辑页、逻辑块)的集合或组等。

通信接口613可以包括一个或多个网络接口，其被配置为将计算装置610和/或装置控制器626通信地耦接到网络615和/或一个或多个远程端、可网络访问的存储客户端616。存储客户端616可以包括在计算装置610上操作的本地存储客户端616和/或可通过网络615和/或通信接口613访问的远程存储客户端616。装置控制器626是一个或多个存储器装置620的一部分和/或与其通信。尽管图6描绘了单个存储器装置620，但是本公开不限于此，并且可以适于整合任何数量的存储器装置620。

存储器装置620可以包括易失性和/或非易失性存储器介质622的一个或多个集成电路裸芯409，其可以包括但不限于：诸如SRAM和/或DRAM的易失性存储器；非易失性存储器，例如ReRAM、忆阻器存储器、可编程金属化单元存储器、相变存储器(PCM、PCME、PRAM、PCRAM、双向通用存储器、硫族化物RAM或C-RAM)、NAND闪存(例如2D NAND闪存、3D NAND闪存)、NOR闪存、nano随机存取存储器(nano RAM或NRAM)、基于纳米晶线的存储器、基于氧化硅的10纳米以下工艺存储器、石墨烯存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)、可编程金属化单元(PMC)、导电桥RAM(CBRAM)、磁阻RAM(MRAM)、磁存储介质(例如硬盘、磁带)和/或光存储介质；或其他存储器和/或存储介质。在某些实施例中，存储器介质622的一个或多个集成电路裸芯409包括储存级存储器(SCM)。

虽然存储器介质622在本文中被称为“存储器介质”，但是在各种实施例中，存储器介质622可以更一般地包括一个或多个能够记录数据的易失性和/或非易失性记录介质，其可以被称为存储器介质、储存介质等。此外，在各种实施例中，存储器装置620可以包括记录装置、存储器装置、储存装置等。类似地，在各种实施例中，存储元件623可以包括记录元件、存储器元件、储存元件等。在其他实施例中，存储元件623可以包括不同类型的集成电路装置(例如，ASIC、CPU、通信设备、图形设备、片上系统、可编程逻辑设备等)，存储元件623仅作为示例被用作一种类型的集成电路装置(例如，集成电路裸芯、芯片、裸芯平面、封装体等)，并且在本公开的范围内可以预期其他类型的集成电路装置。

存储器介质622可以包括一个或多个存储器元件623，其可以包括但不限于：芯片、封装体、裸芯、裸芯平面等。装置控制器626可以被配置为管理存储器介质622上的数据操作，并且可以包括一个或多个处理器、可编程处理器(例如，FPGA)、ASIC、微控制器等。在一些实施例中，装置控制器626被配置为在存储器介质622上存储数据和/或从存储器介质622读取数据，以向/从存储器装置620传送数据，等等。在某些实施例中，存储器介质622是存储卡100，其经由耦接到计算装置610的卡读取器106(见图1)与计算装置610通信。

装置控制器626可以经由总线627通信地耦接到存储器介质622和/或其他集成电路裸芯409。总线625可以包括用于向/从集成电路通信数据的I/O总线。总线627可以进一步包括控制总线，用于将寻址以及其他命令和控制信息传送到集成电路裸芯409。在一些实施例中，总线627可以将集成电路裸芯409通信地并联耦接到装置控制器626。该并行访问可以允许将集成电路作为一个组来管理(例如，在其中集成电路裸芯409包括存储器元件，形成逻辑存储器元件629等的实施例中)。逻辑存储器元件629可以被划分成相应的逻辑存储器单元(例如，逻辑页)和/或逻辑存储器分区(例如，逻辑块)。可以通过逻辑地组合每个集成电路裸芯409的物理存储器单元来形成逻辑存储器单元。

图7是说明根据本发明的实施例的用于形成数据存储装置的方法700的一个实施例的流程图。如本文所使用的，制造商(例如，装配车间)包括工厂，该工厂获取具有多个集成电路裸芯的晶片并将裸芯封装到诸如固态存储装置的集成电路装置中。

方法700开始，并且制造商提供702存储卡主体102。存储卡主体可以具有顶表面和与顶表面间隔开的底表面。侧表面112将顶表面108耦接到底表面110，并且一起在主体102内形成一区域以容纳集成电路装置封装体。

方法700还包括提供704设置在存储卡主体102的侧表面上的至少一个侧面接触垫114。在某些实施例中，制造商创建具有多个多层块402设置在存储器堆叠体404之间的具有多个存储器堆叠体404的衬底。然后，制造商切割或拼接衬底以形成单独的集成电路装置封装体。在某些实施例中，制造商切穿多层块402以形成侧面接触垫114。

在各种实施例中，用于容纳至少一个集成电路裸芯封装体的构件可以包括具有顶表面、底表面和侧表面等的存储卡主体。主体可由连接在一起以形成主体的两半形成。其他实施例可包括用于容纳至少一个集成电路裸芯封装体的类似或等同的构件。

在各种实施例中，用于与计算装置电通信的构件可以包括形成在用于容纳的构件等的侧表面上的接触垫。接触垫可以包括第一导电层、第二导电层以及设置在第一导电层和第二导电层之间的绝缘层。其他实施例可以包括用于通过用于容纳的构件的侧表面进行通信的相似或等同的构件，包括引脚、迹线、接触体等。

在不脱离本公开的精神或基本特征的情况下，本公开可以以其他具体形式来实施。所描述的实施例在所有方面仅应被认为是说明性的而非限制性的。因此，本公开的范围由所附权利要求而不是前面的描述指定。落入权利要求等同含义和范围内的所有改变均应包含在其范围之内。

Claims (18)

1.一种设备，包括：

存储卡主体，尺寸被定制成容纳至少一个集成电路裸芯封装体，所述存储卡主体包括与第二表面间隔开的第一表面和将所述第一表面连接到所述第二表面的多个侧表面；以及

接触垫，设置在所述多个侧表面中的至少一个侧表面上，所述接触垫包括：

第一导电层，其中所述第一导电层设置在所述存储卡主体的至少一个侧表面的外表面上，并且配置成电耦接到存储卡读取器；

第二导电层，所述第二导电层设置在所述存储卡主体内，并且电耦接到接地，并且其中所述第二导电层与所述第一导电层绝缘；以及

绝缘层，设置在所述第一导电层和所述第二导电层之间。

2.根据权利要求1所述的设备，其中所述接触垫包括第一接触垫，并且所述多个侧表面中的至少一个侧表面包括第一侧表面，所述设备还包括设置在所述第一侧表面上的第二接触垫。

3.根据权利要求2所述的设备，还包括：

第三接触垫，设置在定位为与所述第一侧表面相对的第二侧表面上；以及

第四接触垫，设置在所述第二侧表面上。

4.根据权利要求3所述的设备，其中，所述第三接触垫配置为将数据传输至存储卡读取器。

5.根据权利要求3所述的设备，其中，所述第四接触垫配置为从存储卡读取器接收数据。

6.根据权利要求3所述的设备，还包括设置在第三侧表面上的第五接触垫。

7.根据权利要求6所述的设备，还包括第六接触垫，其设置在定位为与所述第三侧表面相对的第四侧表面上。

8.一种系统，包括：

存储卡主体，包括与第二表面间隔开的第一表面和将所述第一表面连接到所述第二表面的多个侧表面；以及

集成电路裸芯封装体，设置在所述存储卡主体内，该集成电路裸芯封装体包括：

多个接触垫，设置在所述多个侧表面中的至少一个侧表面上，所述接触垫包括导电材料和绝缘材料的交替层，其中所述交替层中的第一层与所述交替层中的第二导电层绝缘，并且其中所述第二导电层电耦接到接地；

存储器堆叠体，包括多个集成电路裸芯；以及

控制器，配置成向所述多个集成电路裸芯传输数据且从所述多个集成电路裸芯接收数据。

9.根据权利要求8所述的系统，其中所述交替层的第一层设置在所述存储卡主体的至少一个侧表面的外表面上，并且被配置成电耦接到存储卡读取器。

10.根据权利要求9所述的系统，还包括所述交替层的第三层，其中所述第三层设置在所述存储卡主体内，并且被配置成使所述第一层与所述交替层的第二层绝缘。

11.根据权利要求10所述的系统，其中，所述第二层设置在所述存储卡主体内。

12.根据权利要求8所述的系统，还包括设置在所述多个侧表面的中第一侧表面上的所述多个接触垫中的第一接触垫和第二接触垫。

13.根据权利要求12所述的系统，还包括设置在所述多个侧表面的中第二侧表面上的所述多个接触垫中的第三接触垫和第四接触垫。

14.根据权利要求13所述的系统，其中，所述第三接触垫配置成向存储卡读取器传输数据。

15.根据权利要求13所述的系统，其中，所述第四接触垫配置成从存储卡读取器接收数据。

16.根据权利要求13所述的系统，还包括设置在所述多个侧表面的中第三侧表面上的所述多个接触垫中的第五接触垫。

17.根据权利要求16所述的系统，还包括设置在所述多个侧表面的中第四侧表面上的所述多个接触垫中的第六接触垫，所述第四侧表面定位为与所述第三侧表面相对。

18.一种设备，包括：

用于容纳至少一个集成电路裸芯封装体的构件，其中用于容纳的构件包括与第二表面隔开的第一表面和将所述第一表面连接到所述第二表面的多个侧表面；以及

用于与计算装置电通信的构件，其中，用于电通信的构件设置在所述多个侧表面中的至少一个侧表面上，用于电通信的构件包括：

第一导电层，其中所述第一导电层设置在所述多个侧表面之一的外部表面上且配置成电耦接到存储卡读取器；

第二导电层，所述第二导电层设置在所述用于容纳的构件内且电耦接到接地，并且其中所述第二导电层与所述第一导电层绝缘；以及

绝缘层，设置在所述第一导电层和所述第二导电层之间。