CN113838815B - 基板和芯片组件 - Google Patents
基板和芯片组件 Download PDFInfo
- Publication number
- CN113838815B CN113838815B CN202111116395.8A CN202111116395A CN113838815B CN 113838815 B CN113838815 B CN 113838815B CN 202111116395 A CN202111116395 A CN 202111116395A CN 113838815 B CN113838815 B CN 113838815B
- Authority
- CN
- China
- Prior art keywords
- signal
- substrate
- area
- regions
- signal regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H10W40/228—
-
- H10W70/65—
-
- H10W90/701—
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本申请实施例公开了一种基板和芯片组件。基板用于封装芯片。基板包括至少两个信号区域、接地引脚和电源引脚。至少两个信号区域之间具有预设区域,预设区域用于设置芯片。接地引脚设置于预设区域内,且用于连接芯片。电源引脚分布在至少两个信号区域内。本申请实施例将芯片设置在预设区域内,并且与接地引脚连接,能够促进芯片进行散热,避免芯片温度过高,进一步提高基板的使用性能。此外,将预设区域设置在至少两个信号区域之间,从而能够对至少两个信号区域内分布的电源引脚起到分隔的作用,避免了电源引脚在基板上的分布过于集中,降低了基板的电流密度,避免基板的局部过热,进一步提高了基板的使用可靠性。
Description
技术领域
本申请实施例涉及芯片的技术领域,尤其涉及一种基板和一种芯片组件。
背景技术
相关技术中,基板用于封装芯片。基板上通常包括电源引脚,电流通过电源引脚流入基板,实现对于芯片的供电。
但是,相关技术中基板在封装芯片之后,导致芯片难以散热,降低了基板的使用性能。
发明内容
为了解决上述技术问题中至少之一,本申请实施例提供了一种基板和一种芯片组件。
第一方面,本申请实施例提供了一种基板,基板用于封装芯片。基板包括至少两个信号区域,至少两个信号区域之间具有预设区域,预设区域用于设置芯片;接地引脚,接地引脚设置于预设区域内,且用于连接芯片;电源引脚,电源引脚分布在至少两个信号区域内。
在一种可行的实施方式中,信号区域包括至少两个第一信号区域,任一个第一信号区域内包括至少一个电流值大于或等于第一电流阈值的电源引脚。
在一种可行的实施方式中,信号区域还包括至少两个第二信号区域,任一个第二信号区域内包括至少一个电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚;其中,第一电流阈值大于第二电流阈值。
在一种可行的实施方式中,信号区域还包括至少两个第三信号区域,任一个第三信号区域内包括至少一个电流值小于第二电流阈值的电源引脚。
在一种可行的实施方式中,任一个第一信号区域、任一个第二信号区域以及任一个第三信号区域内的电源引脚相互连接。
在一种可行的实施方式中,第一信号区域内的电源引脚的电压值小于或等于第一电压阈值,第二信号区域内的电源引脚的电压值大于第一电压阈值,且小于或等于第二电压阈值;其中,第一电压阈值小于第二电压阈值,任一个第一信号区域的面积大于任一个第二信号区域第二信号区域的面积。
在一种可行的实施方式中,任一个第三信号区域内包括至少一个电压值大于第二电压阈值的电源引脚;任一个第二信号区域的面积大于任一个第三信号区域的面积。
在一种可行的实施方式中,基板为矩形基板,基板包括相对的第一边缘以及第二边缘、相对的第三边缘以及第四边缘;至少两个第一信号区域中部分第一信号区域与第一边缘形成闭合区域,另一部分第一信号区域与第二边缘形成闭合区域;至少两个第二信号区域中部分第二信号区域与第三边缘形成闭合区域,另一部分第二信号区域与第四边缘形成闭合区域;至少两个第三信号区域位于第一信号区域内,部分第三信号区域与第一边缘形成闭合区域,另一部分第三信号区域与第二边缘形成闭合区域。
在一种可行的实施方式中,至少两个第一信号区域沿第一方向对称,且至少两个第三信号区域沿第一方向对称;至少两个第二信号区域沿第二方向对称;其中,至少两个第一信号区域之间通过中心区域间隔,中心区域通过两个第二信号区域之间、以及第一信号区域与第二信号区域之间的间隔区域向基板的顶点延伸,以形成预设区域。
第二方面,本申请实施例提供了一种芯片组件,包括芯片;如上述第一方面的基板,基板用于封装芯片,芯片与基板上的接地引脚连接。
本申请实施例有益效果如下:
由于预设区域内设置接地引脚,产生的热量较少,故而将芯片设置在预设区域内,并且与接地引脚连接,能够促进芯片进行散热,避免芯片温度过高,进一步提高基板的使用性能。
此外,预设区域设置在至少两个信号区域之间,从而能够对至少两个信号区域内分布的电源引脚起到分隔的作用,避免了电源引脚在基板上的分布过于集中,降低了基板的电流密度,避免基板的局部过热,进一步提高了基板的使用可靠性。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本申请的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本申请提供的一种实施例的基板结构示意图之一;
图2为本申请提供的一种实施例的基板结构示意图之二;
图3为本申请提供的一种实施例的芯片组件结构示意图。
其中,图1至图3中附图标记与部件名称之间的对应关系为:
100:基板,101:信号区域,102:电源引脚,103:第一边缘,104:第二边缘,105:第三边缘,106:第四边缘,110:第一信号区域,120:第二信号区域,130:第三信号区域,140:预设区域,142:接地引脚,芯片组件:200,芯片:210。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
第一方面,如图1所示,本申请实施例提供了一种基板100。基板100用于封装芯片210。基板100包括至少两个信号区域101、接地引脚142和电源引脚102。至少两个信号区域101之间具有预设区域140,预设区域140用于设置芯片210。接地引脚142设置于预设区域140内,且用于连接芯片210。电源引脚102分布在至少两个信号区域101内。
在一些示例中,基板100可以为覆铜箔层压板,用于封装芯片210。在一些示例中,基板100可以为方形、圆形或者多边形等,提高基板100的适用性。
基板100包括至少两个信号区域101,可以理解地,至少两个第一信号区域110的形状和面积可以相同,也可以不同。在一些示例中,可以根据不同的使用需求,设置不同数量的信号区域101。
电源引脚102分布在至少两个信号区域101内,可以理解地,电源引脚102用于为芯片210供电。电源引脚102的数量为多个。在一些示例中,多个电源引脚102的电流值和电压值互不相同。在一些示例中,多个电源引脚102的电流值相同,电压值不同。在一些示例中,多个电源引脚102的电流值不同,电压值相同。可以理解地,电源引脚102的电流值越大,电源引脚102产生的热量越高。
至少两个信号区域101之间具有预设区域140,接地引脚142分布在预设区域140内。在基板封装芯片210时,接地引脚142与芯片210连接,可以有效进行散热,降低芯片210的热量。可以理解地,接地引脚142的数量为多个。接地引脚142的数量与电源引脚102的数量可以相同,也可以不同。在一些示例中,接地引脚142的数量大于电源引脚102的数量,从而提高散热量,加快散热,提高了基板100的使用可靠性。
可以理解地,接地引脚142与地连接,从而接地引脚142的电压值较小,在一些示例中,接地引脚142的电压值为零。根据功率的计算公式P=UI(其中P为功率,U为电压,I为电流)可以得到,当电流值一定时,电压值越小,功率越小,而功率越小时,产生的热量也就越小。
由于预设区域140内设置接地引脚142,产生的热量较少,故而将芯片210设置在预设区域140内,并且与接地引脚142连接,能够促进芯片210进行散热,避免芯片210温度过高,进一步提高基板100的使用性能。
在一些示例中,芯片210可以通过凸点焊接的方式,与接地引脚142连接。在一些示例中,芯片210可以设置在基板100的中心位置,提高芯片210组件的结构规整性,同时避免基板100发生卷曲。
可以理解地,电流密度为单位时间内流过基板100单位面积的电量。基板100单位面积内的电流密度越大,产生的热量越高。将预设区域140设置在至少两个信号区域101之间,从而能够对至少两个信号区域101内分布的电源引脚102起到分隔的作用,避免了电源引脚102在基板100上的分布过于集中,降低了基板100的电流密度,避免基板100的局部过热,进一步提高了基板100的使用可靠性。
在一些示例中,预设区域140与至少两个信号区域101相邻设置,从而能够减小电源引脚102与接地引脚142之间的距离,缩短电流的回流路径,从而降低信号传输时受到的干扰,提高信号传输的准确性,同时还能够减小基板100的电阻值,从而降低基板100的电压降。
在一些示例中,预设区域140内还可以分布时钟信号引脚或者数据信号引脚等,提高了基板100的适用性。并且,时钟信号引脚和数据信号引脚能够通过接地引脚142接地,缩短了信号的回流路径,减少信号的插损和反射,提高信号传输的可靠性。
在一些示例中,预设区域140内的接地引脚142之间相互连接,进一步降低预设区域140的电阻值,从而进一步降低基板100的压降。
在一些示例中,如图2所示,信号区域101包括至少两个第一信号区域110。任一个第一信号区域110内包括至少一个电流值大于或等于第一电流阈值的电源引脚102。
在一些示例中,至少两个第一信号区域110内分布的电源引脚102的电流值可以相同,也可以不同。至少两个第一信号区域110内分布的电源引脚102的数量可以相同,也可以不同。在一些示例中,任一个第一信号区域110内分布的电源引脚102的电流值可以相同,也可以不同。
在一些示例中,至少两个第一信号区域110之间的形状和面积可以相同,也可以不同。
电源引脚102分布在至少两个第一信号区域110内,任一个第一信号区域110内包括至少一个电流值大于或等于第一电流阈值的电源引脚102,从而预设区域140设置在至少两个第一信号区域110之间,也即是使得电流值大于或等于第一电流阈值的电源引脚102能够分布在相互间隔设置的至少两个第一信号区域110内,避免了电流值大于或等于第一电流阈值的电源引脚102分布过于集中,使得基板100的电流密度能够更加均匀,避免因电流密度过大导致基板100的部分区域发热,进一步确保了基板100的使用可靠性。
在一些示例中,任一个第一信号区域110内可以包括多个电流值大于或等于第一电流阈值的电源引脚102,任一个第一信号区域110内分布的多个电流值大于或等于第一电流阈值的电源引脚102可以集中设置,也可以间隔设置。
可以理解地,根据不同的基板100和芯片210,可以设置不同的第一电流阈值。在一些示例中,第一电流阈值可以在10A至13A之间,具体地,第一电流阈值可以为11A,12A或者12.5A等。
在一些示例中,可以根据不同的基板100和芯片210,设置不同数量的第一信号区域110,提高了基板100的使用灵活性。在一些示例中,如图2所示,第一信号区域110的数量可以为两个。
在一些示例中,如图2所示,信号区域101还包括至少两个第二信号区域120。任一个第二信号区域120内包括至少一个电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102。其中,第一电流阈值大于第二电流阈值。
在一些示例中,第一信号区域110与第二信号区域120的形状和面积可以相同,也可以不同。在一些示例中,第一信号区域110内分布的电源引脚102的数量与第二信号区域120内分布的电源引脚102的数量可以相同,也可以不同。在一些示例中,第一信号区域110和第二信号区域120的数量可以相同,也可以不同。
在一些示例中,至少两个第二信号区域120内分布的电源引脚102的电流值可以相同,也可以不同。至少两个第二信号区域120内分布的电源引脚102的数量可以相同,也可以不同。在一些示例中,任一个第二信号区域120内分布的电源引脚102的电流值可以相同,也可以不同。
在一些示例中,至少两个第二信号区域120之间的形状和面积可以相同,也可以不同。
电源引脚102分布在第二信号区域120内,任一个第二信号区域120内包括至少一个电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102。可以理解地,预设区域140设置在第一信号区域110和第二信号区域120之间,以及至少两个第二信号区域120之间,从而使得电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102能够与电流值大于或等于第一电流阈值的电源引脚102间隔设置,并且使得电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102相互间隔设置,进一步避免了基板100部分区域的电流密度过大导致基板100发热,使得基板100的电流密度能够更加均匀,提高基板100的使用可靠性。
在一些示例中,任一个第二信号区域120内可以包括多个电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102,任一个第二信号区域120内分布的多个电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102可以集中设置,也可以间隔设置。
在一些示例中,根据不同的基板100和不同的芯片210,可以设置不同的第二电流阈值。在一些示例中,第二电流阈值可以在5A至7A之间。具体地,第二电流阈值可以为5.5A、6A或者6.5A等。
在一些示例中,可以根据不同的基板100和芯片210,设置不同数量的第二信号区域120,提高了基板100的使用灵活性。在一些示例中,如图2所示,第二信号区域120的数量可以为四个。
在一些示例中,如图2所示,信号区域101还包括至少两个第三信号区域130。任一个第三信号区域130内包括至少一个电流值小于第二电流阈值的电源引脚102。
在一些示例中,第三信号区域130的形状和面积可以与第一信号区域110和第二信号区域120的形状和面积相同,也可以与第一信号区域110和第二信号区域120的形状和面积不同。
在一些示例中,第三信号区域130内分布的电源引脚102的数量可以与第一信号区域110和第二信号区域120内分布的电源引脚102的数量相同,也可以与第一信号区域110和第二信号区域120内分布的电源引脚102的数量不同。
在一些示例中,第三信号区域130的数量可以与第一信号区域110或者第二信号区域120的数量相同,也可以不同。
在一些示例中,至少两个第三信号区域130内分布的电源引脚102的电流值可以相同,也可以不同。至少两个第三信号区域130内分布的电源引脚102的数量可以相同,也可以不同。在一些示例中,任一个第三信号区域130内分布的电源引脚102的电流值可以相同,也可以不同。
在一些示例中,至少两个第三信号区域130之间的形状和面积可以相同,也可以不同。
电源引脚102分布在第三信号区域130内,任一个第三信号区域130内包括至少一个电流值小于第二电流阈值的电源引脚102,可以理解地,预设区域140设置在至少两个第三信号区域130之间,使得电流值小于第二电流阈值的电源引脚102能够间隔设置,进一步避免了基板100上的电流密度过大,均匀了基板100的电流密度,提高了基板100的使用可靠性。
在一些示例中,预设区域140设置在第一信号区域110、第二信号区域120以及第三信号区域130之间,进一步起到分隔不同电流值的电源引脚102的作用,使得基板100的电流密度能够更加均匀。
在一些示例中,任一个第三信号区域130内可以包括多个电流值小于第二电流阈值的电源引脚102,任一个第三信号区域130内的多个电流值小于第二电流阈值的电源引脚102可以集中设置,也可以间隔设置。
在一些示例中,可以根据不同的基板100和芯片210,设置不同数量的第三信号区域130。在一些示例中,如图2所示,第三信号区域130的数量为至少两个。
在一些示例中,如图2所示,任一个第一信号区域110、任一个第二信号区域120以及任一个第三信号区域130内的电源引脚相互连接。
在一些示例中,任一个第一信号区域110内分布的电源引脚102、任一个第二信号区域120内分布的电源引脚102和任一个第三信号区域130内分布的电源引脚102可以通过铜皮分别相互连接。
具体地,以第一信号区域110为例,当流经第一信号区域110内分布的电源引脚102的电流为直流时,第一信号区域110的电阻为其中R为电阻值,L为第一信号区域110内分布的电源引脚102与接地引脚142之间的距离,T为第一信号区域110的铜皮厚度,W为第一信号区域110的铜皮宽度。
设置任一个第一信号区域110内分布的电源引脚102相互连接,也即是增加了第一信号区域110的铜皮宽度W,从而能够减小第一信号区域110的电阻值R,降低第一信号区域110造成的电压降。
再次以第一信号区域110为例,当流经第一信号区域110内分布的电源引脚102的电流为交流时,由于第一信号区域110与接地平面可以视为一个平板电容器,平板电容器的等效电容为其中,C为等效电容,ε0为自由空间的介电常数,εr为介质的相对介电常数,A为第一信号区域110与接地平面的重叠面积,H为第一信号区域110与接地平面间的间隔距离。
设置任一个第一信号区域110内分布的电源引脚102相互连接,也即是增加了第一信号区域110与接地平面的重叠面积A,从而等效电容C增大,根据阻抗的计算公式其中Xc为电容的阻抗,f为交流电的频率,C为电容值,电容值C越大,阻抗Xc越小,从而电容的交流噪声也就越小,降低了电容的电阻值,降低第一信号区域110造成的电压降。
通过设置任一个第一信号区域110内分布的电源引脚102、任一个第二信号区域120内分布的电源引脚102和任一个第三信号区域130内分布的电源引脚102分别相互连接,从而降低了第一信号区域110、第二信号区域120和第三信号区域130的电阻值,降低第一信号区域110、第二信号区域120和第三信号区域130造成的电压降,提高了基板100的使用性能。
在一些示例中,如图2所示,第一信号区域110内的电源引脚102的电压值小于或等于第一电压阈值。第二信号区域120内的电源引脚102的电压值大于第一电压阈值,且小于或等于第二电压阈值。其中,第一电压阈值小于第二电压阈值,任一个第一信号区域110的面积大于任一个第二信号区域120第二信号区域的面积。
在一些示例中,第一信号区域110内分布的电源引脚102的电压值可以相同,也可以不同。第二信号区域120内分布的电源引脚102的电压值可以相同,也可以不同。
可以理解地,当电阻值相同时,电源引脚102的电压值越小,电阻分得的电压比例越大,电阻对电源引脚102造成的影响也就越大。
设置任一个第一信号区域110的面积大于任一个第二信号区域120的面积,使得任一个第一信号区域110的电阻值能够小于任一个第二信号区域120的电阻值。同时,设置任一个第一信号区域110内的电源引脚102的电压值小于或等于第一电压阈值,任一个第二信号区域120内的电源引脚102的电压值大于第一电压阈值,且小于或等于第二电压阈值,第一电压阈值小于第二电压阈值,也即是将电压值较小的电源引脚102设置在电阻值较小的第一信号区域110内,将电压值较大的电源引脚102设置在电阻值较大的第二信号区域120内,减小了电阻值对电源引脚102造成的影响,进一步提高了基板100的使用性能。
在一些示例中,可以根据不同的基板100和不同的芯片210,设置不同的第一电压阈值和第二电压阈值,提供了基板100的适用性。
在一些示例中,第一电压阈值的可以在1.1V至1.3V之间,具体地,第一电压阈值可以为1.15V、1.2V或者1.25V。第二电压阈值可以在1.7V至1.9V之间,具体地,第二电压阈值可以为1.75V,1.8V或者1.85V。
在一些示例中,如图2所示,任一个第三信号区域130内包括至少一个电压值大于第二电压阈值的电源引脚102。任一个第二信号区域120的面积大于任一个第三信号区域130的面积。
在一些示例中,第三信号区域130内分布的电源引脚102的电压值可以相同,也可以不同。
任一个第二信号区域120的面积大于任一个第三信号区域130的面积,使得任一个第二信号区域120的电阻值能够小于任一个第三信号区域130的电阻值。同时,设置任一个第三信号区域130内的电源引脚102的电压值大于第二电压阈值,也即是将电压值较大的电源引脚102设置在电阻值较大的第三信号区域130,减小了电阻值对电源引脚102造成的影响,进一步提高了基板100的使用性能。
在一些示例中,如图2所示,基板100为矩形基板100。基板100包括相对的第一边缘103以及第二边缘104、相对的第三边缘105以及第四边缘106。至少两个第一信号区域110中部分第一信号区域110与第一边缘103形成闭合区域,另一部分第一信号区域110与第二边缘104形成闭合区域。至少两个第二信号区域120中部分第二信号区域120与第三边缘105形成闭合区域,另一部分第二信号区域120与第四边缘106形成闭合区域。至少两个第三信号区域130位于第一信号区域110内,部分第三信号区域130与第一边缘103形成闭合区域,另一部分第三信号区域130与第二边缘104形成闭合区域。
可以理解地,基板100为矩形,第一边缘103与第二边缘104的长度相同并且相互平行,第三边缘105与第四边缘106的长度相同并且相互平行。
至少两个第一信号区域110中部分第一信号区域110与第一边缘103形成闭合区域,另一部分第一信号区域110与第二边缘104形成闭合区域,也即是至少两个第一信号区域110能够相对设置,并且分别与第一边缘103和第二边缘104相邻。
至少两个第二信号区域120中部分第二信号区域120与第三边缘105形成闭合区域,另一部分第二信号区域120与第四边缘106形成闭合区域,也即是至少两个第二信号区域120能够相对设置,并且分别与第三边缘105和第四边缘106相邻。
通过上述设置,能够进一步对信号区域101内分部的电源引脚起到分隔的作用,从而均匀基板100的电流密度,避免基板100的局部过热,提高了基板100的使用可靠性。并且,设置第一信号区域110和第二信号区域120与矩形基板100的边缘相邻,还能够便于第一信号区域110和第二信号区域120内的电源引脚102与PCB板(Printed Circuit Board,印制电路板)或者其他元器件连接,提高了基板100的使用灵活性。
同时,至少两个第三信号区域130位于第一信号区域110内,部分第三信号区域130与第一边缘103形成闭合区域,另一部分第三信号区域130与第二边缘104形成闭合区域,从而在均匀基板100的电流密度的基础上,还能够提高基板100的面积利用率。并且便于第三信号区域130内的电源引脚102与PCB板(Printed Circuit Board,印制电路板)或者其他元器件连接,进一步提高了基板100的使用灵活性。
在一些示例中,如图2所示,至少两个第一信号区域110沿第一方向对称,且至少两个第三信号区域130沿第一方向对称。至少两个第二信号区域120沿第二方向对称。其中,至少两个第一信号区域110之间通过中心区域间隔,中心区域通过两个第二信号区域120之间、以及第一信号区域110与第二信号区域120之间的间隔区域向基板100的顶点延伸,以形成预设区域140。
可以理解地,第一方向与第二方向相互垂直。在一些示例中,第一方向与第一边缘103平行,第二方向与第三边缘105平行。在一些示例中,第一方向与第三边缘105平行,第二方向与第一边缘103平行。
至少两个第一信号区域110沿第一方向对称,至少两个第三信号区域130沿第一方向对称,至少两个第二信号区域120沿第二方向对称,从而提高了信号区域101在基板100上分布的规整性。
并且,至少两个第一信号区域110之间通过中心区域间隔,中心区域通过两个第二信号区域120之间、以及第一信号区域110与第二信号区域120之间的间隔区域向基板100的顶点延伸,以形成预设区域140,使得预设区域140能够由基板100的中心向基板100的第一边缘103、第二边缘104、第三边缘105以及第四边缘106延伸,进一步增大了预设区域140的面积,提高芯片210的散热效果。
同时,设置预设区域140通过两个第二信号区域120之间、以及第一信号区域110与第二信号区域120之间的间隔区域向基板100的顶点延伸,还能够减小电源引脚102与接地引脚142之间的距离,缩短信号的回流路径,降低信号传输时的干扰,提高信号传输的准确性,同时减少基板100的电阻,降低基板100的电压降。
第二方面,如图3所示,本申请实施例提供了一种芯片组件200,包括芯片210和如上述第一方面的基板100。基板100用于封装组件200,芯片210与基板100上的接地引脚142连接,因此具有上述第一方面的全部有益效果,在此不再赘述。
在一个具体实施例中,如图1和图3所示,提供了一种基板100,基板100用于封装芯片210。具体地,基板100为方形。
如图2所示,基板100包括多个信号区域101,电源引脚102分布在信号区域101内。多个信号区域101间隔设置,预设区域140分布在多个信号区域101之间,并且与多个信号区域101相邻。接地引脚142分布在预设区域140内。
芯片210设置在预设区域140的中心位置,由于预设区域140产生的热量较小,从而能够促进芯片210散热,提高基板100的使用性能。
具体地,信号区域101包括第一信号区域110、第二信号区域120、第三信号区域130。预设区域140的面积大于第一信号区域110的面积,第一信号区域110的面积大于第二信号区域120的面积,第二信号区域120的面积大于第三信号区域130的面积。
接地引脚142的数量大于电源引脚102的数量。第一信号区域110内分布的电源引脚102的数量大于第二信号区域120内分布电源引脚102的数量,第二信号区域120内分布电源引脚102的数量电源第三信号区域130内分布电源引脚102的数量。
具体地,第一信号区域110的数量为两个,分别对第一边缘103和第二边缘104相邻设置。通过两个第一信号区域110相对设置,从而接地引脚142能够设置在两个第一信号区域110之间,缩短电流的回流路径,降低基板100的电压降。
电流值大于或等于第一电流阈值的电源引脚102设置在两个第一信号区域110内,从而避免了电流值较大的电源引脚102分布过于集中,导致基板100的电流密度过大,引起基板100发热。具体地,第一电流阈值可以为10A。
并且,第一信号区域110内分布的电源引脚102通过铜皮相互连接,第二信号区域120内分布的电源引脚102通过铜皮相互连接,第三信号区域130内分布的电源引脚102通过铜皮相互连接,预设区域140内分布的接地引脚142通过铜皮相互连接,进一步减小了第一信号区域110、第二信号区域120、第三信号区域130和预设区域140的电阻值,降低基板100的电压降。
同时,电压值小于或等于第一电压阈值的电源引脚102设置在两个第一信号区域110内,由于第一信号区域110的电阻值较小,从而将电压值较小的电源引脚102设置在第一信号区域110内,减小了第一信号区域110对于电源引脚102产生的影响,提高了基板100的使用可靠性。
具体地,第一电压阈值可以为1.2V。
如图2所示,第二信号区域120的数量为四个,分别与第三边缘105和第四边缘106相邻设置。四个第二信号区域120之间相互间隔设置,并且四个第二信号区域120与第一信号区域110之间相互间隔设置,缩短了第二信号区域120内的电源引脚102与接地引脚142之间的距离,从而缩短电流的回流路径,降低基板100的电压降。
电流值小于第一电流阈值,且大于或等于第二电流阈值的电源引脚102设置在第二信号区域120内,从而进一步降低了基板100的电流密度,避免基板100上的电流密度过大导致基板100发热。具体地,第二电流阈值可以为5A。
同时,电压值小于第一电压阈值,且大于或等于第二电压阈值的电源引脚102设置在第二信号区域120内,进一步提高了基板100的使用可靠性。
具体地,第二电压阈值可以为1.8V。
如图2所示,第三信号区域130的数量为两个,设置在第一信号区域110内,并且分别与第一边缘103和第二边缘104相邻设置,提高基板100的面积利用率。
电流值小于第二电流阈值的电源引脚102分布在第三信号区域130内,进一步均匀了基板100上的电流密度。
电压值大于第二电压阈值的电源引脚102设置在第三信号区域130内,减小了电阻对于电源引脚102产生的影响,提高了基板100的使用可靠性。
预设区域140与第一信号区域110和第二信号区域120相邻设置,缩短了接地引脚142与电源引脚102之间的距离,进一步减小基板100的电阻值,降低基板100造成的电压降。
在本发明中,术语“第一”、“第二”、“第三”仅用于描述的目的,而不能理解为指示或暗示相对重要性;术语“多个”则指两个或两个以上,除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或一体地连接;“相连”可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的描述中,需要理解的是,术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作,因此,不能理解为对本发明的限制。
在本说明书的描述中,术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或实例。而且,描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基板,其特征在于,所述基板用于封装芯片,所述基板包括:
至少两个信号区域,至少两个所述信号区域之间具有预设区域,所述预设区域用于设置芯片;
接地引脚,所述接地引脚设置于所述预设区域内,且用于连接所述芯片;
电源引脚,所述电源引脚分布在至少两个所述信号区域内;
所述信号区域包括至少两个第一信号区域和至少两个第二信号区域;
所述基板为矩形基板,所述基板包括相对的第一边缘以及第二边缘、相对的第三边缘以及第四边缘;
至少两个所述第一信号区域中部分所述第一信号区域与所述第一边缘形成闭合区域,另一部分所述第一信号区域与所述第二边缘形成闭合区域;
至少两个所述第二信号区域中部分所述第二信号区域与所述第三边缘形成闭合区域,另一部分所述第二信号区域与所述第四边缘形成闭合区域;
至少两个所述第一信号区域之间通过中心区域间隔,所述中心区域通过两个所述第二信号区域之间、以及所述第一信号区域与所述第二信号区域之间的间隔区域向所述基板的顶点延伸,以形成所述预设区域;
所述预设区域分别与部分所述第一边缘、部分所述第二边缘、部分所述第三边缘和部分所述第四边缘形成闭合区域,所述预设区域包括所述基板的角落区域。
2.根据权利要求1所述的基板,其特征在于,任一个所述第一信号区域内包括至少一个电流值大于或等于第一电流阈值的所述电源引脚。
3.根据权利要求2所述的基板,其特征在于,任一个所述第二信号区域内包括至少一个电流值小于所述第一电流阈值,且大于或等于第二电流阈值的所述电源引脚;
其中,所述第一电流阈值大于所述第二电流阈值。
4.根据权利要求3所述的基板,其特征在于,所述信号区域还包括:
至少两个第三信号区域,任一个所述第三信号区域内包括至少一个电流值小于所述第二电流阈值的所述电源引脚。
5.根据权利要求4所述的基板,其特征在于,任一个所述第一信号区域、任一个所述第二信号区域以及任一个所述第三信号区域内的所述电源引脚相互连接。
6.根据权利要求4所述的基板,其特征在于,所述第一信号区域内的所述电源引脚的电压值小于或等于第一电压阈值,所述第二信号区域内的所述电源引脚的电压值大于所述第一电压阈值,且小于或等于第二电压阈值;
其中,所述第一电压阈值小于所述第二电压阈值,任一个所述第一信号区域的面积大于任一个所述第二信号区域第二信号区域的面积。
7.根据权利要求6所述的基板,其特征在于,任一个所述第三信号区域内包括至少一个电压值大于所述第二电压阈值的所述电源引脚;
任一个所述第二信号区域的面积大于任一个所述第三信号区域的面积。
8.根据权利要求4所述的基板,其特征在于,
至少两个所述第三信号区域位于所述第一信号区域内,部分所述第三信号区域与所述第一边缘形成闭合区域,另一部分所述第三信号区域与所述第二边缘形成闭合区域。
9.根据权利要求8所述的基板,其特征在于,至少两个所述第一信号区域沿第一方向对称,且至少两个所述第三信号区域沿所述第一方向对称;
至少两个所述第二信号区域沿第二方向对称。
10.一种芯片组件,其特征在于,包括:
芯片;
如权利要求1至9中任一项所述的基板,所述基板用于封装所述芯片,所述芯片与所述基板上的接地引脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111116395.8A CN113838815B (zh) | 2021-09-23 | 2021-09-23 | 基板和芯片组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111116395.8A CN113838815B (zh) | 2021-09-23 | 2021-09-23 | 基板和芯片组件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113838815A CN113838815A (zh) | 2021-12-24 |
| CN113838815B true CN113838815B (zh) | 2024-05-10 |
Family
ID=78969472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111116395.8A Active CN113838815B (zh) | 2021-09-23 | 2021-09-23 | 基板和芯片组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113838815B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114927491A (zh) * | 2022-05-17 | 2022-08-19 | 超聚变数字技术有限公司 | 电子设备、电路板和芯片 |
| CN115662964A (zh) * | 2022-11-15 | 2023-01-31 | 上海矽昌微电子有限公司 | 一种改善散热效果的bga封装结构及封装方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013161959A (ja) * | 2012-02-06 | 2013-08-19 | Sharp Corp | 半導体集積回路および電子機器 |
| CN104851863A (zh) * | 2015-04-17 | 2015-08-19 | 华为技术有限公司 | 一种集成电路、引线键合封装芯片及倒装封装芯片 |
| CN209981206U (zh) * | 2019-07-09 | 2020-01-21 | 珠海奔图电子有限公司 | 一种芯片封装基板、芯片及图像形成装置 |
| WO2020093277A1 (zh) * | 2018-11-07 | 2020-05-14 | 北京比特大陆科技有限公司 | 芯片及电器设备 |
| CN113079634A (zh) * | 2020-05-29 | 2021-07-06 | 新华三技术有限公司合肥分公司 | 一种电路板及其制备工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI539565B (zh) * | 2014-01-29 | 2016-06-21 | 森富科技股份有限公司 | 記憶體與記憶體球位焊墊之佈局方法 |
| US10629533B2 (en) * | 2018-03-13 | 2020-04-21 | Toshiba Memory Corporation | Power island segmentation for selective bond-out |
-
2021
- 2021-09-23 CN CN202111116395.8A patent/CN113838815B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013161959A (ja) * | 2012-02-06 | 2013-08-19 | Sharp Corp | 半導体集積回路および電子機器 |
| CN104851863A (zh) * | 2015-04-17 | 2015-08-19 | 华为技术有限公司 | 一种集成电路、引线键合封装芯片及倒装封装芯片 |
| WO2020093277A1 (zh) * | 2018-11-07 | 2020-05-14 | 北京比特大陆科技有限公司 | 芯片及电器设备 |
| CN209981206U (zh) * | 2019-07-09 | 2020-01-21 | 珠海奔图电子有限公司 | 一种芯片封装基板、芯片及图像形成装置 |
| CN113079634A (zh) * | 2020-05-29 | 2021-07-06 | 新华三技术有限公司合肥分公司 | 一种电路板及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113838815A (zh) | 2021-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113838815B (zh) | 基板和芯片组件 | |
| US7123465B2 (en) | Decoupling capacitor for an integrated circuit and method of manufacturing thereof | |
| TW508601B (en) | Multi-layer capacitor | |
| US6753481B2 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
| US10014111B2 (en) | Substrate terminal mounted electronic element | |
| CN103369817B (zh) | 印刷电路板 | |
| US20050016746A1 (en) | Ground shield structure | |
| US8693206B2 (en) | External storage device | |
| CN109121294A (zh) | 电路板结构及电子设备 | |
| CN201426229Y (zh) | 散热及电磁干扰防止模块 | |
| CN105374478B (zh) | 微电阻组件 | |
| CN209659857U (zh) | 一种用于变频器的高导热树脂涂层散热片 | |
| CN105591260B (zh) | 布线部件及其制造方法、设计布线部件的方法和电子装置 | |
| TWI434625B (zh) | 電路板 | |
| CN108450048A (zh) | 逆变器 | |
| JP2002261410A (ja) | プリント配線基板及び電子機器 | |
| CN204836778U (zh) | 柔性电路板 | |
| JP2002057418A (ja) | プリント配線基板 | |
| CN117193487A (zh) | 电子设备 | |
| CN113611213A (zh) | 覆晶薄膜和显示装置 | |
| CN209627789U (zh) | 一种具有屏蔽散热结构的多层pcb板 | |
| CN110459524A (zh) | 封装用基板、芯片及封装方法 | |
| CN219419025U (zh) | 芯片封装结构 | |
| CN218299491U (zh) | 一种电器绝缘组件和具有这种绝缘组件的电子设备 | |
| EP3367517A1 (en) | External storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 710075 4th floor, block a, No.38, Gaoxin 6th Road, Zhangba Street office, Gaoxin District, Xi'an City, Shaanxi Province Patentee after: Xi'an Ziguang Guoxin Semiconductor Co.,Ltd. Country or region after: China Address before: 710075 4th floor, block a, No.38, Gaoxin 6th Road, Zhangba Street office, Gaoxin District, Xi'an City, Shaanxi Province Patentee before: XI''AN UNIIC SEMICONDUCTORS Co.,Ltd. Country or region before: China |