CN113836071A - 自纠正电路以及信号自纠正方法 - Google Patents

Abstract

本发明涉及信号传输技术领域，具体涉及一种自纠正电路以及信号自纠正方法，该电路包括计算单元和纠正单元以及第一晶体管；计算单元输出端与纠正单元的输入端相连，纠正单元的输出端与第一晶体管相连；计算单元用于计算P信号与N信号之间的电压差值；纠正单元用于根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。采用该自纠正电路可以对N信号进行纠正，使得纠正后的N信号受到的干扰信号与P信号受到的干扰信号相对称，不会得出错误字符，从而不需要将错误的字符位进行丢包舍弃，让发送端重新发送数据，从而提高了信号传输效率。

Description

自纠正电路以及信号自纠正方法

技术领域

本发明涉及信号传输技术领域，具体涉及一种自纠正电路以及信号自纠正方法。

背景技术

高速串行信号如今已经广泛地运用在通信，IT等各种领域，进行稳定可靠的信号传输。具体根据频率及编码的方式不同，可分为PCIE，SAS，SATA等高速信号，但都是由P和N两个信号线组成，P和N互为大小相等方向相反的两个信号，这种结构的信号在接收端做差分逻辑运算可以消除P和N上在传输的过程中受到的相同的串扰，为信号的可靠的传输奠定了基础。

但实际在信号的传输过程中，整个链路周围环境比较复杂，即使P与N路径及距离相近，但P和N这两个信号线上面所感受到的周围环境的串扰不一定相同，甚至可能会分别受到串扰方向相反的信号的干扰，这种串扰称之为非对称串扰。这样的P和N再传输到接收器端，接收器再做差分运算就无法抵消到两个信号所受到的串扰，甚至会产生相反的逻辑运算结果，得出错误的字符结果。

现在技术中，芯片检测到对非对称串扰的信号，得出错误的字符位之后，会将错误的字符位进行丢包舍弃，让发送端重新发送数据，现有设计方案结构框图，如图1所示，从而到最后传输效率低下。

发明内容

有鉴于此，本发明实施例提供了一种自纠正电路以及信号自纠正方法，以解决信号传输效率低下的问题。

根据第一方面，本发明实施例提供了一种自纠正电路，该电路包括计算单元和纠正单元以及第一晶体管；计算单元输出端与纠正单元的输入端相连，纠正单元的输出端与第一晶体管相连；

计算单元用于计算P信号与N信号之间的电压差值；

纠正单元用于根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。

本申请实施方式提供的自纠正电路，通过计算单元计算P信号与N信号之间的电压差值，然后利用纠正单元根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。从而使得纠正后的N信号受到的干扰信号与P信号受到的干扰信号相对称，使得接收端在做差分逻辑运算可以消除P信号和N信号受到的干扰信号时，为信号的可靠的传输奠定了基础。使用上述自纠正电路对N信号进行纠正之后，不会得出错误字符，从而不需要将错误的字符位进行丢包舍弃，让发送端重新发送数据，从而提高了信号传输效率。

结合第一方面，在第一方面第一实施方式中，计算单元包括：第一计算子单元和二极管；第一计算子单元的输出端和二极管相连的输入端相连；

第一计算子单元用于计算P信号与N信号之间的电压差值，并在电压差值大于0时，通过二极管将电压差值传输至纠正单元。

本申请实施方式提供的自纠正电路，利用第一计算子单元计算P信号与N信号之间的电压差值，并在电压差值大于0时，通过二极管将电压差值传输至纠正单元，从而使得纠正单元可以接收到P信号与N信号之间的电压差值，使得纠正单元可以对N信号进行纠正，保证N信号和P信号受到相同的干扰信号。

结合第一方面第一实施方式，在第一方面第二实施方式中，计算单元还包括第二计算子单元，第二计算子单元的输入端与二极管的输出端相连；

第一计算子单元在电压差值大于0时，通过二极管将电压差值传输至第二计算子单元；

第二计算子单元，用于基于电压差值，计算P信号与N信号之间的干扰差值。

本申请实施方式提供的自纠正电路，在电压差值大于0时，通过二极管将电压差值传输至第二计算子单元，使得第二计算子单元可以基于电压差值，计算P信号与N信号之间的干扰差值，从而使得自纠正电路可以判断干扰差值的大小，并根据干扰差值的大小，决定对N信号的纠正。

结合第一方面第二实施方式，在第一方面第三实施方式中，第二计算子单元输出端的一个分支与纠正单元相连；

第二计算子单元还用于在干扰差值大于预设差值阈值时，将干扰差值传输至纠正单元。

本申请实施方式提供的自纠正电路，第二子计算单元在干扰差值大于预设差值阈值时，将干扰差值传输至纠正单元，从而可以保证当N信号和P信号之间的干扰差值较大时，可以准确对N信号进行纠正。

结合第一方面第三实施方式，在第一方面第四实施方式中，电路还包括非门；第二计算子单元输出端的另一个分支与非门相连，

非门用于在干扰差值小于等于预设差值阈值时导通，通过非门，将N信号输出。

本申请实施方式提供的自纠正电路，在干扰差值小于等于预设差值阈值时导通非门，通过非门，将N信号输出，从而使得在N信号和P信号之间的干扰差值较小时，不对N信号进行纠正，从而可以提高对N信号进行纠正的效率。

结合第一方面第四实施方式，在第一方面第五实施方式中，电路还包括第二晶体管；第二晶体管的一端与非门相连；第二晶体管另一端与N信号的输出端相连；

在非门被导通的情况下，第二晶体管导通，通过第二晶体管输出N信号。

本申请实施方式提供的自纠正电路，在在非门被导通的情况下，第二晶体管导通，通过第二晶体管输出N信号，可以保证输出的N信号准确。

结合第一方面第三实施方式，在第一方面第六实施方式中，纠正单元包括：第一集成运放和第一供电模块；

第一集成运放的正输入端的一个分支与第二计算子单元的输出端连接，另一个分支与N信号的输出端相连；

第一集成运放的负输入端的一个分支与第一供电模块接地端相连，另一个分支通过第一电阻与第一集成运放的输出端相连。

本申请实施方式提供的自纠正电路，纠正单元利用第一集成运放的连接关系可以根据N信号和P信号之间的干扰误差以及N信号，对N信号进行纠正，使得纠正后的N信号与P信号的干扰信号对称。

结合第一方面第一实施方式，在第一方面第七实施方式中，第一计算子单元包括第二集成运放；

第二集成运放的正输入端与P信号的输出端相连；

第二集成运放的负输入端与N信号的输出端相连。

本申请实施方式提供的自纠正电路，第一计算子单元利用第二集成运放的连接关系可以准确地计算P信号和N信号之间的电压差值，从而使得纠正电路可以根据P信号和N信号之间的电压差值对N信号进行纠正。

结合第一方面第三实施方式，在第一方面第八实施方式中，第二计算子单元包括第三集成运放和第二供电模块；

第三集成运放的正输入端与第一计算子单元的输出端相连；

第三集成运放的负输入端与第二供电模块的电压输出端相连；

第三集成运放的输出端与纠正单元输入端相连。

本申请实施方式提供的自纠正电路，第二计算子单元利用第三集成运放的连接关系可以准确地计算P信号和N信号之间的干扰差值，并将干扰差值输出值纠正单元，从而使得纠正单元可以基于准确地计算P信号和N信号之间的对N信号进行纠正。

结合第一方面第，在第一方面第九实施方式中，电路还包括第一连接端；第一连接端与P信号的输出端相连；

第一连接端用于输出P信号，以使P信号与纠正后的N信号进行对比。

本申请实施方式提供的自纠正电路，通过第一连接端输出P信号，使得P信号可以与纠正后的N信号进行对比，从而使得接收端在做差分逻辑运算可以消除P信号和N信号受到的干扰信号时，为信号的可靠的传输奠定了基础。

根据第二方面，本发明实施例提供了一种信号自纠正方法，该方法应用于自纠正电路，该自纠正电路包括计算单元和纠正单元以及第一晶体管；计算单元输出端与纠正单元的输入端相连，纠正单元的输出端与第一晶体管相连；该方法包括：

计算P信号与N信号之间的电压差值；

根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的所述N信号。

本申请实施方式提供的自纠正方法，通过计算P信号与N信号之间的电压差值，然后根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。从而使得纠正后的N信号受到的干扰信号与P信号受到的干扰信号相对称，使得接收端在做差分逻辑运算可以消除P信号和N信号受到的干扰信号时，为信号的可靠的传输奠定了基础。使用上述自纠正电路对N信号进行纠正之后，不会得出错误字符，从而不需要将错误的字符位进行丢包舍弃，让发送端重新发送数据，从而提高了信号传输效率。

附图说明

通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1示出了一个实施例中现有设计方案结构框图；

图2示出了一个实施例中自纠正电路的结构示意图；

图3示出了另一个实施例中自纠正电路的结构示意图；

图4示出了另一个实施例中自纠正电路的结构示意图。

附图标记说明：

计算单元01；

纠正单元02；

第一晶体管03；

非门04；

第二晶体管05；

第一连接端

第一计算子单元011；

第二集成运放0111；

二极管012；

第二计算子单元013；

第三集成运放0131；

第二供电模块0132

第一集成运放021；

第一供电模块022。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本申请一个实施例中，提供了一种自纠正电路，如图2所示，电路包括计算单元01和纠正单元02以及第一晶体管03；计算单元01输出端与纠正单元02的输入端相连，纠正单元02的输出端与第一晶体管03相连；

计算单元01用于计算P信号与N信号之间的电压差值。

纠正单元02用于根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管03导通，通过第一晶体管03输出纠正后的N信号。

具体地，计算单元01的输入端可以分别与P信号的输出端和N信号的输出端相连，从而使得计算单元01可以接收到P信号和N信号，然后计算单元01基于接收到的P信号和N信号，计算P信号与N信号之间的电压差值。

可选的，计算单元01可以直接利用P信号减去N信号，得到P信号与N信号之间的电压差值。

然后计算单元01将计算得到的P信号与N信号之间的电压差值输入至纠正单元02，纠正单元02可以基于接收到的P信号与N信号之间的电压差值对N信号进行纠正。然后控制第一晶体管03导通，通过第一晶体管03输出纠正后的N信号。

本申请实施方式提供的自纠正电路，通过计算单元01计算P信号与N信号之间的电压差值，然后利用纠正单元根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管03导通，通过第一晶体管03输出纠正后的N信号。从而使得纠正后的N信号受到的干扰信号与P信号受到的干扰信号相对称，使得接收端在做差分逻辑运算可以消除P信号和N信号受到的干扰信号时，为信号的可靠的传输奠定了基础。使用上述自纠正电路对N信号进行纠正之后，不会得出错误字符，从而不需要将错误的字符位进行丢包舍弃，让发送端重新发送数据，从而提高了信号传输效率。

在本申请一个实施例中，提供了一种自纠正电路，如图3所示，计算单元01包括：第一计算子单元011和二极管012；第一计算子单元011的输出端和二极管012相连的输入端相连。计算单元01还包括第二计算子单元013，第二计算子单元013的输入端与二极管012的输出端相连。

第一计算子单元011用于计算P信号与N信号之间的电压差值，并在电压差值大于0时，通过二极管012将电压差值传输至纠正单元02。

具体地，第一计算子单元011的输入端可以分别与P信号的输出端和N信号的输出端相连，从而使得第一计算子单元011可以接收到P信号和N信号，然后第一计算子单元011基于接收到的P信号和N信号，计算P信号与N信号之间的电压差值。

可选的，第一计算子单元011可以直接利用P信号减去N信号，得到P信号与N信号之间的电压差值。

第一计算子单元011在电压差值大于0时，导通二极管012，并通过二极管012将电压差值传输至第二计算子单元013；

第二计算子单元013，用于基于电压差值，计算P信号与N信号之间的干扰差值。

具体地，当第一计算子单元011计算得到的P信号与N信号之间的电压差值大于0时，二极管012导通，通过二极管012将电压差值传输至第二计算子单元013。

然后第二计算子单元013基于电压差值，计算P信号和N信号之间的干扰差值。

可选的，第二计算子单元013可以利用电压值减去P信号和N信号的电压幅值，计算得到P信号和N信号之间的干扰差值。

在本申请一种可选的实施方式中，第二计算子单元013输出端的一个分支与纠正单元02相连，第二计算子单元013输出端的另一个分支与非门04相连。

第二计算子单元013还用于在干扰差值大于预设差值阈值时，将干扰差值传输至纠正单元02。

非门04用于在干扰差值小于等于预设差值阈值时导通，通过非门04，将N信号输出。

具体地，第二计算子单元013输出端的一个分支与纠正单元02相连，另一个分支与非门04相连。当P信号和N信号之间的干扰差值大于预设差值阈值时，说明P信号和N信号之间的干扰相差很大，不能忽略，非门04的输入为1，输出为0。此时，第二计算子单元013将干扰差值传输至纠正单元02。当P信号和N信号之间的干扰差值小于等于预设差值阈值时，说明P信号和N信号之间的干扰相差很小，可以忽略不计，不会影响信号的检测。此时，第二计算子单元013通过非门04，将N信号输出。

在一种可选的实施方式中，电路还包括第二晶体管05；第二晶体管05的一端与非门04相连；第二晶体管05另一端与N信号的输出端相连；在非门04被导通的情况下，第二晶体管05导通，通过第二晶体管05输出N信号。

本申请提供的自纠正电路，利用第一计算子单元011计算P信号与N信号之间的电压差值，并在电压差值大于0时，通过二极管012将电压差值传输至第二计算子单元013。第二计算子单元013可以基于电压差值，计算P信号与N信号之间的干扰差值，并在干扰差值大于预设差值阈值时，将干扰差值传输至纠正单元02。在干扰差值小于等于预设差值阈值时导通，通过非门04，将N信号输出。从而不仅可以完成对N信号的纠正，还可以提高对N信号进行纠正的效率。

在本申请提供的一种自纠正电路可选的实施方式中，如图4所示，第一计算子单元011包括第二集成运放0111；第二集成运放0111的正输入端与P信号的输出端相连；第二集成运放0111的负输入端与N信号的输出端相连。

具体地，N信号的输出端可以通过第一电容和第一电阻与第二集成运放0111的负输入端的一个分支相连。P信号的输出端可以通过第二电容和第二电阻与第二集成运放0111的正输入端的一个分支相连。其中，第一电容和第二电容为输入的隔直电容，用来滤除P信号和N信号上面的直流偏置电压，用来保证输入中无额外的直流电压影响。

第二集成运放0111的正输入端的另一个分支通过第三电阻与第二供电模块的接地端相连。其中，第三供电模块的电源端通过电容器连接接地端。

第二集成运放0111的负输入端的另一个分支通过第四电阻与第二集成运放0111的输出端相连。

由于第二集成运放0111反向输出入端接入了反馈电阻，因此，第二集成运放0111 具有虚短，虚断的属性，因此有U1+=U1-。再由虚断属性，即U1的正向输入端与反向输入端电 流均为0，即第一电阻中的电流等于第四电阻中的电流。第二电阻中电流等于第三电阻中的 电流。由此可得U1的输出

，根据该公式可 计算出P信号和N信号之间的电压差值。

可选的，第二集成运放0111的输出端可以通过第四电容与二极管012的输入端相连，其中，第四电容为第二集成运放0111输出信号的隔直电容。

在本申请一个可选的实施方式中，第二计算子单元013包括第三集成运放0131和第二供电模块0132。其中，第二供电模块0132的电源端通过第三电容器连接接地端。

第三集成运放0131的正输入端与第一计算子单元011的输出端相连。

第三集成运放0131的负输入端与第二供电模块0132的电压输出端相连。

具体地，第三集成运放0131的负输入端的一个分支通过第五电阻与第二供电模块0132的电压输出端相连。第三集成运放0131的正输入端的一个分支通过第六电阻与二极管012的输出端相连，另一个分支通过第七电阻与第三供电模块的接地端相连。第三集成运放0131的输出端通过第八电阻与第三集成运放0131的负输入端的另一个分支相连。

同上述第二集成运放0111的特点，由于第三集成运放0131反向输出入端接入了反 馈电阻，因此，第三集成运放0131具有虚短，虚断的属性，因此可得第三集成运放0131的输 出

，基于该公式可以计算P信号与N信号之间的干 扰差值。

在本申请一个可选的实施方式中，纠正单元02包括：第一集成运放021和第一供电模块022。其中，第一供电模块022的电源端通过电容器连接接地端。

第一集成运放021的正输入端的一个分支与第二计算子单元013的输出端连接，另一个分支与N信号的输出端相连；

第一集成运放021的负输入端的一个分支与第一供电模块022接地端相连，另一个分支通过第一电阻与第一集成运放021的输出端相连。

具体地，第一集成运放021的负输入端的一个分支通过第九电阻与第一供电模块022的接地端相连。第一集成运放021的正输入端的一个分支通过第十电阻与N信号的输出端相连，另一个分支通过第十一电阻与第三集成运放0131的输出端相连。第一集成运放021的输出端通过第十二电阻与第一集成运放021的负输入端的另一个分支相连。

基于上述第三集成运放0131和第二集成运放0111的特点，由于第一集成运放021 反向输出入端接入了反馈电阻，因此，第一集成运放021具有虚短，虚断的属性，因此可得第 一集成运放021的输出

，根据该公式可对N信号进 行纠正，从而使得N信号和P信号受到的干扰信号对称。

为了更好的理解本申请实施例提供的自纠正电路，请参见图3，以图3为例进行说明。

该高速串行链路中，P信号和N信号为高速信号的两个信号线，信号幅值为VCC。其中P信号线受到的串扰cross talk2要大于N信号受到的串扰cross talk1。P信号上明显有一个大于N的尖峰串扰。此时P信号和N信号上的串扰是非对称的。这样就有可能影响接收端差分运算的逻辑错误。图3中N_out_a是指波形完全和输入N信号一样，N_out_b是指输出波形上的串扰是经过纠正的，与P信号上的串扰一样大，同为Cross talk2。

在T1时刻N信号为高电平VCC，P信号为低电平0，此时信号中无串扰发生。由于第二 集成运放U1反向输出入端接入了反馈电阻，因此，第二集成运放U1具有虚短，虚断的属性， 因此有因此U1+=U1-。再由虚断属性，即U1的正向输入端与反向输入端电流均为0，即R1电阻 中的电流等于R4电阻中的电流。R2中电流等于R3中的电流。由此可得U1的输出

，如果取值R1=R2=R3=R4，则U1的输出

。 因此a为负值，所以第二集成运放U1的输出连接的二极管截止，因此，第三集成运放U2无输 入，因此第三集成运放U2的输出c=0。又因为与第三集成运放U2的输出端连接的Q3为非门， 所以第二晶体管Q2的门级电压为VCC，因此第二晶体管Q2导通，第一晶体管Q1截止。所以N信 号的输出为N_out_a，与输入N信号一样。Pout始终等于输入P，因此T1时刻，PN的输出与PN输 入一致，不影响差分信号接收端的判断。

在T2时刻，由于串扰的影响，P信号受到的串扰比N信号受到的串扰大，为非对称的 串扰。那么同理

，又由于P信号幅值为VCC，N信号的幅值为0，所以

，此时二极管D1导通，因此同理第三集成运放U2 具有虚短虚断属性，可得U2的输出

，此时取值R5=R6= R7=R8,那么输出

，此时如果c很小，那么即 代表接收端能够接受这种非对称的串扰程度，不会影响最终差分字符的计算，因此不需要 进行串扰的纠正。由于c很小，非门Q3的输出仍为1，第二晶体管Q2导通，第一晶体管Q1截止， 那么输出N信号仍为

，此时非对称串扰程度小，不影响最终 接收端判决。如果此时c比较大，那么第二晶体管Q2的门级为0，第二晶体管Q2截止，第一晶 体管Q1导通，因此，N的输出为N_out_b=U3的输出b，此时b的大小根据第一集成运放U3的虚 短虚断属性可得

，取R9=R10=R11=R12，并把c带 入，可得

，因此输出N信号为纠正后的，串扰大小与P信号上的大小一 样同为Cross talk2，所以接收端可以通过差分相减运算完全去除P信号和N信号上的串扰， 得出正确的字符位。

本发明实施例提供了一种信号自纠正方法，该方法应用于自纠正电路，该自纠正电路包括计算单元和纠正单元以及第一晶体管；计算单元输出端与纠正单元的输入端相连，纠正单元的输出端与第一晶体管相连；该方法包括：

101，计算P信号与N信号之间的电压差值。

102，根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。

具体地，自纠正电路输入端可以分别与P信号的输出端和N信号的输出端相连，从而使得自纠正电路可以接收到P信号和N信号，然后自纠正电路基于接收到的P信号和N信号，计算P信号与N信号之间的电压差值。

可选的，自纠正电路可以直接利用P信号减去N信号，得到P信号与N信号之间的电压差值。

然后，自纠正电路根据计算得到的P信号与N信号之间的电压差值对N信号进行纠正。然后自纠正电路控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。

本申请实施方式提供的自纠正方法，通过计算P信号与N信号之间的电压差值，然后根据电压差值，对N信号对应的干扰信号进行纠正，并控制第一晶体管导通，通过第一晶体管输出纠正后的N信号。从而使得纠正后的N信号受到的干扰信号与P信号受到的干扰信号相对称，使得接收端在做差分逻辑运算可以消除P信号和N信号受到的干扰信号时，为信号的可靠的传输奠定了基础。使用上述自纠正电路对N信号进行纠正之后，不会得出错误字符，从而不需要将错误的字符位进行丢包舍弃，让发送端重新发送数据，从而提高了信号传输效率。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种自纠正电路，其特征在于，所述电路包括计算单元和纠正单元以及第一晶体管；所述计算单元输出端与所述纠正单元的输入端相连，所述纠正单元的输出端与所述第一晶体管相连；

所述计算单元用于计算P信号与N信号之间的电压差值；

所述纠正单元用于根据所述电压差值，对所述N信号对应的干扰信号进行纠正，并控制所述第一晶体管导通，通过所述第一晶体管输出纠正后的所述N信号。

2.根据权利要求1所述的电路，其特征在于，所述计算单元包括：第一计算子单元和二极管；所述第一计算子单元的输出端和所述二极管相连的输入端相连；

所述第一计算子单元用于计算所述P信号与N信号之间的电压差值，并在所述电压差值大于0时，通过所述二极管将所述电压差值传输至所述纠正单元。

3.根据权利要求2所述的电路，其特征在于，所述计算单元还包括第二计算子单元，所述第二计算子单元的输入端与所述二极管的输出端相连；

所述第一计算子单元在所述电压差值大于0时，通过所述二极管将所述电压差值传输至所述第二计算子单元；

所述第二计算子单元，用于基于所述电压差值，计算所述P信号与所述N信号之间的干扰差值。

4.根据权利要求3所述的电路，其特征在于，所述第二计算子单元输出端的一个分支与所述纠正单元相连；

所述第二计算子单元还用于在所述干扰差值大于预设差值阈值时，将所述干扰差值传输至所述纠正单元。

5.根据权利要求4所述的电路，其特征在于，所述电路还包括非门；所述第二计算子单元输出端的另一个分支与所述非门相连，

所述非门用于在所述干扰差值小于等于所述预设差值阈值时导通，通过所述非门，将所述N信号输出。

6.根据权利要求5所述的电路，其特征在于，所述电路还包括第二晶体管；所述第二晶体管的一端与所述非门相连；所述第二晶体管另一端与所述N信号的输出端相连；

在所述非门被导通的情况下，所述第二晶体管导通，通过所述第二晶体管输出所述N信号。

7.根据权利要求4所述的电路，其特征在于，所述纠正单元包括：第一集成运放和第一供电模块；

所述第一集成运放的正输入端的一个分支与所述第二计算子单元的输出端连接，另一个分支与所述N信号的输出端相连；

所述第一集成运放的负输入端的一个分支与所述第一供电模块接地端相连，另一个分支通过第一电阻与所述第一集成运放的输出端相连。

8.根据权利要求2所述的电路，其特征在于，所述第一计算子单元包括第二集成运放；

所述第二集成运放的正输入端与所述P信号的输出端相连；

所述第二集成运放的负输入端与所述N信号的输出端相连。

9.根据权利要求4所述的电路，其特征在于，所述第二计算子单元包括第三集成运放和第二供电模块；

所述第三集成运放的正输入端与所述第一计算子单元的输出端相连；

所述第三集成运放的负输入端与所述第二供电模块的电压输出端相连；

所述第三集成运放的输出端与所述纠正单元输入端相连。

10.一种信号自纠正方法，其特征在于，所述方法应用于自纠正电路，所述自纠正电路包括计算单元和纠正单元以及第一晶体管；所述计算单元输出端与所述纠正单元的输入端相连，所述纠正单元的输出端与所述第一晶体管相连；所述方法包括：

计算P信号与N信号之间的电压差值；

根据所述电压差值，对所述N信号对应的干扰信号进行纠正，并控制所述第一晶体管导通，通过所述第一晶体管输出纠正后的所述N信号。

Images