[go: up one dir, main page]

CN1135621C - 用于晶片上金属熔丝段线性排列的方法 - Google Patents

用于晶片上金属熔丝段线性排列的方法 Download PDF

Info

Publication number
CN1135621C
CN1135621C CNB981197337A CN98119733A CN1135621C CN 1135621 C CN1135621 C CN 1135621C CN B981197337 A CNB981197337 A CN B981197337A CN 98119733 A CN98119733 A CN 98119733A CN 1135621 C CN1135621 C CN 1135621C
Authority
CN
China
Prior art keywords
fuse
polyimide
bit
fuse section
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981197337A
Other languages
English (en)
Other versions
CN1213856A (zh
Inventor
R
R·克勒特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of CN1213856A publication Critical patent/CN1213856A/zh
Application granted granted Critical
Publication of CN1135621C publication Critical patent/CN1135621C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W20/494
    • H10P74/232
    • H10W20/49
    • H10W46/00
    • H10W46/403
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49107Fuse making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

通过熔丝段的位组合,表示晶片上电路的特征值的金属熔丝段的线性排列,需要去除覆盖其上的聚酰亚胺层,以使燃烧熔丝段成为可能。若不充分遵守工艺参数以及未充分去除金属熔丝段上的聚酰亚胺时,电路特性的结果相对误差会因为对应于最大有效位的熔丝段两侧与其它熔丝段相邻而减至最小。

Description

用于晶片上金属熔丝段线性排列的方法
本发明涉及一种用于晶片上金属熔丝段线性排列的方法,该熔丝段通过其位组合表示晶片上电路的特征值。
电路特征值的设置,例如延迟时间和振荡器频率,是用其中包括熔丝燃烧的方法在成品晶片上完成的。燃烧时断开的金属熔丝段,在此首先被埋于聚酰亚胺钝化层下,该钝化层可用光照及随后的在熔丝上方刻蚀的方法除去。只有在聚酰亚胺层被除去之后,才有可能燃烧位于其下的熔丝。在最佳工艺条件下,聚酰亚胺层的结构按预想的生成,以使全部熔丝段都可以断开。但在一些不良的条件下,可能出现聚酰亚胺层未从预想的区域中完全除去的情况。而仍埋于聚酰亚胺下的熔丝段就不能燃烧,即断开。由于一个位的状态是由一段熔丝段的状态,即熔丝段断开与否来决定的,并通过位的组合形成特征值,在经燃烧熔丝分配给电路的数值与额定值,也就是特征值,之间可能会出现偏差。这样,特征值的相对偏差一方面取决于可能由于错误导致无法断开而受影响的熔丝段的数目,另一方面取决于分配给这些熔丝段的位的有效值。在本文中,位的有效值用来表示,如果位是“1”,对位组合范围内待形成的数值有贡献的数值。这将参照在二进制数制中用位组合构成数值21的实例来说明。
相关公式为:
Figure C9811973300031
则位i的有效值是2i-1
对于数值21,可表示为:
21=位1·20+位2·21+位3·22+位4·23+位5·24
     =1·20+0·21+1·22+0·23+1·24
例如,在此位5的有效值是24=16。当数值21由位组合构成时,位5被看作最大有效位,而位1被看作最小有效位。
本发明的任务在于提供用于一种金属熔丝段线性排列的方法,该熔丝段通过其位组合,表示晶片上电路的特征值,使得即使在不充分遵守工艺参数以及未充分去除金属熔丝段上的聚酰亚胺时,电路特征值的最终相对误差减至最小。
该任务是通过如下方法实现的,即对应于最小有效位的熔丝段位于线性排列的一端,而对应于最大有效位的熔丝段,在两侧与其它熔丝段相邻。
因此,对应于最大有效位的熔丝段不位于金属熔丝段线性排列的一端。而研究表明,当工艺参数没有被完全遵守时,恰恰是在其表面应除去聚酰亚胺结构的延长区的端部,常常出现聚酰亚胺未充分去除,例如有由于倒角的结果。采用依据本发明的金属熔丝段的排列,即使工艺参数不能正确遵守,即使出现聚酰亚胺未充分去除,对应于最大有效位的熔丝段首先不受此影响。除非出现与规定的工艺参数有大的偏差,否则对应于最大有效位的熔丝段不会受到损害。这就可能以极为简单的方式将不充分遵守工艺参数导致的影响减至最小,在采用通常的工艺规程组件只能报废的情况下,现在得到的组件其电路特征值与额定值只有极小的偏差。一方面这些组件在多数情况下仍可出售,另一方面,在其后的质量控制中,根据特定地特征值的偏差可以得出有关聚酰亚胺未充分去除的结论。
本发明一个特别有利的实施例的要点在于,对应于最大有效位的金属熔丝段基本上位于金属熔丝段线性排列的中部。由于对应于最大有效位的并由此对构成特性贡献最大的金属熔丝段基本上位于线性排列的中部,它就最大限度的远离需去除施于晶片上聚酰亚胺的延长区的端部。由于对光刻法来说,尤其是待去除聚酰亚胺的结构的边缘区域受到偏离特定工艺参数和最终聚酰亚胺剥离减少的影响,对于完全去除聚酰亚胺来说,延长区的中部应被认为特别可靠。因此,这种排列使得由于聚酰亚胺结构化时的错误,而导致特征值的最大有效位受到损害的情况几乎不可能发生。
本发明另一个有利的实施例的要点在于,对应于最小有效位的熔丝段位于线性排列的一端。因此如果聚酰亚胺未充分去除,首先是对应于最小有效位的熔丝段,或位于熔丝段线性排列另一端的熔丝段,受此影响,前一种情况使得与额定值的相对偏差减至最小。
本发明另一个有利的实施例的要点在于,分配给金属熔丝段的位的有效值,从代表最大有效位的金属熔丝段开始,向金属熔丝段线性排列两端的方向递减。这确保,即使从边缘区域开始出现相当高程度的聚酰亚胺未充分去除,受此影响的位组合的位是那些,由于它们的低有效值是对将形成的特征值贡献小的位。
下面参照附图所示的实施例详细说明本发明,附图所示为,
图1一个计数器预置中使用熔丝的电路框图,
图2一个晶片表面的示意图,晶片中位于通常熔丝排列上方的聚酰亚胺已被正确无误地去除,熔丝已被燃烧,
图3一个晶片表面的示意图,晶片中位于通常熔丝排列上方的聚酰亚胺未被正确去除,熔丝已被燃烧,
图4一个如图3所示的晶片表面的示意图,但晶片中熔丝按本发明排列。
图2-4中熔丝以i=1,2,3,4,5作为参考号数。所分配的有效值分别为2i-1
图1示出了参照预置计数器的实例熔丝基于电路的使用。例如,计数器用于微调存储芯片上的振荡器,该振荡器决定了存储单元被更新的内部速率。在空闲状态下,由输入级T1,T2和经反馈连接的两个反相器(Inverter)1和2组成的熔丝电路,处于下述状态:T3,T5和T7导通,其它所有晶体管断开。预置计数器的输出信号被设定在逻辑“0”。当通以负的有源置位脉冲SETn时,T1被接通。如果熔丝没有燃烧,则T4被打开。同时T3接通。结果,反相级2中,T6被打开,T7被闭合,则在VA产生逻辑“1”,此时计数器的输入端S0可被预置为“1”。当熔丝已被断开,即已燃烧时,在VA预置为“0”,由于输出电位相对于空闲状态不改变,则计数器输入也预置为“0”。由于两个反相级的反馈,两个反相级的接通状态不受重新设置信号SETn的影响。采用CLEARp脉冲,有可能使电路在任何时候被重新设置为空闲状态。通过若干熔丝的对应使用,则有可能预置计数器的全部输入端S0,S1,S2,S3…。若熔丝没有完全燃烧,会导致计数器的错误设置,其后果将随着被分配位有效值的增加而越来越严重。
图2示出晶片区域,其中延长区6已被除去位于其表面上的聚酰亚胺材料。熔丝2’,3’,5’只在熔丝段2,3,5被燃烧。而熔丝段1和4未断开,因此是导电的。埋在聚酰亚胺下面的熔丝段区域以虚线表示。
图3示出相同的排列,但在该例中聚酰亚胺的未充分去除出现在熔丝1和5所在的边缘区域,例如,这可能因为光刻法的问题而发生。熔丝段2,3仍为断开。但是,熔丝段5位于聚酰亚胺层下则不能燃烧,即熔丝段5仍为导电。熔丝段1也位于聚酰亚胺层下。但由于熔丝段1本不应燃烧,这样该情况并不影响电路特征值的计算。该特征值可用下式进行计算: KG = C · Σ i = 1 n Z ( i ) · 2 i - 1
     KG:      特征值
     C:       常数
     i:       控制变量
     n:       熔丝个数
     Z(i):    熔丝i的状态,未燃烧状态为1,燃烧后状态
               为0
因此,由图2所示的情况计算出22C的特征量,由图3所示的情况计算出6C特征量。这一显著的差异可归因于对应于最大有效位的熔丝段,即熔丝段5,不再可能断开这一事实。
由于特征值的额定值为22C,但由熔丝的状态晶片上电路的计算值为6C。计算得到其相对误差为73%。
图4所示为一种按照本发明所述的熔丝段的排列,该例采用如图3所示的聚酰亚胺未充分去除的情况。外侧熔丝段由于位于聚酰亚胺层下,同样不能断开,即燃烧。如果现在计算结果特征值,可得数值22C,仅在这个只有5根熔丝段的简单实例中,与通常排列相比,相对误差就由73%减少至只要9%,随着特征值,以及熔丝段数量的增加,按本发明所述的排列较之通常的排列,分配给熔丝段的有效值自排列的一端向另一端递增,变得更为有利。

Claims (4)

1.用于金属熔丝段线性排列的方法,该熔丝段通过其位组合,表示晶片上电路的特征值,其特征在于,对应于最大有效位的熔丝段在其两侧与其它熔丝段相邻。
2.按照权利要求1所述的方法,其特征在于,对应于最大有效位的金属熔丝段,位于金属熔丝段线性排列的中部。
3.按照前述权利要求之一所述的方法,其特征在于,对应于最小有效位的熔丝段,位于线性排列的一端。
4.按照权利要求1-2之一所述的方法,其特征在于,分配给金属熔丝段的位的有效值,从代表最大有效位的金属熔丝段开始,向金属熔丝段线性排列的两端的方向递减。
CNB981197337A 1997-09-30 1998-09-29 用于晶片上金属熔丝段线性排列的方法 Expired - Fee Related CN1135621C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19743271A DE19743271C1 (de) 1997-09-30 1997-09-30 Lineare Anordnung metallischer Sicherungsstrecken auf Wafern, wobei durch "Schießen" der Sicherungsstrecken Schaltungskenngrößen einstellbar sind
DE19743271.9 1997-09-30

Publications (2)

Publication Number Publication Date
CN1213856A CN1213856A (zh) 1999-04-14
CN1135621C true CN1135621C (zh) 2004-01-21

Family

ID=7844200

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981197337A Expired - Fee Related CN1135621C (zh) 1997-09-30 1998-09-29 用于晶片上金属熔丝段线性排列的方法

Country Status (7)

Country Link
US (1) US6698086B1 (zh)
EP (1) EP0905777B1 (zh)
JP (1) JPH11163153A (zh)
KR (1) KR100275312B1 (zh)
CN (1) CN1135621C (zh)
DE (2) DE19743271C1 (zh)
TW (1) TW393754B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791157B1 (en) * 2000-01-18 2004-09-14 Advanced Micro Devices, Inc. Integrated circuit package incorporating programmable elements
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
US4647906A (en) * 1985-06-28 1987-03-03 Burr-Brown Corporation Low cost digital-to-analog converter with high precision feedback resistor and output amplifier
US4894791A (en) * 1986-02-10 1990-01-16 Dallas Semiconductor Corporation Delay circuit for a monolithic integrated circuit and method for adjusting delay of same
US4703389A (en) * 1986-04-10 1987-10-27 General Electric Company Static trip circuit breaker with automatic circuit trimming
JPH01199404A (ja) * 1988-02-04 1989-08-10 Toshiba Corp トリミング抵抗回路網
JPH0235699A (ja) * 1988-07-26 1990-02-06 Nec Corp 化合物半導体メモリデバイス
KR0140030B1 (ko) * 1994-12-30 1998-07-15 김광호 퓨징 시스템

Also Published As

Publication number Publication date
CN1213856A (zh) 1999-04-14
US6698086B1 (en) 2004-03-02
EP0905777A1 (de) 1999-03-31
TW393754B (en) 2000-06-11
KR100275312B1 (ko) 2001-02-01
KR19990029285A (ko) 1999-04-26
JPH11163153A (ja) 1999-06-18
EP0905777B1 (de) 2008-05-07
DE19743271C1 (de) 1998-10-29
DE59814227D1 (de) 2008-06-19

Similar Documents

Publication Publication Date Title
US4517583A (en) Semiconductor integrated circuit including a fuse element
KR100255591B1 (ko) 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
US6272061B1 (en) Semiconductor integrated circuit device having fuses and fuse latch circuits
JP3150113B2 (ja) 半導体記憶装置
CN1135621C (zh) 用于晶片上金属熔丝段线性排列的方法
US6727026B2 (en) Semiconductor integrated circuit patterns
JP2000150832A (ja) 半導体メモリ装置
CN1129913C (zh) 用于编程的抗熔丝及制作方法、带编程装置的维修电路
KR930009023B1 (ko) 반도체집적회로장치 및 그 제조방법
US7161380B2 (en) Apparatus and method adapted to use one-time programming devices for multiple-time programming
CN1106032C (zh) 半导体装置的制造方法
JP2808594B2 (ja) 信号遅延回路
KR20100044571A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
US6301690B1 (en) Method to improve integrated circuit defect limited yield
US20060271896A1 (en) Semiconductor device
US6586961B2 (en) Structure and method of repair of integrated circuits
KR20060112117A (ko) 반도체소자의 퓨즈 구조 및 그 형성방법
ITMI962210A1 (it) Circuito per la abilitazione selettiva di una pluralita' di alternative circuitali di un circuito integrato
KR100668868B1 (ko) 리페어 퓨즈 박스 및 리페어 퓨즈 박스의 레이아웃 방법
JPH0927554A (ja) 半導体電子回路
KR100378415B1 (ko) 단락회로로 되지 않는 박막 트랜지스터 어레이를 구비한액정 표시장치 및 그 제조방법
KR100433845B1 (ko) 반도체장치의 리페어리던던시 퓨즈 형성방법
KR19980044787A (ko) 반도체 장치에서의 콘택부분 노치현상 방지방법
JP2004111530A (ja) マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置
US20070048921A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130304

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130304

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130304

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040121

Termination date: 20160929

CF01 Termination of patent right due to non-payment of annual fee