[go: up one dir, main page]

CN113408231A - 退化模拟模型建立方法 - Google Patents

退化模拟模型建立方法 Download PDF

Info

Publication number
CN113408231A
CN113408231A CN202010465154.3A CN202010465154A CN113408231A CN 113408231 A CN113408231 A CN 113408231A CN 202010465154 A CN202010465154 A CN 202010465154A CN 113408231 A CN113408231 A CN 113408231A
Authority
CN
China
Prior art keywords
degradation
type mosfet
reliability
parameters
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010465154.3A
Other languages
English (en)
Other versions
CN113408231B (zh
Inventor
黄瑞成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113408231A publication Critical patent/CN113408231A/zh
Application granted granted Critical
Publication of CN113408231B publication Critical patent/CN113408231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04Ageing analysis or optimisation against ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种退化模拟模型建立方法,包括以下步骤:提供具源极与漏极的平面p型MOSFET。测量p型MOSFET的第一可靠度退化数据。针对p型MOSFET选择具有热载子感应穿通建模参数的模型,这些建模参数包括用于修正源极与漏极间模拟电流的热载子注入参数。以退化参数乘以控制条件参数来构建建模参数。以选定的模型来执行p型MOSFET的模拟,以获得第二可靠度退化数据。若第一与第二可靠度退化数据不匹配,更新退化参数并重新执行p型MOSFET的模拟。若第一与第二可靠度退化数据匹配,收集退化参数以建立用于p型MOSFET的退化模拟模型。如此,可以提供更为精确的模拟结果。

Description

退化模拟模型建立方法
技术领域
本发明有关于退化模拟模型建立方法,这些退化模拟模型建立方法可以用于模拟短通道长度的金属氧化物半导体场效晶体管(MOSFET)。
背景技术
在集成电路的设计中,设计者们必须去模拟所设计的集成电路的表现。设计者可以根据电脑模拟出来的电性结果,从而预测在真实情况下,所设计的集成电路的表现。举例而言,对于集成电路模拟来说,元件的退化表现是一个很重要的议题。
对于传统的p型金属氧化物半导体场效晶体管(p型MOSFET)模拟来说,会考量到负偏压温度不稳定性(negative bias temperature instability,NBTI)与热载子注入(hotcarrier injection,HCI),借以预测元件在集成电路中的退化表现。然而,对于通道长度短的p型MOSFET,在考虑到NBTI与HCI现象的模型之外,额外的热电子感应穿通(hot electroninduced punch-through,HEIP)现象会导致短通道p型MOSFET会有非预期的电性表现。
因此,如何改善传统模拟方法,借以获得符合短通道p型MOSFET的测量结果的模拟结果,是本领域技术人员所欲解决的问题之一。
发明内容
本发明的一方面有关于一种可以提供更为精确的模拟结果的退化模拟模型建立方法。
根据本发明的一实施方式,一种退化模拟模型建立方法包括以下流程。提供p型金属氧化物半导体场效晶体管(p型MOSFET),其中p型MOSFET具有源极与漏极。测量p型MOSFET的第一可靠度退化数据。选择用于p型MOSFET的模型,模型具有相关于热载子感应穿通(hotcarrier induced punch-through,HEIP)的多个建模参数,其中建模参数包括用于修正源极于漏极之间的模拟电流的热载子注入(hot carrier injection,HCI)参数。通过将多个退化参数乘以相应的多个控制条件参数来构建建模参数。以模型执行p型MOSFET的模拟,以获得第二可靠度退化数据。若第一可靠度数据与第二可靠度数据不匹配,更新退化参数并重新以模型执行p型MOSFET的模拟。当第一可靠度数据与第二可靠度数据匹配,收集退化参数以建立用于p型MOSFET的退化模拟模型。
在本发明一或多个实施方式中,p型MOSFET的等效通道长度小于100纳米。
在本发明一或多个实施方式中,退化模拟模型建立方法,进一步包括以下流程。通过具有线性氮化物的浅沟槽隔离区包围p型MOSFET。
在本发明一或多个实施方式中,测量p型MOSFET的第一可靠度退化数据的步骤进一步包括以下流程。测量p型MOSFET的源极与漏极之间的电流。第一可靠度数据是测量到的电流与时间的关系。此时,源极与漏极之间的电压大于源极与p型MOSFET的栅极的电压。
在本发明一或多个实施方式中,模型包括MOS建模与可靠度分析建模方案(MOSmodeling and reliability analysis solution,MOSRA)模型。
在本发明一或多个实施方式中,热载子注入参数分别相关于p型MOSFET的温度、驱动电压与等效通道长度。
在本发明一或多个实施方式中,每一控制条件参数是一或是零,并且这些控制条件参数是配置用以执行开/关逻辑功能。
本发明的另一方面有关于一种退化模拟模型建立方法。
根据本发明的一实施方式,一种退化模拟模型建立方法包括以下流程。提供p型金属氧化物半导体场效晶体管(p型MOSFET),其中p型MOSFET具有源极与漏极。测量p型MOSFET的第一可靠度退化数据。选择用于p型MOSFET的模型,模型具有用于可靠度的额外的多个建模参数。以模型执行p型MOSFET的模拟,以获得模拟可靠度退化数据。构建具有多个退化参数的拟合函数,这些退化参数相关于热载子感应穿通(hot carrier induced punch-through,HEIP)。这些退化参数是用于修正源极与漏极之间的模拟电流。通过将模拟可靠度退化数据相加上拟合函数以构建出第二可靠度退化数据。若第一可靠度数据与第二可靠度数据不匹配,更新退化参数并重新计算拟合函数,以获得改善后的第二可靠度数据。当第一可靠度数据与第二可靠度数据匹配,收集拟合函数与退化参数以建立用于p型MOSFET的退化模拟模型。
在本发明一或多个实施方式中,p型MOSFET的等效通道长度小于100纳米。
在本发明一或多个实施方式中,退化模拟模型建立方法进一步包括以下流程。通过具有线性氮化物的浅沟槽隔离区包围p型MOSFET。
在本发明一或多个实施方式中,测量p型MOSFET的第一可靠度退化数据的步骤进一步包括以下流程。测量p型MOSFET的源极与漏极之间的电流,其中第一可靠度数据是测量到的电流与时间的关系。此时,源极与漏极之间的电压大于源极与p型MOSFET的栅极的电压。
在本发明一或多个实施方式中,模型包括柏克莱短通道绝缘栅极场效晶体管模型4(berkeley short-channel IGFET model 4,BSIM4)模型。
在一些实施方式中,在以模型执行该p型MOSFET的模拟,以获得模拟可靠度退化数据的步骤中,进一步包括以下流程。对模拟设置可靠度周期。
在本发明一或多个实施方式中,拟合函数包括控制条件参数。控制条件参数是一或是零,借以配置用以执行开/关逻辑功能。
综上所述,对于本发明的二个退化模拟模型建立方法,短通道p型MOSFET内的热载子感应穿通现象被考虑到,这样的模拟是基于传统的模拟模型上,并且模拟的结果能够与测量结果比对。
应理解到,以上的一般说明与以下的详细描述都是通过示例做进一步说明,旨在为本发明提供做进一步的解释。
附图说明
本发明的优点与附图,应由接下来列举的实施方式,并参考附图,以获得更好的理解。这些附图的说明仅仅是列举的实施方式,因此不该认为是限制了个别实施方式,或是限制了发明权利要求的范围。
图1根据本发明的一实施方式绘示一短通道p型MOSFET的俯视示意图;
图2绘示从图1的短通道p型MOSFET测量到的一退化表现;
图3绘示图1的短通道p型MOSFET的模拟退化表现以及对应的拟合点;
图4根据本发明的一实施方式绘示一退化模拟模型建立方法的流程图;
图5绘示从图1的短通道p型MOSFET测量到的一退化度表现以及由图4的退化模拟模型建立方法所产生的对应模拟曲线;以及
图6根据本发明的一实施方式绘示另一退化模拟模型建立方法的流程图。
主要附图标记说明:
100-p型MOSFET,110-源极端,120-栅极端,130-漏极端,140-浅沟槽隔离区,200-退化模拟模型建立方法,210~245-流程,300-退化模拟模型建立方法,310~350-流程,C1,C2,C3-曲线,F-曲线,Leff-通道长度。
具体实施方式
下文列举实施例配合附图进行详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构运作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。另外,附图仅以说明为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件或相似元件将以相同的符号标示来说明。
除非另有定义,本文所使用的所有词汇(包括技术和科学术语)具有其通常的意涵,其意涵是能够被熟悉此领域者所理解。更进一步的说,上述的词汇在普遍常用的字典中的定义,在本说明书的内容中应被解读为与本发明相关领域一致的意涵。除非有特别明确定义,这些词汇将不被解释为理想化的或过于正式的意涵。
关于本文中所使用的“第一”、“第二”、…等,并非特别指称次序或顺位的意思,亦非用以限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而已。
其次,在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指包含但不限于。
再者,于本文中,除非内文中对于冠词有所特别限定,否则“一”与“该”可泛指单一个或多个。将进一步理解的是,本文中所使用的“包含”、“包括”、“具有”及相似词汇,指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件,但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件,与/或其中的群组。
图1根据本发明的一实施方式绘示一短通道(short channel)p型MOSFET100的俯视示意图。在本实施方式中,p型MOSFET 100是一个平面p型MOSFET。在一些实施方式中,p型MOSFET 100是平面CMOS的一部分。
在本实施方式中,p型MOSFET 100是一个材料为硅的p型MOSFET,但这并不以此限制本发明。
如图1所示,平面的p型MOSFET 100包括源极端110、栅极端120以及漏极端130。栅极端120是位在介于源极端110与漏极端130之间的通道部分的上方。由于栅极端120位于通道部分上方,对应到通道部分具有如图所标示的等效通道长度Leff。
在本实施方式中,平面的p型MOSFET 100进一步包括浅沟槽隔离区(shallowtrench isolation,STI)140。如图1所示,浅沟槽隔离区140围绕p型MOSFET 100。具体而言,浅沟槽隔离区140围绕源极端110、漏极端130以及位在源极端110与漏极端130之间的通道部分。浅沟槽隔离区140是用以电性绝缘p型MOSFET 100与其他装置。
对于p型MOSFET来说,主要的载子是电洞。一个电动对应到在半导体中,一个电子的空缺)。对于p型MOSFET 100,一个空缺可以不止形成在p型MOSFET 100之内,也可以形成p型MOSFET 100与浅沟槽隔离区140之间,并位在通道部分与栅极端120之间的界面。
在本实施方式中,p型MOSFET 100具有通道长度Leff小于100纳米的通道部分。因此,p型MOSFET 100与浅沟槽隔离区140之间的高度差,以及通道部分与栅极端120之间的高度差,是产生空缺的主要原因。等效地,p型MOSFET 100的电洞,可能被局限在浅沟槽隔离区140界面处的空缺,或是被局限在靠近漏极端130的氧化物。靠近漏极端130的氧化物,即是通道部分与栅极端120之间的界面。对于一个短通道p型MOSFET 100来说,这导致了超出传统模拟范畴的非预期电性。短通道p型MOSFET 100的电洞的非预期电性,被称之为热电子感应穿通(hot electron induced punch-through,HEIP),并且这导致从源极端110流到漏极端130先增后降。
图2绘示从图1的短通道p型MOSFET 100测量到的一退化表现。退化表现是通过一个可靠度测试来测量获得,用以表现在可靠度测试的进行下,电流的衰退变化。
为了获得短通道p型MOSFET 100的电性,需要通过可靠度测试来了解,在p型MOSFET 100运作时,p型MOSFET 100是如何退化的。在本实施方式中,在源极端110与漏极端130之间的电压差,是大于源极端110与栅极端120之间的电压差。这对应到,从源极端110到漏极端130的水平电场强度,是大于从栅极端120到源极端110的垂直电场。因此,电流从源极端110流动到漏极端130。对于p型MOSFET 100来说,是电洞的移动导致电流流动的产生。
电洞从源极端110到漏极端130会伤害到p型MOSFET 100,并且退化表现如图2所绘示,p型MOSFET 100的损伤导致电流的变化。举例而言,在本实施方式中,因为p型MOSFET100是一个短通道的p型MOSFET 100,电洞可以被局限并累积在浅沟槽隔离区140与栅极端120靠近漏极端130的氧化物的界面。这样电洞的累积,损害到漏极端130,这使得流向漏极端130的电流流动改变。
在图2中,横轴相关于可靠度测试的施加时间(stress time),纵轴是从源极端110到漏极端130的电流的退化度(degradation)。当可靠度测试开始,纵轴退化度的“0”是由起始的电流定义出来的。图2的退化度,定义为电流变化与起始电流的比值,以代表相较于起始电流,电流变化量的比率。如图2所示,纵轴的退化度随时间从略大于零降到小于零,这对应到从源极端110到漏极端130的电流是先增后减。
然而,图3绘示图1的短通道p型MOSFET 100的模拟退化表现,以及对应的拟合点。从相对应电流的对应的拟合点来看,从源极端110到漏极端130的电流,并没有先增加然后减小。图3的横轴与施加时间有关,纵轴是电流退化度并以百分比(%)来表示。
在本实施方式中,图3所示的三组模拟结果,是通过柏克莱短通道绝缘栅极场效晶体管模型4(berkeley short-channel IGFET model 4,BSIM4)模型进行模拟并考量MOS建模与可靠度分析建模方案(MOS modeling and reliability analysis solution,MOSRA)模型来获得。本发明模型的使用,并不受限于上述的模型。
BSIM4模型是柏克莱短通道绝缘栅极场效晶体管模型(BSIMs)中的其中一种模型。BSIM模型可以用于作为一系列用于集成电路设计的MOSFET。在一些实施方式中,BSIM4模拟可以通过包括例如集成电路模拟程序(simulation program with integrated circuit,SPICE)等程式来实现。
MOSRA是用于模拟MOSFET元件退化的模拟程序。退化是由例如热载流子注入(HCI)与偏置温度不稳定性(BTI)引起的。MOSRA可以是BSIM4模型的一个后处理程序。但是,由于短通道p型MOSFET并未考虑MORSA的HEIP效应,因此无法重现其非预期的电性。在一些实施方式中,MORSA包括MORSA level 1与MORSA level 3。MORSA level 1是基于物理学的过程建立,而MORSA level 3是根据经验模型来建立。MORSA的建模参数分别与MORSA level 1和MORSA level 3的温度、驱动电压,模拟p型MOSFET的通道长度相关。
如图3所示,三条不同的拟合曲线C1、C2与C3是分别根据三组不同的模拟数据点转换而成,并且所有的模拟数据点都是在绘示从源极端110到漏极端130的电流是随施加时间而减少。图3这样的模拟结果,并不同于如图2所示测量到的退化表现。如此,对应到传统模型中,在BSIM4模型并考虑到MOSRA的情况下,还需要使HEIP现象被反映到。
为了改善模拟结果,在本发明的一实施方式中,提供了一种退化模拟模型建立方法200。
图4根据本发明的一实施方式绘示一退化模拟模型建立方法200的流程图。退化模拟模型建立方法200包括流程210~245。
在流程210中,提供如图1所示的平面p型MOSFET 100。在本实施方式中,p型MOSFET100具有小于100纳米的通道长度Leff,并且p型MOSFET 100被具有线性氮化物的浅沟槽隔离区140围绕。
在流程215中,测量p型MOSFET 100,以获得第一可靠度退化数据。具体而言,在本实施方式中,源极端110与漏极端130之间的电压,是大于p型MOSFET 100的源极端110与栅极端120之间的电压。意即,从源极端110到漏极端130的水平电场,是大于从栅极端120到源极端110的垂直电场。第一可靠度退化数据是关于电流随时间变化的关系,即如前所述的电流退化度。因此,测量从源极端110到漏极端130的电流,借以获得第一可靠度退化数据。
测量后,提供的第一可靠度退化数据如图2所示。
接续流程215,在流程220,选择用于p型MOSFET 100的一个模拟模型,来模拟p型MOSFET 100的电流退化度,选定模型具有有关于HEIP现象的建模参数(modelingparameter)。p型MOSFET 100的模拟结果,会有关于选定模型的建模参数。选定模型的建模参数是需要输入的参数,以用来控制选定模型的模拟结果。在本实施方式中,所选的模拟模型是BSIM4模型并考虑到MOSRA,MOSRA可以是MOSRA level 1或MOSRA level 3。
在选定模型的建模参数中,一些建模参数在物理学上,是有关于HEIP现象。举例而言,在本实施方式中,选定模型的建模参数包括六个HCI参数HCIN、HCID、HCIG、HCIEA、HCIM以及HCIAP,但并不以此限定本发明选择的参数。一般而言,用于p型MOSFET的退化模拟的HCI参数,通常是用于在MOSRA中修正电流。
具体而言,在本实施方式中,HCI参数HCIN与施加时间相关,HCI参数HCID与电流趋势相关,HCI参数HCIG与栅极端120的电压相关,HCI参数HCIEA HCI与热能(例如p型MOSFET100的温度)相关,参数HCIM与p型MOSFET 100的有效通道长度相关,HCI参数HCIAP与p型MOSFET 100的源极端110流到漏极端130的电流的总大小相关。
进入到流程225。通过退化参数(aging parameters)乘以控制条件参数(flags)来构建模型中,需要输入的建模参数的HCI参数HCIN、HCID、HCIG、HCIEA、HCIAP以及HCIAP。
具体而言,输入的HCI参数HCIN、HCID、HCIG、HCIEA、HCIAP以及HCIAP能够以以下形式来呈现:
HCIN=N1*flg1+N2*flg2+N3*flg3+N4*flg4
HCID=D1*flg1+D2*flg2+D3*flg3+D4*flg4
HCIG=G1*flg1+G2*flg2+G3*flg3+G4*flg4
HCIEA=EA1*flg1+EA2*flg2+EA3*flg3+EA4*flg4
HCIM=M1*flg1+M2*flg2+M3*flg3+M4*flg4
HCIAP=AP1*flg1+AP2*flg2+AP3*flg3+AP4*flg4
如上所示,退化参数包括N1、N2、N3、N4、D1、D2、D3、D4、G1、G2、G3、G4、EA1、EA2、EA3、EA4、M1、M2、M3、M4、AP1、AP2、AP3以及AP4,而控制条件参数则包括参数flg1、flg2、flg3以及flg4。尽管六个HCI参数HCIN、HCID、HCIG、HCIEA、HCIM与HCIAP是考虑MOSRA的常规BSIM4模型中的建模参数,但是可以通过退化参数来控制模拟结果。
每一个控制条件参数flg1、flg2、flg3以及flg4,对应到是有关于在HEIP现象发生的情况下,p型MOSFET 100运作的特定条件。在本实施方式中,控制条件参数flg1、flg2、flg3以及flg4可以是“1”或“0”,借以用来实现开/关的逻辑功能。
举例而言,当通道长度Leff是小于一个选定的长度L1,控制条件参数flg1会是“1”,以表示控制条件参数flg1是打开的。这对应到所欲模拟的p型MOSFET 100是短通道p型MOSFET。反之,当通道长度Leff是大于一个选定的长度L1,控制条件参数flg1会是“0”以表示关闭。
类似地,在本实施方式中,当栅极端120和源极端110之间的电压小于特定电压V1且漏极端130与源极端110之间的电压大于特定电压V2时,控制条件参数flg2为“1”。否则,控制条件参数flg2为“0”。
与控制条件参数flg1相反,在本实施方式中,当通道长度Leff大于选定长度L1时,标志flg3为“1”,否则控制条件参数flg3为“0”。类似地,当栅极端120与源极端110之间的电压大于或等于特定电压V1并且漏极端130与源极端110间的电压差小于或等于特定电压V2时,控制条件参数flg4为“1”。
通过控制条件参数flg1和flg2的设置,当模拟的p型MOSFET是短通道p型MOSFET且是在HEIP现象发生时操作时,可以通过一组退化参数N1、N2、D1,D2等等,以在模拟模型中进一步考虑HEIP现象。如果模拟的p型MOSFET不是短通道p型MOSFET,则控制条件参数flg1和flg2为“0”,并且控制条件参数flg3和flg4设置为“1”而能够启用,以在选定模型的建模参数中包括另一组退化参数N3、N4、D3、D4等。
在选定模型的建模参数中形成HCI参数的退化参数的数量,取决于控制条件参数的数量。在一些实施例中,控制条件参数的数量是两个,并且每个选定模型的建模参数包括两个退化参数乘以对应的两个控制条件参数。
在选定好模拟模型并通过退化参数(例如N1、N2、N3、N4...等)乘以控制条件参数(例如flg1、flg2、flg3与flg4)来构建建模参数后,进入到流程230。在流程230,执行p型MOSFET 100的模拟,并且每一个建模参数是由部分的退化参数乘以条件控制参数来组成,并用以控制选定模型的模拟中的退化机制。当模拟完成,即可提供一个第二可靠度退化数据,对应到从源极端110到漏极端130的电流。
接续流程230,在流程235,比对第一可靠度退化数据以及第二可靠度退化数据,确认到第一可靠度退化数据和第二可靠度退化数据是否相匹配。第一可靠度退化数据和第二可靠度退化数据分别是有关于电流随时间变化的两条曲线。在一些实施方式中,可以计算出在每一个施加时间的时间点上,第一可靠度退化数据与第二可靠度退化数据之间的差,并且每个时间点上第一可靠度退化数据与第二可靠度退化数据之间的差的总和,可以用作判断是否相匹配的条件。
在一些实施方式中,若第一可靠度退化数据以及第二可靠度退化数据并不相匹配,则对应到第一可靠度退化数据以及第二可靠度退化数据在每个时间点上的差的总合,是小于一个预定的值,从而进入到流程240。
在流程240,退化参数被更新,随后返回到流程225与流程230,执行一个新的p型MOSFET 100的模拟。因此,再进展到流程235,在新的第二可靠度退化数据的情况下,再次比对第一可靠度退化数据以及第二可靠度退化数据是否相匹配。流程235一直重复,直到第一可靠度退化数据以及第二可靠度退化数据彼此匹配。
在第一可靠度退化数据以及第二可靠度退化数据相匹配的情况下,说明此时选用的退化参数可以在模拟中表现出HEIP现象。因此,在流程245,可以通过收集退化参数,借以建立退化模拟模型。也就是说,对于一个HEIP现象出现的特定条件下,传统模拟模型的HCI建模参数可以通过所收集的退化参数来直接取代。
具体而言,当包括短通道p型MOSFET的集成电路需要被模拟,用于短通道p型MOSFET的建模参数可以被所收集的退化参数乘以控制条件参数来取代,并且HEIP退化现象便可以正确地表现在集成电路中的短通道上。
在一些实施方式中,所收集的退化参数可以是有关于p型MOSFET的温度、通道长度Leff、源极端110、栅极端120与漏极端130的驱动电压,以及有关于可靠度测试的施加时间。
图5绘示从图1的短通道p型MOSFET测量到的一退化度表现以及由图4的退化模拟模型建立方法所产生的对应模拟曲线F。如图5所示,曲线F呈现出由HEIP现象引起的电流退化度,对应到从源极端110到漏极端130的电流变化是先增大后减小的情况,曲线F与实测数据点相当匹配。
图6根据本发明的一实施方式绘示另一退化模拟模型建立方法300的流程图。
图6的退化模拟模型建立方法300与图4的退化模拟模型建立方法200的差异,在于p型MOSFET 100的HEIP现象是由额外的拟合函数所提供,而非输入到传统模拟模型的建模参数内。
类似于退化模拟模型建立方法200,在退化模拟模型建立方法300的流程310中,提供如图1所示,用于量测的短通道平面p型MOSFET 100。在本实施方式中,p型MOSFET 100具有小于100纳米的通道长度Leff,并且p型MOSFET 100被具有线性氮化物的浅沟槽隔离区140围绕。随后进入到流程315,测量p型MOSFET 100,以获得用于比对的第一可靠度退化数据。
在一些实施方式中,第一可靠度退化数据是电流变化随时间的关系。如此,从源极端110到漏极端130的电流被量测,借以获得第一可靠度退化数据。
进入到流程320,针对p型MOSFET 100,选择具有额外用于退化度的建模参数的模拟模型。在一些实施方式中,选定的模拟模型是BSIM4模型。
接续到流程325,以选定的模拟模型执行p型MOSFET 100的模拟,以获得一个模拟可靠度退化数据。一般而言,模拟可靠度退化数据以及模拟的第一可靠度退化数据并不相匹配,因而需要额外的函数来用以修正可靠度退化数据。在一些实施方式中,可以进一步设置模拟的退化时间周期,因而能够以一个时间周期为标的,针对特定的时间周期来拟合第一可靠度退化数据。这样的时间周期称作是可靠度周期。举例而言,可以设置可靠度周期为1秒,则可以针对施加时间的区段为0秒至1秒、1秒至2秒、2秒至3秒...等等时间区段,进行第一可靠度退化数据与额外拟合函数的拟合。换言之,这也可以被认为是拟合函数针对不同时间区段的局部最佳化拟合。
在流程330,通过有关于HEIP现象的退化参数来构建拟合函数。拟合函数是用于修正模拟可靠度退化数据的趋势。用于调整拟合函数的退化参数,是有关于短通道p型MOSFET100的HEIP现象。
具体而言,在一些实施方式中,模拟的可靠度退化数据,是有关于随着时间从源极端110到漏极端130的电流。因此,拟合函数举例而言,可以是电流变化函数I(t),其对应到电流随时间变化的关系,从而能够用以第一可靠度退化数据与模拟可靠度退化数据之间的差异。
在一些实施方式中,拟合函数即是电流变化函数I(t)。电流变化函数I(t)是随时间变化的函数,并能够以以下的数学形式呈现:
Figure BDA0002512351090000141
退化参数设置在电流变化函数I(t)中。退化参数包括Ap、G、Ea、n以及D。
在电流变化函数I(t)中的“switch”项,是控制条件参数,配置用以执行开/关逻辑功能,以开启或是关闭电流变化函数I(t)的作用。“switch”项可以是数字“0”或“1”。若HEIP现象没有发生在模拟的元件上,“switch”项可以被配置为“0”,从而使得电流变化函数I(t)消灭为0而失去作用。
在电流变化函数I(t)中的“type”项是有关于MOSFET类型的数字。在电流变化函数I(t)中的VGS”项是栅极端120与源极端110之间的电压。在电流变化函数I(t)中的“kT”项是p型MOSFET中有关于温度的能量项,对应到是波兹曼常数(Boltzmann constant)“k”乘以温度“T”。在电流变化函数I(t)中的“t”项是可靠度测试的施加时间(stress time)。在电流变化函数I(t)中的“VDS”项是源极端110与漏极端130之间的电压。在电流变化函数I(t)中的“Leff”项是p型MOSFET 100的通道长度。在本实施方式中,通道长度Leff是小于100纳米。
相似地,退化参数Ap与电流变化的总大小有关,退化参数G与栅极端120的电压相关,退化参数Ea与相关于温度的“kT”项相关,退化参数n与应力时间“t”相关,而退化参数D与源极端110与漏极端130之间的电压相关。电流变化函数I(t)是可以通过退化参数Ap、G、Ea以及D来控制的。
通过调整退化参数,电流变化函数I(t)可以被控制,借以修正模拟的可靠度退化数据。
在构建电流变化函数I(t)以作为拟合函数之后,进入到流程335,以通过将模拟可靠度退化数据与作为拟合函数的电流变化函数I(t)直接相加,借以构建第二可靠度退化数据。
在本实施方式中,模拟可靠度退化数据是在流程315中相对于p型MOSFET 100测量的初始电流的电流退化度。通过将电流变化函数I(t)除以在流程315中测量的初始电流,形成退化变化函数。第二可靠度退化数据即为模拟的可靠度降级数据直接加上由电流变化函数I(t)转换而成的退化变化函数。
换言之,退化参数用于通过电流变化函数I(t)来修正p型MOSFET 100的源极端与漏极端之间的模拟电流关系。
接续流程335,在流程340,比对第一可靠度退化数据与第二可靠度退化数据,从而确认第一可靠度退化数据与第二可靠度退化数据两者是否相匹配。第一可靠度退化数据与第二可靠度退化数据是二个有关于电流随时间变化的曲线。因此,对于每一个时间点,可以计算第一可靠度退化数据与第二可靠度退化数据之间的差值。
若第一可靠度退化数据与第二可靠度退化数据不匹配,可以对应到在不同时间点第一可靠度退化数据与第二可靠度退化数据之间差值的总合并未小于一个预定值,则进入流程345。
在流程345,更新退化参数,并且仅有作为拟合函数的电流变化函数I(t)也随之被修改,但并不需要重新提供p型MOSFET 100的新的模拟可靠度退化数据。随后,再进行到流程330、335与340,以重建第二可靠度退话数据,并将第一可靠度退化数据与新的第二可靠度退化数据进行比较。如此,重复流程340,直到第一可靠度退化数据和第二可靠度退化数据足够匹配为止。
在第一可靠度退化数据以及第二可靠度退化数据相匹配的情况下,说明此时选用的退化参数可以在模拟中表现出HEIP现象。因此,在流程350,可以通过收集退化参数,借以建立退化模拟模型。也就是说,对于一个HEIP现象出现的特定条件下,能够利用额外的电流变化函数I(t),来修正根据传统模拟模型获得的模拟结果。电流变化函数I(t)可以通过退化参数来控制。
具体而言,当需要模拟包括短通道p型MOSFET的集成电路时,可以通过模拟电流与具有退化参数的额外拟合函数,来获得短通道p型MOSFET从源极端到漏极端的电流。额外的拟合函数例如前述的电流变化函数I(t)。
综上所述,本发明提供了两种退化模型建立方法,两种退化模型建立方法以两种方式考虑到HEIP现象。在其中一种退化模型建立方法,包括在传统模拟工具下的建模参数中。通过退化参数乘以相应控制条件参数,来构建原来模拟所需输入的建模参数。在另一种退化模型建立方法中,通过附加拟合函数来考虑到HEIP现象。由于在本发明揭示的退化模型建立方法中,可以考虑到HEIP现象,所以与传统的模拟模型相比,可以更精确的模拟半导体元件的行为。
虽然本发明已以实施例公开如上,然其并不用以限定本发明,任何所属领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
对于本领域技术人员将显而易见的是,在不脱离本公开的范围或精神的情况下,可以对本发明实施例的结构进行各种修改和变化。鉴于前述内容,本发明旨在覆盖各种的修改与变形,只要它们落入权利要求的范围内。

Claims (14)

1.一种退化模拟模型建立方法,其特征在于,包括:
提供p型MOSFET,其中所述p型MOSFET具有源极与漏极;
测量所述p型MOSFET的第一可靠度退化数据;
选择用于p型MOSFET的模型,所述模型具有相关于热载子感应穿通的多个建模参数,其中所述多个建模参数包括用于修正所述源极于所述漏极之间的模拟电流的热载子注入参数;
通过将多个退化参数乘以相应的多个控制条件参数来构建所述多个建模参数;
以所述模型执行所述p型MOSFET的模拟,以获得第二可靠度退化数据;
若所述第一可靠度数据与所述第二可靠度数据不匹配,更新所述多个退化参数并重新以所述模型执行所述p型MOSFET的所述模拟;以及
当所述第一可靠度数据与所述第二可靠度数据匹配,收集所述多个退化参数以建立用于所述p型MOSFET的退化模拟模型。
2.如权利要求1所述的退化模拟模型建立方法,其特征在于,所述p型MOSFET的等效通道长度小于100纳米。
3.如权利要求1所述的退化模拟模型建立方法,其特征在于,进一步包括:
通过具有线性氮化物的浅沟槽隔离区包围所述p型MOSFET。
4.如权利要求1所述的退化模拟模型建立方法,其特征在于,所述测量所述p型MOSFET的所述第一可靠度退化数据的步骤进一步包括:
测量所述p型MOSFET的所述源极与所述漏极之间的电流,其中所述第一可靠度数据是测量到的所述电流与时间的关系,
其中所述源极与所述漏极之间的电压大于所述源极与所述p型MOSFET的栅极的电压。
5.如权利要求1所述的退化模拟模型建立方法,其特征在于,所述模型包括MOS建模与可靠度分析建模方案模型。
6.如权利要求1所述的退化模拟模型建立方法,其特征在于,所述多个热载子注入参数分别相关于所述p型MOSFET的温度、驱动电压与等效通道长度。
7.如权利要求1所述的退化模拟模型建立方法,其特征在于,每一条件参数是一或是零,并且所述多个控制条件参数是配置用以执行开/关逻辑功能。
8.一种退化模拟模型建立方法,其特征在于,包括:
提供p型MOSFET,其中所述p型MOSFET具有源极与漏极;
测量所述p型MOSFET的第一可靠度退化数据;
选择用于p型MOSFET的模型,所述模型具有用于可靠度的额外的多个建模参数;
以所述模型执行所述p型MOSFET的模拟,以获得模拟可靠度退化数据;
构建具有多个退化参数的拟合函数,所述多个退化参数相关于热载子感应穿通,其中所述多个退化参数是用于修正所述源极与所述漏极之间的模拟电流;
通过将所述模拟可靠度退化数据相加上所述拟合函数以构建出第二可靠度退化数据;
若所述第一可靠度数据与所述第二可靠度数据不匹配,更新所述多个退化参数并重新计算所述拟合函数,以获得改善后的第二可靠度数据;以及
当所述第一可靠度数据与所述第二可靠度数据匹配,收集所述拟合函数与所述多个退化参数以建立用于所述p型MOSFET的退化模拟模型。
9.如权利要求8所述的退化模拟模型建立方法,其特征在于,所述p型MOSFET的等效通道长度小于100纳米。
10.如权利要求8所述的退化模拟模型建立方法,其特征在于,进一步包括:
通过具有线性氮化物的浅沟槽隔离区包围所述p型MOSFET。
11.如权利要求8所述的退化模拟模型建立方法,其特征在于,所述测量所述p型MOSFET的第一可靠度退化数据的步骤进一步包括:
测量所述p型MOSFET的所述源极与所述漏极之间的电流,其中所述第一可靠度数据是测量到的所述电流与时间的关系,
其中所述源极与所述漏极之间的电压大于所述源极与所述p型MOSFET的栅极的电压。
12.如权利要求8所述的退化模拟模型建立方法,其特征在于,所述模型包括柏克莱短通道绝缘栅极场效晶体管模型4模型。
13.如权利要求8所述的退化模拟模型建立方法,其特征在于,所述以所述模型执行所述p型MOSFET的所述模拟,以获得所述模拟可靠度退化数据的步骤,进一步包括:
对所述模拟设置可靠度周期。
14.如权利要求8所述的退化模拟模型建立方法,其特征在于,所述拟合函数包括控制条件参数,所述控制条件参数是一或是零,并且所述控制条件参数是配置用以执行开/关逻辑功能。
CN202010465154.3A 2020-03-16 2020-05-28 退化模拟模型建立方法 Active CN113408231B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/820,685 US11537768B2 (en) 2020-03-16 2020-03-16 Method for aging simulation model establishment
US16/820,685 2020-03-16

Publications (2)

Publication Number Publication Date
CN113408231A true CN113408231A (zh) 2021-09-17
CN113408231B CN113408231B (zh) 2024-03-12

Family

ID=77664730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010465154.3A Active CN113408231B (zh) 2020-03-16 2020-05-28 退化模拟模型建立方法

Country Status (3)

Country Link
US (1) US11537768B2 (zh)
CN (1) CN113408231B (zh)
TW (2) TWI763617B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115081236A (zh) * 2022-07-05 2022-09-20 中科苏州微电子产业技术研究院 一种bti模型框架下的模型参数提取方法
CN119004941A (zh) * 2024-07-02 2024-11-22 东南大学 一种用于SiC MOSFET的电学性能退化预测方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114818348B (zh) * 2022-05-06 2022-10-11 哈尔滨工业大学 考虑多应力耦合作用对产品退化影响的可靠性评估方法
CN115270665A (zh) * 2022-05-09 2022-11-01 电子科技大学 平衡超结mosfet漏源电容的spice宏模型建立方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008252A1 (en) * 2000-06-27 2002-01-24 Matsushita Electric Industrial Co., Ltd Method of estimating lifetime of semiconductor device, and method of reliability simulation
US7567891B1 (en) * 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
CN101571884A (zh) * 2009-06-12 2009-11-04 上海集成电路研发中心有限公司 Mosfet bsim3热载流子注入可靠性模型的建模方法
CN103324813A (zh) * 2013-07-11 2013-09-25 深圳大学 Mos器件非均匀界面退化电荷的数值模拟方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2736501B2 (ja) 1993-09-28 1998-04-02 三菱電機株式会社 Mos型トランジスタのホットキャリア劣化のシミュレーション方法
JP3380054B2 (ja) * 1994-08-19 2003-02-24 三菱電機株式会社 P−mosトランジスタのホットキャリア劣化のシミュレーション方法
US7689377B2 (en) * 2006-11-22 2010-03-30 Texas Instruments Incorporated Technique for aging induced performance drift compensation in an integrated circuit
US8099269B2 (en) 2007-10-09 2012-01-17 Globalfoundries Inc. Two-step simulation methodology for aging simulations
US8151240B2 (en) * 2009-04-01 2012-04-03 International Business Machines Corporation Effective gate length circuit modeling based on concurrent length and mobility analysis
US8370774B2 (en) 2010-08-30 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Constructing mapping between model parameters and electrical parameters
KR102087441B1 (ko) * 2012-10-17 2020-03-11 매그나칩 반도체 유한회사 웨이퍼 레벨 신뢰도 강화방법
US8756559B2 (en) 2012-10-31 2014-06-17 Freescale Semiconductor, Inc. Systems and methods for determining aging damage for semiconductor devices
CN103744008B (zh) * 2013-12-12 2016-02-03 华为技术有限公司 确定电路老化性能的方法和装置
US10621494B2 (en) * 2017-11-08 2020-04-14 Samsung Electronics Co., Ltd. System and method for circuit simulation based on recurrent neural networks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008252A1 (en) * 2000-06-27 2002-01-24 Matsushita Electric Industrial Co., Ltd Method of estimating lifetime of semiconductor device, and method of reliability simulation
US7567891B1 (en) * 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
CN101571884A (zh) * 2009-06-12 2009-11-04 上海集成电路研发中心有限公司 Mosfet bsim3热载流子注入可靠性模型的建模方法
CN103324813A (zh) * 2013-07-11 2013-09-25 深圳大学 Mos器件非均匀界面退化电荷的数值模拟方法及系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115081236A (zh) * 2022-07-05 2022-09-20 中科苏州微电子产业技术研究院 一种bti模型框架下的模型参数提取方法
CN119004941A (zh) * 2024-07-02 2024-11-22 东南大学 一种用于SiC MOSFET的电学性能退化预测方法
CN119004941B (zh) * 2024-07-02 2025-03-21 东南大学 一种用于SiC MOSFET的电学性能退化预测方法

Also Published As

Publication number Publication date
US11537768B2 (en) 2022-12-27
TW202137044A (zh) 2021-10-01
TWI763617B (zh) 2022-05-01
TW202217635A (zh) 2022-05-01
TWI756678B (zh) 2022-03-01
US20210286918A1 (en) 2021-09-16
CN113408231B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
KR100517766B1 (ko) 트랜지스터의 확산 길이 의존성을 고려한 회로 시뮬레이션장치 및 트랜지스터 모델 작성 방법
CN113408231A (zh) 退化模拟模型建立方法
US7032194B1 (en) Layout correction algorithms for removing stress and other physical effect induced process deviation
US9009638B1 (en) Estimating transistor characteristics and tolerances for compact modeling
JP2004200461A5 (zh)
JP2010080705A (ja) 回路シミュレーション装置、回路シミュレーション方法及びプログラム
CN114417581B (zh) 基于spice模型的仿真方法、仿真系统
US8271254B2 (en) Simulation model of BT instability of transistor
JP2005259778A (ja) 半導体装置の信頼性シミュレーション方法
JP2003345854A (ja) デザインルール作成システム
TW202025396A (zh) 積體電路布局的產生方法
US9852956B2 (en) Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices
JP2003150663A (ja) 半導体集積回路の評価方法
CN112487746B (zh) Spice寿命模型的建模方法、调参方法及建模系统
JP2006140284A (ja) 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ
JPH1022502A (ja) 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置
JP2004319828A (ja) 回路シミュレーション方法および半導体集積回路装置
Zhou Xsim: A Compact Model for Bridging Technology Developers and Circuit Designers
CN121328434A (zh) 一种mosfet模型参数提取方法、装置及相关设备
KR20000073363A (ko) 인듐 불순물의 이온주입 및 확산에 대한 시뮬레이션 방법
JP2006113749A (ja) 半導体設計用モデル及びこれを用いた半導体設計装置
Ismail et al. Pre-silicon MOSFET mismatch modeling for early circuit simulations
JP2003085230A (ja) 記録媒体、パラメータ抽出プログラム、シミュレータ、半導体集積回路の製造方法、及びデバイスモデル
JP2010278149A (ja) モデルパラメータ決定装置、モデルパラメータ決定方法及びプログラム
JPH10200107A (ja) 半導体装置のシミュレーション方法および半導体装置用シミュレーション装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant