[go: up one dir, main page]

CN113406831B - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN113406831B
CN113406831B CN202110684388.1A CN202110684388A CN113406831B CN 113406831 B CN113406831 B CN 113406831B CN 202110684388 A CN202110684388 A CN 202110684388A CN 113406831 B CN113406831 B CN 113406831B
Authority
CN
China
Prior art keywords
substrate
pixel electrode
metal layer
array substrate
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110684388.1A
Other languages
English (en)
Other versions
CN113406831A (zh
Inventor
李维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110684388.1A priority Critical patent/CN113406831B/zh
Priority to PCT/CN2021/108179 priority patent/WO2022267157A1/zh
Priority to US17/600,541 priority patent/US11846858B2/en
Publication of CN113406831A publication Critical patent/CN113406831A/zh
Application granted granted Critical
Publication of CN113406831B publication Critical patent/CN113406831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种阵列基板及显示面板；该阵列基板包括衬底基板、设置于衬底基板上的第一金属层、设置于第一金属层上的第一绝缘层、设置于第一绝缘层上的第二金属层、设置于第二金属层上的第二绝缘层、设置于第二绝缘层上的像素电极层，该阵列基板还包括公共走线和分压走线，公共走线和分压走线由第一金属层或第二金属层图案化形成，公共走线在衬底基板上的正投影与分压走线在衬底基板上的正投影无重合。本申请通过将公共走线在衬底基板上的正投影与分压走线在衬底基板上的正投影设置为无重合，使得公共走线与分压走线沿阵列基板厚度方向彼此错开，降低了公共走线与分压走线之间发生短路的风险，提高了显示面板的品质。

Description

阵列基板及显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
液晶显示是当今显示技术领域应用最广泛的显示方式之一。液晶显示面板的组成部分包括阵列基板、对置基板和位于阵列基板与对置基板之间的液晶，位于阵列基板上的像素电极提供的电场是促使液晶分子发生偏转的动力来源。为了使液晶显示面板具有更大可视化角度，会将每个像素中的像素电极划分为主电极和辅电极，并将主电极连接一条分压走线以降低主电极产生的电场强度；在主电极和辅电极的不同电场强度作用下，同一像素中的液晶分子产生不同角度的偏转，从而改善显示面板的可视化角度。但是，阵列基板上的分压走线与公共走线之间经常会因颗粒杂质或静电放电而导致短路，严重影响显示面板的品质。
所以，目前液晶显示面板存在分压走线与公共走线短路的技术问题。
发明内容
本申请提供一种阵列基板及显示面板，用于缓解目前液晶显示面板存在的分压走线与公共走线短路的技术问题。
本申请提供一种阵列基板，其包括：
衬底基板；
第一金属层，设置于所述衬底基板上；
第一绝缘层，设置于所述第一金属层上；
第二金属层，设置于所述第一绝缘层上；
第二绝缘层，设置于所述第二金属层上；
像素电极层，设置于所述第二绝缘层上，所述像素电极层包括像素电极；
所述阵列基板还包括多条公共走线和多条分压走线，所述公共走线由所述第一金属层或所述第二金属层图案化形成，所述分压走线由所述第一金属层或所述第二金属层图案化形成，所述公共走线在所述衬底基板上的正投影与所述分压走线在所述衬底基板上的正投影无重合。
在本申请的阵列基板中，所述公共走线与所述分压走线同层设置。
在本申请的阵列基板中，所述公共走线与所述分压走线平行设置。
在本申请的阵列基板中，每条所述公共走线在所述衬底基板上的投影所围成的区域的形状包括方形，每条所述分压走线在所述衬底基板上的投影所围成的区域的形状包括方形。
在本申请的阵列基板中，每条所述公共走线包括：沿第一方向延伸且沿第二方向排列的第一部分和第二部分、以及沿所述第二方向延伸且电性连接所述第一部分和所述第二部分的多个第三部分；
每条所述分压走线包括：沿所述第一方向延伸且沿所述第二方向排列的第四部分和第五部分、以及沿所述第二方向延伸且电性连接所述第四部分和所述第五部分的多个第六部分。
在本申请的阵列基板中，所述第一金属层包括沿第一方向延伸的多条扫描线，所述第二金属层包括沿第二方向延伸的多条数据线；
所述公共走线和所述分压走线均沿所述第一方向延伸，且所述公共走线和所述分压走线均设置于所述第一金属层。
在本申请的阵列基板中，所述公共走线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影无重合；
所述分压走线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影无重合。
在本申请的阵列基板中，相邻两条所述扫描线之间设置有一条所述公共走线和一条所述分压走线。
在本申请的阵列基板中，相邻两条所述扫描线之间还设置有多个所述像素电极，每个所述像素电极均包括主像素电极和辅像素电极，所述分压走线与所述主像素电极电性连接。
在本申请的阵列基板中，所述主像素电极在所述衬底基板上的正投影与所述分压走线在所述衬底基板上正投影至少部分重合，所述辅像素电极在所述衬底基板上的正投影与所述公共走线在所述衬底基板上的正投影至少部分重合。
在本申请的阵列基板中，沿所述第二方向设置于同一条所述扫描线相对两侧的所述主像素电极和所述辅像素电极通过开关元件电性连接同一条所述数据线。
本申请还提供一种显示面板，其包括：如上所述的阵列基板、与所述阵列基板相对设置的对置基板、以及设置于所述阵列基板与所述对置基板之间的液晶。
本申请的有益效果是：本申请提供一种阵列基板及显示面板，所述阵列基板包括衬底基板、设置于衬底基板上的第一金属层、设置于第一金属层上的第一绝缘层、设置于第一绝缘层上的第二金属层、设置于第二金属层上的第二绝缘层、以及设置于第二绝缘层上的像素电极层，所述阵列基板还包括多条公共走线和多条分压走线，所述公共走线由所述第一金属层或所述第二金属层图案化形成，所述分压走线由所述第一金属层或所述第二金属层图案化形成，所述公共走线在所述衬底基板上的正投影与所述分压走线在所述衬底基板上的正投影无重合。本申请通过将公共走线在衬底基板上的正投影与分压走线在衬底基板上的正投影设置为无重合，使得公共走线与分压走线沿阵列基板厚度方向彼此错开，降低了公共走线与分压走线之间发生短路的风险，提高了显示面板的品质。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是本申请实施例提供的阵列基板的第一局部透视图。
图2是本申请实施例提供的阵列基板的第二局部透视图。
图3是图2所示的阵列基板在开关元件区域的第一种截面结构示意图。
图4是图2所示的阵列基板在分压走线区域的第一种截面结构示意图。
图5是图2所示的阵列基板在分压走线区域的第二种截面结构示意图。
图6是图2所示的阵列基板在分压走线区域的第三种截面结构示意图。
图7是图2所示的阵列基板在开关元件区域的第二种截面结构示意图。
图8是图2所示的阵列基板在分压走线区域的第四种截面结构示意图。
图9是本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种阵列基板及显示面板，所述阵列基板包括衬底基板、设置于衬底基板上的第一金属层、设置于第一金属层上的第一绝缘层、设置于第一绝缘层上的第二金属层、设置于第二金属层上的第二绝缘层、以及设置于第二绝缘层上的像素电极层，所述阵列基板还包括多条公共走线和多条分压走线，所述公共走线由所述第一金属层或所述第二金属层图案化形成，所述分压走线由所述第一金属层或所述第二金属层图案化形成，所述公共走线在所述衬底基板上的正投影与所述分压走线在所述衬底基板上的正投影无重合。本申请实施例将公共走线在衬底基板上的正投影与分压走线在衬底基板上的正投影设置为无重合，使得公共走线与分压走线沿阵列基板厚度方向彼此错开，降低了公共走线与分压走线之间发生短路的风险。
下面结合具体实施例对本申请提供的阵列基板的结构特征进行说明。
在一种实施例中，请参阅图1至图4所示，其中，图1是本申请实施例提供的阵列基板的第一局部透视图，图2是本申请实施例提供的阵列基板的第二局部透视图，图3是图2所示的阵列基板在开关元件区域的第一种截面结构示意图，图4是图2所示的阵列基板在分压走线区域的第一种截面结构示意图。
所述阵列基板包括：衬底基板101、设置在所述衬底基板101上的第一金属层、设置在所述第一金属层上的第一绝缘层102、设置在所述第一绝缘层102上的第二金属层、设置在所述第二金属层上的第二绝缘层103、以及设置在所述第二绝缘层103上的像素电极层；其中，所述第一金属层包括扫描线Sc、分压走线S_Com、公共走线A_Com；所述第二金属层包括数据线Da；所述像素电极层包括像素电极P，所述像素电极P包括主像素电极P1和辅像素电极P2。
可选地，所述衬底基板101可以是玻璃基板等硬质基板，也可以是聚酰亚胺基板等柔性基板。所述衬底基板101与所述第一金属层之间还可以设置有缓冲层，用于缓解所述衬底基板101与所述第一金属层之间应力不匹配的问题，所述缓冲层可以包括多层有机材料层和无机材料层的组合膜层。
所述第一绝缘层102和所述第二绝缘层103由绝缘材料制作而成。可选地，所述第一绝缘层102和所述第二绝缘层103可以是通过化学气相沉积工艺制作形成的氮化硅层或氧化硅层等。
具体地，所述公共走线A_Com和所述分压走线S_Com均由所述第一金属层图案化形成，且所述公共走线A_Com在所述衬底基板101上的正投影与所述分压走线S_Com在所述衬底基板101上的正投影无重合，即在所述第一金属层中，所述公共走线A_Com的布线区域和所述分压走线S_Com的布线区域错开，从而避免了将公共走线和分压走线重叠设置时出现的短路问题，提升了阵列基板器件的可靠性。
进一步地，所述公共走线A_Com和所述分压走线S_Com平行，且所述公共走线A_Com和所述分压走线S_Com均沿第一方向X延伸，多条所述公共走线A_Com和多条所述分压走线S_Com均沿第二方向Y排列。可选的，所述第一方向X和所述第二方向Y是相互垂直的两个方向。
进一步地，每条所述公共走线A_Com在所述衬底基板101上的正投影所围成的区域的形状包括方形，每条所述分压走线S_Com在所述衬底基板101上的正投影所围成的区域的形状也包括方形。
需要说明的是，所述公共走线A_Com的作用是与所述像素电极P之间形成存储电容，以维持所述像素电极P产生的电场强度，具有方形结构的公共走线A_Com与像素电极P具有更多的重叠空间，更有利于形成稳定均匀的存储电容。所述分压走线S_Com的作用是拉低所述主像素电极P1的电压，具有方形结构的分压走线S_Com与主像素电极P1之间的重叠区域更多，有利于与主像素电极P1之间形成更多的电性连接，促进主像素电极P1产生稳定均匀的电场强度。
进一步地，每条所述公共走线A_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第一部分A1和第二部分A2、以及沿所述第二方向Y延伸且电性连接所述第一部分A1和所述第二部分A2的多个第三部分A3。具有上述结构的所述公共走线A_Com与所述像素电极P之间具有更多的重叠区域，有利于与所述像素电极P之间形成稳定均匀的存储电容。
每条所述分压走线S_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第四部分S1和第五部分S2、以及沿所述第二方向Y延伸且电性连接所述第四部分S1和所述第五部分S2的多个第六部分S3。具有上述结构的所述分压走线S_Com与所述主像素电极P1之间的重叠区域更多，有利于与主像素电极P1之间形成更多的电性连接，促进主像素电极P1产生稳定均匀的电场强度。
所述扫描线Sc沿所述第一方向X延伸，且多条所述扫描线Sc沿所述第二方向Y排列；所述数据线Da沿所述第二方向Y延伸，且多条所述数据线Da沿所述第一方向X排列。多条所述扫描线Sc与多条所述数据线Da交叉所围成每个方格区域对应一个像素区域，每个所述像素区域内均设置有一个所述主像素电极P1和一个所述辅像素电极P2。所述主像素电极P1和所述辅像素电极P2均可以是具有米字型分支的像素电极。
可选地，所述主像素电极P1和所述辅像素电极P2均是氧化铟锡电极。
进一步地，所述分压走线S_Com、所述公共走线A_Com和所述扫描线Sc均位于所述第一金属层，且所述公共走线A_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合；所述分压走线S_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合。
相邻两条所述扫描线Sc之间设置有一条所述公共走线A_Com和一条所述分压走线S_Com；其中，所述主像素电极P1在所述衬底基板101上的正投影与所述分压走线S_Com在所述衬底基板101上的正投影至少部分重合，所述辅像素电极P2在所述衬底基板101上的正投影与所述走线公共A_Com在所述衬底基板101上的正投影至少部分重合。
进一步地，所述分压走线S_Com与所述主像素电极P1电性连接，所述分压走线S_Com用于将所述主像素电极P1的电压拉低，使所述主像素电极P1产生的电场强度不同于所述辅像素电极P2产生的电场强度。该阵列基板应用到液晶显示面板中时，本实施例的设计可以使得同一像素区域内的液晶分子产生不同的偏转角度，从而使液晶显示面板的可视化角度得到提升。
进一步地，沿所述第二方向Y设置于同一条所述扫描线Sc相对两侧的所述主像素电极P1和所述辅像素电极P2通过一开关元件K电性连接同一条所述数据线Da。所述主像素电极P1和所述辅像素电极P2接收所述数据线Da传输的数据信号而产生特定的电场强度，所述主像素电极P1在所述分压走线S_Com的作用下形成不同于所述辅像素电极P2的电场强度。
可选地，所述开关元件K可以是薄膜晶体管器件。具体地，所述开关元件K包括栅极G、沟道C、源极S、漏极D；所述栅极G设置于所述第一金属层，所述源极S和所述漏极D设置于所述第二金属层，所述沟道C设置于所述第一绝缘层102上，且所述源极S和所述漏极D分别对应连接于所述沟道C的相对两端。所述栅极G与所述扫描线Sc电性连接，所述源极S与所述数据线Da电性连接，所述漏极D与所述像素电极P电性连接，具体为，所述漏极D同时与所述主像素电极P1和所述辅像素电极P2电性连接。
在一种实施例中，请参阅图1、图2和图5，其中，图5是图2所示的阵列基板在分压走线区域的第二种截面结构示意图。图5所示的阵列基板与图3及图4所示的阵列基板具有相同或相似的结构特征，下面对图5所示的阵列基板的结构特征进行说明，其中未详述之处请参阅上述实施例的记载。
在本实施例中，所述阵列基板包括：衬底基板101、设置在所述衬底基板101上的第一金属层、设置在所述第一金属层上的第一绝缘层102、设置在所述第一绝缘层102上的第二金属层、设置在所述第二金属层上的第二绝缘层103、设置在所述第二绝缘层103上的第三金属层、设置于所述第三金属层上的第三绝缘层104、以及设置于所述第三绝缘层104上的像素电极层。
所述第一金属层包括扫描线Sc和分压走线S_Com；所述第二金属层包括公共走线A_Com，所述第三金属层包括数据线Da；所述像素电极层包括像素电极P，所述像素电极P包括主像素电极P1和辅像素电极P2。
进一步地，所述公共走线A_Com在所述衬底基板101上的正投影与所述分压走线S_Com在所述衬底基板101上的正投影无重合，即所述公共走线A_Com的布线区域和所述分压走线S_Com的布线区域错开，从而避免了将公共走线和分压走线重叠设置时出现的短路问题，提升了阵列基板器件的可靠性。
进一步地，所述公共走线A_Com和所述分压走线S_Com平行，且所述公共走线A_Com和所述分压走线S_Com均沿第一方向X延伸，多条所述公共走线A_Com和多条所述分压走线S_Com均沿第二方向Y排列。可选的，所述第一方向X和所述第二方向Y是相互垂直的两个方向。
进一步地，每条所述公共走线A_Com在所述衬底基板101上的正投影所围成的区域的形状包括方形，每条所述分压走线S_Com在所述衬底基板101上的正投影所围成的区域的形状也包括方形。
每条所述公共走线A_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第一部分A1和第二部分A2、以及沿所述第二方向Y延伸且电性连接所述第一部分A1和所述第二部分A2的多个第三部分A3。
每条所述分压走线S_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第四部分S1和第五部分S2、以及沿所述第二方向Y延伸且电性连接所述第四部分S1和所述第五部分S2的多个第六部分S3。
所述扫描线Sc沿所述第一方向X延伸，且多条所述扫描线Sc沿所述第二方向Y排列；所述数据线Da沿所述第二方向Y延伸，且多条所述数据线Da沿所述第一方向X排列。
所述公共走线A_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合；所述分压走线S_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合。
所述分压走线S_Com与所述主像素电极P1电性连接，所述分压走线S_Com用于将所述主像素电极P1的电压拉低，使所述主像素电极P1产生的电场强度不同于所述辅像素电极P2产生的电场强度。
进一步地，沿所述第二方向Y设置于同一条所述扫描线Sc相对两侧的所述主像素电极P1和所述辅像素电极P2通过一开关元件K电性连接同一条所述数据线Da。
在一种实施例中，请参阅图1、图2和图6，其中，图6是图2所示的阵列基板在分压走线区域的第三种截面结构示意图。图6所示的阵列基板与图3及图4所示的阵列基板具有相同或相似的结构特征，下面对图6所示的阵列基板的结构特征进行说明，其中未详述之处请参阅上述实施例的记载。
在本实施例中，所述阵列基板包括：衬底基板101、设置在所述衬底基板101上的第一金属层、设置在所述第一金属层上的第一绝缘层102、设置在所述第一绝缘层102上的第二金属层、设置在所述第二金属层上的第二绝缘层103、设置在所述第二绝缘层103上的第三金属层、设置于所述第三金属层上的第三绝缘层104、以及设置于所述第三绝缘层104上的像素电极层。
所述第一金属层包括扫描线Sc和公共走线A_Com；所述第二金属层包括分压走线S_Com，所述第三金属层包括数据线Da；所述像素电极层包括像素电极P，所述像素电极P包括主像素电极P1和辅像素电极P2。
进一步地，所述公共走线A_Com在所述衬底基板101上的正投影与所述分压走线S_Com在所述衬底基板101上的正投影无重合，从而避免了将公共走线和分压走线重叠设置时出现的短路问题，提升了阵列基板器件的可靠性。
进一步地，所述公共走线A_Com和所述分压走线S_Com平行，且所述公共走线A_Com和所述分压走线S_Com均沿第一方向X延伸，多条所述公共走线A_Com和多条所述分压走线S_Com均沿第二方向Y排列。
进一步地，每条所述公共走线A_Com在所述衬底基板101上的正投影所围成的区域的形状包括方形，每条所述分压走线S_Com在所述衬底基板101上的正投影所围成的区域的形状也包括方形。
每条所述公共走线A_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第一部分A1和第二部分A2、以及沿所述第二方向Y延伸且电性连接所述第一部分A1和所述第二部分A2的多个第三部分A3。
每条所述分压走线S_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第四部分S1和第五部分S2、以及沿所述第二方向Y延伸且电性连接所述第四部分S1和所述第五部分S2的多个第六部分S3。
所述扫描线Sc沿所述第一方向X延伸，且多条所述扫描线Sc沿所述第二方向Y排列；所述数据线Da沿所述第二方向Y延伸，且多条所述数据线Da沿所述第一方向X排列。
所述公共走线A_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合；所述分压走线S_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合。
所述分压走线S_Com与所述主像素电极P1电性连接，所述分压走线S_Com用于将所述主像素电极P1的电压拉低，使所述主像素电极P1产生的电场强度不同于所述辅像素电极P2产生的电场强度。
进一步地，沿所述第二方向Y设置于同一条所述扫描线Sc相对两侧的所述主像素电极P1和所述辅像素电极P2通过一开关元件K电性连接同一条所述数据线Da。
在一种实施例中，请参阅图1、图2、图7和图8所示，其中，图7是图2所示的阵列基板在开关元件区域的第二种截面结构示意图，图8是图2所示的阵列基板在分压走线区域的第四种截面结构示意图。
所述阵列基板包括：衬底基板101、设置在所述衬底基板101上的第一金属层、设置在所述第一金属层上的第一绝缘层102、设置在所述第一绝缘层102上的第二金属层、设置在所述第二金属层上的第二绝缘层103、以及设置在所述第二绝缘层103上的像素电极层。
所述第一金属层包括数据线Da；所述第二金属层包括扫描线Sc、分压走线S_Com、公共走线A_Com；所述像素电极层包括像素电极P，所述像素电极P包括主像素电极P1和辅像素电极P2。
所述公共走线A_Com和所述分压走线S_Com共同位于所述第二金属层上，且所述公共走线A_Com在所述衬底基板101上的正投影与所述分压走线S_Com在所述衬底基板101上的正投影无重合，从而避免了将公共走线和分压走线重叠设置时出现的短路问题，提升了阵列基板器件的可靠性。
进一步地，所述公共走线A_Com和所述分压走线S_Com平行，且所述公共走线A_Com和所述分压走线S_Com均沿第一方向X延伸，多条所述公共走线A_Com和多条所述分压走线S_Com均沿第二方向Y排列。
进一步地，每条所述公共走线A_Com在所述衬底基板101上的正投影所围成的区域的形状包括方形，每条所述分压走线S_Com在所述衬底基板101上的正投影所围成的区域的形状也包括方形。需要说明的是，具有方形结构的公共走线A_Com与像素电极P具有更多的重叠空间，更有利于形成稳定均匀的存储电容。具有方形结构的分压走线S_Com与主像素电极P1之间的重叠区域更多，有利于与主像素电极P1之间形成更多的电性连接，促进主像素电极P1产生稳定均匀的电场强度。
进一步地，每条所述公共走线A_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第一部分A1和第二部分A2、以及沿所述第二方向Y延伸且电性连接所述第一部分A1和所述第二部分A2的多个第三部分A3。
每条所述分压走线S_Com包括：沿所述第一方向X延伸且沿所述第二方向Y排列的第四部分S1和第五部分S2、以及沿所述第二方向Y延伸且电性连接所述第四部分S1和所述第五部分S2的多个第六部分S3。
所述扫描线Sc沿所述第一方向X延伸，且多条所述扫描线Sc沿所述第二方向Y排列；所述数据线Da沿所述第二方向Y延伸，且多条所述数据线Da沿所述第一方向X排列。多条所述扫描线Sc与多条所述数据线Da交叉所围成每个方格区域对应一个像素区域，每个所述像素区域内均设置有一个所述主像素电极P1和一个所述辅像素电极P2。
进一步地，所述分压走线S_Com、所述公共走线A_Com和所述扫描线Sc均位于所述第二金属层，且所述公共走线A_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合；所述分压走线S_Com在所述衬底基板101上的正投影与所述扫描线Sc在所述衬底基板101上的正投影无重合。
相邻两条所述扫描线Sc之间设置有一条所述公共走线A_Com和一条所述分压走线S_Com；其中，所述主像素电极P1在所述衬底基板101上的正投影与所述分压走线S_Com在所述衬底基板101上的正投影至少部分重合，所述辅像素电极P2在所述衬底基板101上的正投影与所述走线公共A_Com在所述衬底基板101上的正投影至少部分重合。
进一步地，所述分压走线S_Com与所述主像素电极P1电性连接，所述分压走线S_Com用于将所述主像素电极P1的电压拉低，使所述主像素电极P1产生的电场强度不同于所述辅像素电极P2产生的电场强度。
进一步地，沿所述第二方向Y设置于同一条所述扫描线Sc相对两侧的所述主像素电极P1和所述辅像素电极P2通过一开关元件K电性连接同一条所述数据线Da。
所述开关元件K可以是薄膜晶体管器件。具体地，所述开关元件K包括沟道C、源极S、漏极D、栅极G；所述源极S和所述漏极D设置于所述第一金属层，所述栅极G设置于所述第二金属层，所述沟道C设置于所述衬底基板101上，且所述源极S和所述漏极D分别对应连接于所述沟道C的相对两端。所述栅极G与所述扫描线Sc电性连接，所述源极S与所述数据线Da电性连接，所述漏极D与所述像素电极P电性连接。
综上所述，本申请实施例提供的阵列基板包括衬底基板、设置于衬底基板上的第一金属层、设置于第一金属层上的第一绝缘层、设置于第一绝缘层上的第二金属层、设置于第二金属层上的第二绝缘层、以及设置于第二绝缘层上的像素电极层，所述阵列基板还包括多条公共走线和多条分压走线，所述公共走线设置在所述第一金属层或所述第二金属层，所述分压走线设置在所述第一金属层或所述第二金属层，所述公共走线在所述衬底基板上的正投影与所述分压走线在所述衬底基板上的正投影无重合。本申请实施例将公共走线在衬底基板上的正投影与分压走线在衬底基板上的正投影设置为无重合，使得公共走线与分压走线沿阵列基板厚度方向彼此错开，降低了公共走线与分压走线之间发生短路的风险。
本申请实施例还提供一种显示面板，请参阅图9，所述显示面板包括阵列基板10、与所述阵列基板10相对设置的对置基板30、以及设置于所述阵列基板10与所述对置基板30之间的液晶20，其中，所述阵列基板10是本申请上述实施例提供的任意一种阵列基板。
本申请实施例还提供一种包含所述显示面板的显示装置，该显示装置可以是电脑显示器、电视机、笔记本电脑、手机、导航仪等具有显示功能的器件。
需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
第一金属层，设置于所述衬底基板上；
第一绝缘层，设置于所述第一金属层上；
第二金属层，设置于所述第一绝缘层上；
第二绝缘层，设置于所述第二金属层上；
像素电极层，设置于所述第二绝缘层上，所述像素电极层包括像素电极；
所述阵列基板还包括多条公共走线和多条分压走线，所述公共走线由所述第一金属层或所述第二金属层图案化形成，所述分压走线由所述第一金属层或所述第二金属层图案化形成，所述公共走线在所述衬底基板上的正投影与所述分压走线在所述衬底基板上的正投影无重合；
所述公共走线和所述分压走线均沿第一方向延伸，多条所述公共走线和多条所述分压走线均沿第二方向排列；
其中，所述第一金属层包括沿所述第一方向延伸的多条扫描线，所述第二金属层包括沿所述第二方向延伸的多条数据线，相邻两条所述扫描线之间设置有一条所述公共走线和一条所述分压走线；
相邻两条所述扫描线之间还设置有多个所述像素电极，每个所述像素电极均包括主像素电极和辅像素电极，所述分压走线与所述主像素电极电性连接；
所述主像素电极在所述衬底基板上的正投影与所述分压走线在所述衬底基板上正投影重叠，所述辅像素电极在所述衬底基板上的正投影与所述分压走线在所述衬底基板上正投影不重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述公共走线与所述分压走线同层设置。
3.根据权利要求1所述的阵列基板，其特征在于，所述公共走线与所述分压走线平行设置。
4.根据权利要求1所述的阵列基板，其特征在于，每条所述公共走线在所述衬底基板上的投影所围成的区域的形状包括方形，每条所述分压走线在所述衬底基板上的投影所围成的区域的形状包括方形。
5.根据权利要求1所述的阵列基板，其特征在于，每条所述公共走线包括：沿第一方向延伸且沿第二方向排列的第一部分和第二部分、以及沿所述第二方向延伸且电性连接所述第一部分和所述第二部分的多个第三部分；
每条所述分压走线包括：沿所述第一方向延伸且沿所述第二方向排列的第四部分和第五部分、以及沿所述第二方向延伸且电性连接所述第四部分和所述第五部分的多个第六部分。
6.根据权利要求1所述的阵列基板，其特征在于，所述公共走线和所述分压走线均设置于所述第一金属层。
7.根据权利要求6所述的阵列基板，其特征在于，所述公共走线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影无重合；
所述分压走线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影无重合。
8.根据权利要求6所述的阵列基板，其特征在于，所述辅像素电极在所述衬底基板上的正投影与所述公共走线在所述衬底基板上的正投影至少部分重合。
9.根据权利要求6所述的阵列基板，其特征在于，沿所述第二方向设置于同一条所述扫描线相对两侧的所述主像素电极和所述辅像素电极通过开关元件电性连接同一条所述数据线。
10.一种显示面板，其特征在于，所述显示面板包括：权利要求1至9中任一所述的阵列基板、与所述阵列基板相对设置的对置基板、以及设置于所述阵列基板与所述对置基板之间的液晶。
CN202110684388.1A 2021-06-21 2021-06-21 阵列基板及显示面板 Active CN113406831B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110684388.1A CN113406831B (zh) 2021-06-21 2021-06-21 阵列基板及显示面板
PCT/CN2021/108179 WO2022267157A1 (zh) 2021-06-21 2021-07-23 阵列基板及显示面板
US17/600,541 US11846858B2 (en) 2021-06-21 2021-07-23 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110684388.1A CN113406831B (zh) 2021-06-21 2021-06-21 阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN113406831A CN113406831A (zh) 2021-09-17
CN113406831B true CN113406831B (zh) 2022-11-01

Family

ID=77681949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110684388.1A Active CN113406831B (zh) 2021-06-21 2021-06-21 阵列基板及显示面板

Country Status (3)

Country Link
US (1) US11846858B2 (zh)
CN (1) CN113406831B (zh)
WO (1) WO2022267157A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115509050B (zh) * 2022-10-09 2024-09-24 厦门天马微电子有限公司 显示面板和显示装置
CN115830995B (zh) * 2022-12-29 2024-06-11 Tcl华星光电技术有限公司 显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111474790A (zh) * 2020-05-14 2020-07-31 深圳市华星光电半导体显示技术有限公司 阵列基板和液晶显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151806A (en) 1990-04-27 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus having a series combination of the storage capacitors
CN102881272B (zh) * 2012-09-29 2015-05-27 深圳市华星光电技术有限公司 一种驱动电路、液晶显示装置及驱动方法
CN103278977B (zh) * 2013-05-31 2015-11-25 深圳市华星光电技术有限公司 液晶显示面板及其像素结构和驱动方法
CN103323990B (zh) * 2013-06-28 2016-02-03 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN103605223B (zh) * 2013-11-21 2016-03-16 深圳市华星光电技术有限公司 显示面板及其中像素结构以及驱动方法
CN103941508B (zh) * 2014-04-10 2017-02-08 深圳市华星光电技术有限公司 像素结构及液晶显示装置
TWI526760B (zh) * 2014-07-17 2016-03-21 友達光電股份有限公司 液晶像素電路及其驅動方法
KR102317719B1 (ko) * 2015-02-23 2021-10-26 삼성디스플레이 주식회사 액정 표시 장치
CN104865763B (zh) * 2015-06-12 2017-09-15 深圳市华星光电技术有限公司 阵列基板
CN105470269B (zh) * 2016-01-26 2018-03-30 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN107132709A (zh) * 2017-05-05 2017-09-05 惠科股份有限公司 液晶像素电路及其驱动方法与液晶显示面板
CN107255894B (zh) * 2017-08-09 2020-05-05 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN107490912A (zh) * 2017-09-06 2017-12-19 深圳市华星光电技术有限公司 一种阵列基板、显示面板及显示装置
CN107515499B (zh) * 2017-09-20 2021-01-12 Tcl华星光电技术有限公司 液晶显示面板
CN107818770A (zh) * 2017-10-25 2018-03-20 惠科股份有限公司 显示面板的驱动装置及方法
CN108121124B (zh) * 2017-12-26 2020-09-04 深圳市华星光电半导体显示技术有限公司 Coa型阵列基板及显示面板
CN110491881B (zh) * 2018-05-14 2021-11-09 上海和辉光电股份有限公司 一种阵列基板、显示面板及阵列基板的制备方法
CN110120395B (zh) * 2019-05-21 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110928084A (zh) * 2019-11-18 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种像素单元、阵列基板及显示装置
CN111103732B (zh) * 2020-01-15 2022-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板母版
CN111308802B (zh) * 2020-03-12 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板、显示面板
CN112363354B (zh) * 2020-11-02 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN112563290A (zh) * 2020-12-02 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素结构及其制备方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111474790A (zh) * 2020-05-14 2020-07-31 深圳市华星光电半导体显示技术有限公司 阵列基板和液晶显示面板

Also Published As

Publication number Publication date
CN113406831A (zh) 2021-09-17
WO2022267157A1 (zh) 2022-12-29
US20230213826A1 (en) 2023-07-06
US11846858B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
CN112051691B (zh) 阵列基板及显示面板
CN206470722U (zh) 阵列基板、显示面板和显示装置
CN104704546B (zh) 半导体装置和显示装置
CN102253507B (zh) 形成芯片扇出的方法
US20100053530A1 (en) Thin film transistor substrate and method for manufacturing same
US11929371B2 (en) Array substrate, display panel and display apparatus
CN116610231A (zh) 触控显示面板及触控显示装置
JP2001083540A (ja) ワイドビューアングル液晶ディスプレイの電極構造の製作方法
CN114639686B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
US7884912B2 (en) Liquid crystal display device
CN113406831B (zh) 阵列基板及显示面板
US20090033822A1 (en) Liquid Crystal Display and Substrate Thereof
CN113257879A (zh) 一种阵列基板及显示面板
CN207896091U (zh) 阵列基板及显示装置
CN106940502A (zh) 一种液晶显示面板及显示装置
US11764227B2 (en) Array substrate, display panel and display device
JP2011017821A (ja) 液晶表示パネル及びその製造方法
CN100374941C (zh) 画素结构
JP2001305565A (ja) 液晶表示装置
US10359873B2 (en) Touch display screen
CN117594608B (zh) 一种显示面板及显示装置
CN211426992U (zh) 阵列基板、显示面板及显示装置
JP2011047975A (ja) 液晶表示装置
CN114755865A (zh) 显示面板及显示装置
CN222126530U (zh) 阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant