[go: up one dir, main page]

CN112834905A - 用于芯片测试的装置及使用该装置对芯片进行测试的方法 - Google Patents

用于芯片测试的装置及使用该装置对芯片进行测试的方法 Download PDF

Info

Publication number
CN112834905A
CN112834905A CN202011624970.0A CN202011624970A CN112834905A CN 112834905 A CN112834905 A CN 112834905A CN 202011624970 A CN202011624970 A CN 202011624970A CN 112834905 A CN112834905 A CN 112834905A
Authority
CN
China
Prior art keywords
test
circuit board
chip
test circuit
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011624970.0A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Cambricon Information Technology Co Ltd
Original Assignee
Shanghai Cambricon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Cambricon Information Technology Co Ltd filed Critical Shanghai Cambricon Information Technology Co Ltd
Priority to CN202011624970.0A priority Critical patent/CN112834905A/zh
Publication of CN112834905A publication Critical patent/CN112834905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开涉及一种用于芯片测试的装置及使用该装置对芯片进行测试的方法。所述芯片布置于测试电路板上,所述用于芯片测试的装置可以包括:承载部,其用于固定到所述测试电路板的背面;以及抵消部,其设置在所述承载部上,并且在所述承载部固定到所述背面时,通过抵靠所述背面来提供反向力,其中所述反向力用于抵消测试期间对所述测试电路板的压力。本公开的用于芯片测试的装置可以改善实验室长时间芯片测试过程中由于接触不良而导致测试失败的问题。

Description

用于芯片测试的装置及使用该装置对芯片进行测试的方法
技术领域
本公开一般地涉及测试技术领域。更具体地,本公开涉及一种用于芯片测试的装置及使用该装置对芯片进行测试的方法。
背景技术
目前,随着人工智能(Artificial Intelligence,AI)技术的快速发展,使得能够与人工智能算法高度融合的处理器(Integrated Processing Unit,IPU)也得到了快速地发展,这对于巨大规模集成电路制造工艺中集成电路芯片的测试也提出了相应的挑战,尤其是在芯片的实验室长时间压力测试稳定性方面。
通常,处理器芯片具有高功耗、大尺寸和多个锡球(Ball)等特点,在板级测试时通常需要将放置芯片的测试夹具(Socket)安装在设计有与之相对应的外围电路的印刷电路板(Printed Circuit Board,PCB)上,通过印刷电路板与测试主机连接来实现芯片电气特性的测试。
处理器芯片的锡球通过测试夹具的弹簧针(Pogo-Pin)与印刷电路板连接,为了保证处理器芯片的锡球可以与测试夹具的弹簧针有效接触,需要对处理器芯片施加预定大小的压力,该预定大小的压力可以使用测试夹具的手测盖(Lid)上安装的螺旋锁扣来施加。
通常,处理器芯片的每个锡球与弹簧针之间的压力要求为30g,并且处理器芯片通常具有约3000个锡球,因此处理器芯片整体上所承受的压力可能会达到90Kg左右,使得用于安装处理器芯片的印刷电路板所承受的压力也在90Kg左右。
然而,由于印刷电路板的厚度通常只有2mm至3mm,而且处理器芯片在长时间工作过程中会发热,因此会导致印刷电路板在测试过程中会发生微弱地形变,从而可能会导致芯片的部分锡球与测试夹具的弹簧针接触不良,进而导致测试中途出现失败(Fail)。另外,常规的压力测试周期一般在10小时以上,一旦中途出现问题,就得重启流程,极大的浪费了人力和测试时间。
对此,一些测试工厂将测试用的印刷电路板直接安装在测试机台的金属测试治具(Change Kit)上,该测试治具可以起到固定和支撑印刷电路板的作用,但是在实验室测试环境下,无法满足大型机台的放置和测试治具的安装需求,从而给测试前期的实验室调试以及测试后期的客退分析(Reject Material Analysis,RMA)造成了很大的阻碍。
因此,需要研发一种用于芯片测试的装置及使用该装置对芯片进行测试的方法,以改善实验室长时间芯片测试过程中由于接触不良而导致测试失败的问题。
发明内容
为了解决上面提到的一个或多个技术问题,本公开提供一种用于芯片测试的装置及使用该装置对芯片进行测试的方法,以改善实验室长时间芯片测试过程中由于接触不良而导致测试失败的问题。
在第一方面中,本公开的示例性的实施方式提供一种用于芯片测试的装置,所述芯片布置于测试电路板上,所述装置可以包括:承载部,其用于固定到所述测试电路板的背面;以及抵消部,其设置在所述承载部上,并且在所述承载部固定到所述背面时,通过抵靠所述背面来提供反向力,其中所述反向力用于抵消测试期间对所述测试电路板的压力。
在第二方面中,本公开的示例性的实施方式提供一种使用如第一方面所描述的装置对芯片进行测试的方法,所述方法可以包括:将待放置芯片的测试座安装于测试电路板上;将所述芯片放置于所述测试座中,并且施加压力;将所述承载部放置并固定到所述测试电路板的背面,以便所述抵消部抵靠所述背面来提供用于抵消所述压力的反向力;以及启动测试程序对所述芯片进行测试。
本公开的用于芯片测试的装置可以有效地改善芯片长时间压力测试过程中测试电路板由于压力和高温而发生的形变,从而可以避免因形变产生的接触不良而导致的测试失败。此外,本公开的用于芯片测试的装置通过设置导向口,可以适用于多种常规尺寸的测试电路板,不需要为每一个特定尺寸的测试电路板分别单独定制相应尺寸的测试装置,从而可以进一步节约成本,进而改善实验效率。
附图说明
通过参考附图阅读下文的详细描述,本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本公开的若干实施方式,并且相同或对应的标号表示相同或对应的部分,其中:
图1是示出根据本公开的示例性实施方式的用于芯片测试的装置所应用于的测试组件的示意图;
图2是示出根据本公开的示例性实施方式的用于芯片测试的装置的示意图;
图3是示出使用根据本公开的示例性实施方式的用于芯片测试的装置对芯片进行测试的方法的流程图;
图4是示出未使用根据本公开的示例性实施方式的用于芯片测试的装置的测试结果的视图;以及
图5是示出使用了根据本公开的示例性实施方式的用于芯片测试的装置的测试结果的视图。
具体实施方式
下面将结合本公开实施方式中的附图,对本公开实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本公开一部分实施方式,而不是全部的实施方式。基于本公开中的实施方式,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本公开保护的范围。
应当理解,本公开的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象,而不是用于描述特定顺序。本公开的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本公开说明书中所使用的术语仅仅是出于描述特定实施方式的目的,而并不意在限定本公开。如在本公开说明书和权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解,在本公开说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本说明书和权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
随着人工智能(Artificial Intelligence,AI)技术的快速发展,使得能够与人工智能算法高度融合的处理器(Integrated Processing Unit,IPU)也得到了快速地发展,这对于巨大规模集成电路制造工艺中集成电路芯片的测试也提出了相应的挑战,尤其是对于实验室长时间压力测试稳定性的挑战更为突出。
通常,处理器芯片具有高功耗、大尺寸和多个锡球(Ball)等特点。在板级测试时,一般需要将放置处理器芯片的测试夹具(Socket)安装在测试电路板上,并且该测试电路板设计有与测试夹具相对应的外围电路,然后通过将测试电路板与测试主机连接来实现处理器芯片电气特性的测试。
因此,上述测试电路板与测试夹具可以构成用于处理器芯片测试的测试组件,下面首先对该测试组件进行描述。
图1是示出根据本公开的示例性实施方式的用于芯片测试的装置所应用于的测试组件的示意图。如图1所述,测试组件可以包括测试电路板100和测试夹具200,其中测试电路板100可以是用于处理器芯片300系统级测试(System Level Test,SLT)的印刷电路板(Printed Circuit Board,PCB),并且测试夹具200可以安装在上述测试电路板100的中央部分处。
进一步地,测试夹具200可以包括测试座210和手测盖(Socket Lid)220,其中测试座210位于测试夹具200的下部,并且用于与测试电路板100连接,以便安装待测试的处理器芯片300并使处理器芯片300与测试电路板100连接。上述的手测盖220位于测试夹具200的上部,其可枢转地与测试座210连接,以使手测盖220可以通过枢转而打开和盖住测试座210。
进一步地,上述手测盖220上可以设置有散热风扇221和螺旋锁扣222,其中散热风扇221用于对测试的处理器芯片300进行散热,螺旋锁扣222用于向处理器芯片300施加压力,以便使处理器芯片300的锡球与测试夹具200的弹簧针(Pogo-Pin)有效接触。
这里,可以理解的是,处理器芯片300的锡球可以通过测试夹具200的弹簧针与测试电路板100连接,为了保证处理器芯片300的锡球可以与测试夹具200的弹簧针有效接触,需要对处理器芯片300施加预定大小的压力,该预定大小的压力可以使用测试夹具200的手测盖220上安装的螺旋锁扣222来施加。
进一步地,上述的压力施加到处理器芯片300上之后,可以分散至处理器芯片300下方的每一个弹簧针,继而弹簧针可以将压力传导到测试电路板100。
在一些应用场景中,每个锡球与弹簧针之间的压力要求为30g,并且处理器芯片300通常具有约3000个锡球,因此处理器芯片300整体上所承受的压力可能会达到90Kg左右,使得测试电路板100的用于安装处理器芯片300的部分所承受的压力也在90Kg左右。
然而,由于测试电路板100的厚度通常只有2mm至3mm,而且处理器芯片300在长时间工作过程中会发热,因此会导致测试电路板100在测试过程中会发生微弱地形变,从而可能会导致处理器芯片300的部分锡球与测试夹具200的弹簧针接触不良,以至于测试中途出现失败(Fail)。此外,常规的芯片测试周期一般在10小时以上,一旦中途出现问题,就得重启流程,极大的浪费了测试成本和测试时间。
对此,一些测试工厂将测试用的测试电路板100直接安装在测试机台的金属测试治具(Change Kit)上,该测试治具可以起到固定和支撑测试电路板100的作用,但是在实验室测试环境下,无法满足大型机台的放置和测试治具的安装需求,从而给测试前期的实验室调试以及测试后期的客退分析(Reject Material Analysis,RMA)造成了很大的阻碍。
有鉴于此,本公开提出了一种用于芯片测试的装置及使用该装置对芯片进行测试的方法,上述装置和方法可以应用于处理器芯片300的实验室长时间测试。该装置和方法可以有效地改善系统级测试和客退分析等测试过程中因测试电路板100形变而导致的接触问题,从而可以有效地提高测试效率,并且可以节省人力测试成本和测试时间。
下面结合附图来详细描述本公开的具体实施方式。
图2是示出根据本公开的示例性实施方式的用于芯片测试的装置的示意图。
如图2所示,本公开的示例性的实施方式提供一种用于芯片测试的装置400,所述芯片可以布置于测试电路板100上,所述装置包括:承载部410,其用于固定到测试电路板100的背面;以及抵消部420,其设置在上述承载部410上,并且在承载部410固定到测试电路板100的背面时,抵消部420可以通过抵靠测试电路板100的背面来提供反向力,其中所述反向力用于抵消测试期间芯片和/或测试夹具(例如测试夹具中的弹簧针)对所述测试电路板100的压力。
具体而言,如图2所示,上述的承载部410可以具有矩形的板状结构,并且其尺寸可以与测试电路板100的尺寸相对应,或者大于测试电路板100的尺寸,以使得该承载部410可以固定至测试电路板100的背面。在一个示例性的实施方式中,承载部410的厚度可以在1-10毫米的范围内,优选在4-6毫米的范围内,更优选为5毫米。
进一步地,如图2所示,上述的抵消部420可以具有立方体形状,并且可以设置在承载部410的中央部分处。这里,由于测试夹具200的测试座210可以安装在测试电路板100的中央部分处,因此在将承载部410固定至测试电路板100的背面时,抵消部420可以位于测试电路板100的背面的与测试座210相对应的位置处,从而可以抵消测试期间芯片对所述测试电路板100的压力。在一个示例性的实施方式中,抵消部420的厚度可以在0.1-2厘米的范围内,优选在0.5-1.5厘米的范围内,更优选为1厘米。
因此,可以理解,在将承载部410固定至测试电路板100的背面的情况下,上述抵消部420可以通过抵靠测试电路板100的背面来向测试电路板100板提供反向力,并且上述的反向力可以用于支撑位于测试座210处的测试电路板100,从而可以抵消测试夹具200的测试座210中的弹簧针对测试电路板100的压力,进而防止测试电路板100发生形变。
因此,根据本公开的示例性实施方式的用于芯片测试的装置,可以有效地改善在实验室长时间芯片压力测试中,由于测试电路板需要长时间承受较大压力以及芯片测试过程中产生的高温而产生的形变,因此可以防止因接触不良而导致的测试失败。
进一步地,在一个示例性的实施方式中,承载部410和抵消部420可以由光敏树脂材料制成。光敏树脂材料具有高强度、耐高温、方便存储且成本较低的优点。此外,在一个示例性的实施方式中,承载部410和抵消部420可以通过3D打印技术一体成型。这样,通过3D打印技术一体成型可以实现测试装置的快速成型,从而可以提高生产效率并且降低生产成本。
进一步如图2所示,在一个示例性的实施方式中,本公开的用于芯片测试的装置400还可以包括连接件430,该连接件430可以用于将承载部410可拆卸地固定到测试电路板100的背面。并且在另一个示例性的实施方式中,可以通过调节连接件430进而调节承载部410与测试电路板100的背面之间的间距,可以使得抵消部420提供可调节的反向力。
具体而言,如图2所示,在一个示例性的应用场景中,沿上述承载部410的外围部分处可以开设有多个通孔440,并且上述的多个连接件430可以经由该通孔440与测试电路板100连接,以便将承载部410固定到测试电路板的背面。
进一步地,如图2所示,在一个示例性的实施方式中,上述的连接件430可以包括成对使用的螺栓和螺母,其中螺栓可以穿过上述的通孔440和测试电路板100上的螺栓孔与螺母连接。接着,通过旋拧螺栓和螺母可以调节承载部410与测试电路板100的背面之间的间距,从而可以调节抵消部420提供的反向力的大小。
进一步如图2所示,在一个示例性的实施方式中,沿承载部410的外围可以开设有多个导向口450,该多个导向口450在其长度方向上可以与承载部410的中央成预定角度,使得上述连接件430可以在该导向口450中调节连接位置,以便可以将承载部410固定到具有不同尺寸的测试电路板100背面。
具体地,如图2所示,在一个示例性的应用场景中,上述的导向口450可以通过将上述的通孔440以预定角度向承载部410的中央延伸预定距离而形成。此外,上述的连接件430可以包括成对使用的螺栓和螺母,其中该螺栓可以沿导向口450来调节位置,以便对准和通过测试电路板100上的螺栓孔与螺母连接,并且可通过旋拧螺母来调节承载部410与测试电路板100的背面之间的间距。
因此,可以理解的是,本公开的用于芯片测试的装置400通过在通孔440处开设多个导向口450,使得该通孔440可以具有长孔形状,并且该长孔的一端可以朝向承载部410的中心延伸,从而可以使得上述连接件430可以在多个位置处与测试电路板100连接,进而可以适用于多种不同尺寸的测试电路板100。
此外,在另一个示例性的实施方式中,还可以用多个通孔440替代上述的多个导向口450中的一个或多个。例如,可以沿承载部410的对角线,在承载部410的一个对角处间隔布置多个通孔440,或者在承载部410的多个(例如两个、三个或四个)对角处分别间隔布置多个通孔440,以使本公开的装置可以在多个位置处与测试电路板100连接,进而使本公开的装置可以适用于多种不同尺寸的测试电路板100。
图3是示出使用根据本公开的示例性实施方式的用于芯片测试的装置对芯片进行测试的方法的流程图。
在第二方面中,如图3所示,本公开的示例性的实施方式提供一种使用如第一方面及其各个实施方式所描述的装置对芯片进行测试的方法,该方法可以包括:将待放置芯片的测试座210安装于测试电路板100上(S100);将芯片放置于测试座210中,并且施加压力(S200);将承载部410放置并固定到测试电路板100的背面,以便抵消部420抵靠所述背面来提供用于抵消压力的反向力(S300);以及启动测试程序对芯片进行测试(S400)。
进一步地,在一个示例性的实施方式中,在测试期间可以通过不断调整连接件430来调整承载部410与测试电路板100之间的间距,直到抵消部420提供的反向力抵消压力。此外,在一个示例性的实施方式中,还可以在抵消部420提供的反向力抵消芯片对测试电路板100的压力时,记录连接件430的当前连接位置,以便用于下一次芯片的压力测试。
具体而言,参考图1和图2,在一个示例性的实施方式中,使用本公开的用于芯片测试的装置400对处理器芯片300进行测试的方法可以包括如下步骤。
步骤一、组装测试夹具200。
将测试夹具200的多个固定螺丝孔分别与测试电路板100上的多个螺丝孔对准,并且将多个螺钉分别放入到测试夹具200的多个固定螺丝孔中并且逐个旋紧每一个螺钉,使得测试夹具200的下表面与测试电路板100的上表面平整地贴合,然后检查并确认多个螺钉均已拧紧。
步骤二、连接测试电路板100与主机测试系统。
测试夹具200组装完成之后,将测试电路板100放置在实验桌面上,并使用测试数据线将测试电路板100与测试主机进行连接。在将测试电路板100与测试主机进行连接的过程中,应当避免测试数据线与金属物体接触,以防止发生短路现象,进而防止损坏实验器材。
步骤三、放置处理器芯片300。
测试电路板100与主机测试系统连接完成之后,旋转用于放松和锁紧测试夹具200的螺旋锁扣222,并将测试夹具200的带有散热风扇221的手测盖220打开,然后用纳米刷刷扫测试夹具200中的弹簧针,然后再将处理器芯片300平行于测试电路板100放置在测试夹具200的测试座210中。
步骤四、锁紧螺旋锁扣222,施加对应压力。
将处理器芯片300平行于测试电路板100放置在测试夹具200的测试座210中以后,检查并且确认处理器芯片300没有偏斜,然后将手测盖220恢复原位,并且竖直地扣在测试夹具200的测试座210上并旋紧螺旋锁扣222,以向处理器芯片300施加测试压力。
步骤五、将本公开的用于芯片测试的装置400放置到测试电路板100的背面,并且将本公开的用于芯片测试的装置400固定至测试电路板100。
将螺栓穿过本公开的用于芯片测试的装置400的承载部410的通孔440,并且穿过测试电路板100四个角处的螺栓孔(未示出)。这里,由于承载部410的通孔440处设置有导向口450,因此可以根据测试电路板100的尺寸调节螺栓和螺母的位置,然后旋紧四个螺母以将本公开的用于芯片测试的装置400与测试电路板100连接在一起,并且通过调节四个螺母的位置,以在测试电路板100的背面向测试电路板100提供反向力,以抵消手测盖220对测试电路板100的正向压力。
步骤六、试运行测试程序。
试运行测试程序,此时只需要先固定承载部410与测试电路板100之间的位置即可,无需将螺母调节得过紧,以免导致测试电路板100发生反向形变。
步骤七、旋拧螺母以调节反向力。
通过不断地旋紧连接件430的螺母来不断地增加抵消部420施加至测试电路板100的测试夹具200处的反向力,从而不断的抵消手测盖220对测试电路板100的正向压力,最终使得每个弹簧针均匀受到预定的压力,并且测试电路板100未发生形变。
步骤八、进行芯片测试。
保持当前连接件430的螺栓和螺母的相对位置,并且持续进行芯片测试。进一步地,可以记录当前压力下螺栓旋入螺母的长度,并且在相应位置处做标记,以便在下一次测试的时候方便找到合适的旋转位置,并可以快速地完成设备调试。
图4是示出未使用根据本公开的示例性实施方式的用于芯片测试的装置的测试结果的视图,并且图5是示出使用了根据本公开的示例性实施方式的用于芯片测试的装置的测试结果的视图。
如图4所示,在处理器芯片300测试的过程中,由于测试时间较长,测试电路板100长时间承受较大的压力,并且由于处理器芯片300在测试过程中,散发较大的热量,导致测试电路板100因压力和受热发生形变,因此在测试的过程中出现了“DDR2:ecc eerror!”的字样,表示测试失败。
进一步如图5所示,由于在测试过程中,使用了本公开的用于芯片测试的装置400,使得该装置的抵消部420可以通过抵靠测试电路板100的背面来向测试电路板100板提供反向力,从而可以使芯片的锡球与测试夹具的弹簧针保持有效接触。因此,在测试过程中未出现“DDR2:ecc eerror!”的字样,而是显示了表示测试成功的“no ecc”字样。
由此可见,本公开的用于芯片测试的装置在芯片系统级测试和客退分析中得到了实际应用,有效地改善了实验室长时间压力测试过程中芯片的锡球与测试夹具的弹簧针接触不良的问题,从而节省了大量的测试时间,并且缩短了测试周期。
结合上文所描述的各个示例性的实施方式,本领域技术人员可以理解,本公开至少具有如下几个方面的有益效果。
第一方面,本公开的用于芯片测试的装置通过利用抵消部向测试电路板提供反向力,可以有效地改善芯片长时间压力测试过程中由于压力和高温而发生的形变,从而可以解决因接触不良而导致测试失败的问题。
第二方面,本公开的用于芯片测试的装置通过设置导向口,使得本公开的用于芯片测试的装置的连接件可以在多个位置处与测试电路板连接,因此本公开的装置可以适用于多种常规尺寸的测试电路板,不需要为每一个特定尺寸的测试电路板单独定制芯片测试装置,从而可以进一步节约成本,改善实验效率。
基于上文对本公开的充分公开,本领域技术人员可以理解本公开也公开了如下条款所记载的技术方案:
条款A1、一种用于芯片测试的装置,所述芯片布置于测试电路板上,所述装置包括:
承载部,其用于固定到所述测试电路板的背面;以及
抵消部,其设置在所述承载部上,并且在所述承载部固定到所述背面时,通过抵靠所述背面来提供反向力,其中所述反向力用于抵消测试期间对所述测试电路板的压力。
条款A2、根据条款A1所述的装置,还包括连接件,其用于将所述承载部可拆卸地固定到所述背面并且调节承载部与所述背面的间距,以便使得所述抵消部提供可调的反向力。
条款A3、根据条款A2所述的装置,其中沿所述承载部的外围开设有多个通孔,并且多个所述连接件经由所述通孔与所述测试电路板连接,以便将所述承载部固定到所述背面。
条款A4、根据条款A3所述的装置,其中所述连接件包括成对使用的螺栓和螺母,其中所述螺栓通过所述通孔和所述测试电路板上的螺栓孔与螺母连接,其中所述螺母的旋转用于调节承载部与所述背面的间距。
条款A5、根据条款A2所述的装置,其中沿所述承载部的外围开设有多个导向口,该多个导向口在其长度方向上与所述承载部的中央成预定角度,其中所述连接件通过导向口来调节连接位置,以便将所述承载部固定到所述背面。
条款A6、根据条款A5所述的装置,其中所述连接件包括成对使用的螺栓和螺母,其中所述螺栓沿所述导向口来调节位置,以便对准和通过所述测试电路板上的螺栓孔与螺母连接,其中所述螺母的旋转用于调节承载部与所述背面的间距。
条款A7、根据条款A1-A6中的任一项所述的装置,其中所述承载部的厚度为1-10毫米,优选为4-6毫米,更优选为5毫米。
条款A8、根据条款A1-A6中的任一项所述的装置,其中所述抵消部的厚度为0.1-2厘米,优选为0.5-1.5厘米,更优选为1厘米。
条款A9、根据条款A1-A6中的任一项所述的装置,其中所述承载部和抵消部由光敏树脂材料制成。
条款A10、根据条款A1-A6中的任一项所述的装置,其中所述承载部和抵消部通过3D打印技术一体成型。
条款A11、根据条款A1-A6中的任一项所述的装置,其中所述承载部具有呈矩形的板状结构,所述抵消部设置于所述承载部的中央。
条款A12、一种使用根据条款A1-A11的任意一项所述的装置对芯片进行测试的方法,包括:
将待放置芯片的测试座安装于测试电路板上;
将所述芯片放置于所述测试座中,并且施加压力;
将所述承载部放置并固定到所述测试电路板的背面,以便所述抵消部抵靠所述背面来提供用于抵消所述压力的反向力;以及
启动测试程序对所述芯片进行测试。
条款A13、根据条款A12所述的方法,其中在测试期间通过不断调整所述连接件来调整所述承载部与测试电路板之间的间距,直到所述抵消部提供的反向力抵消所述压力。
条款A14、根据条款A13所述的方法,其中在所述抵消部提供的反向力抵消所述压力时,记录所述连接件的当前连接位置,以便用于下一次芯片的压力测试。
在本说明书的上述描述中,除非另有明确的规定和限定,术语“固定”、“安装”、“相连”或“连接”等术语应该做广义的理解。例如,就术语“连接”来说,其可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,或者可以是两个元件内部的连通或两个元件的相互作用关系。因此,除非本说明书另有明确的限定,本领域技术人员可以根据具体情况理解上述术语在本公开中的具体含义。
根据本说明书的上述描述,本领域技术人员还可以理解如下使用的术语,例如“上”、“下”、“前”、“后”、“左”、“右”、“长度”、“宽度”、“厚度”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”、“中心”、“纵向”、“横向”、“顺时针”或“逆时针”等指示方位或位置关系的术语是基于本说明书的附图所示的方位或位置关系的,其仅是为了便于阐述本公开的方案和简化描述的目的,而不是明示或暗示所涉及的装置或元件必须要具有特定的方位、以特定的方位来构造和进行操作,因此上述的方位或位置关系术语不能被理解或解释为对本公开方案的限制。
另外,本说明书中所使用的术语“第一”或“第二”等用于指代编号或序数的术语仅用于描述目的,而不能理解为明示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”或“第二”的特征可以明示或者隐含地包括至少一个该特征。在本说明书的描述中,“多个”的含义是至少两个,例如两个,三个或更多个等,除非另有明确具体的限定。
虽然本说明书已经示出和描述了本公开的多个实施方式,但对于本领域技术人员显而易见的是,这样的实施方式只是以示例的方式提供的。本领域技术人员会在不偏离本公开思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本公开的过程中,可以采用对本文所描述的本公开实施方式的各种替代方案。所附权利要求书旨在限定本公开的保护范围,并因此覆盖这些权利要求范围内的模块组成、等同或替代方案。

Claims (14)

1.一种用于芯片测试的装置,所述芯片布置于测试电路板上,所述装置包括:
承载部,其用于固定到所述测试电路板的背面;以及
抵消部,其设置在所述承载部上,并且在所述承载部固定到所述背面时,通过抵靠所述背面来提供反向力,其中所述反向力用于抵消测试期间对所述测试电路板的压力。
2.根据权利要求1所述的装置,还包括连接件,其用于将所述承载部可拆卸地固定到所述背面并且调节承载部与所述背面的间距,以便使得所述抵消部提供可调的反向力。
3.根据权利要求2所述的装置,其中沿所述承载部的外围开设有多个通孔,并且多个所述连接件经由所述通孔与所述测试电路板连接,以便将所述承载部固定到所述背面。
4.根据权利要求3所述的装置,其中所述连接件包括成对使用的螺栓和螺母,其中所述螺栓通过所述通孔和所述测试电路板上的螺栓孔与螺母连接,其中所述螺母的旋转用于调节承载部与所述背面的间距。
5.根据权利要求2所述的装置,其中沿所述承载部的外围开设有多个导向口,该多个导向口在其长度方向上与所述承载部的中央成预定角度,其中所述连接件通过导向口来调节连接位置,以便将所述承载部固定到所述背面。
6.根据权利要求5所述的装置,其中所述连接件包括成对使用的螺栓和螺母,其中所述螺栓沿所述导向口来调节位置,以便对准和通过所述测试电路板上的螺栓孔与螺母连接,其中所述螺母的旋转用于调节承载部与所述背面的间距。
7.根据权利要求1-6中的任一项所述的装置,其中所述承载部的厚度为1-10毫米,优选为4-6毫米,更优选为5毫米。
8.根据权利要求1-6中的任一项所述的装置,其中所述抵消部的厚度为0.1-2厘米,优选为0.5-1.5厘米,更优选为1厘米。
9.根据权利要求1-6中的任一项所述的装置,其中所述承载部和抵消部由光敏树脂材料制成。
10.根据权利要求1-6中的任一项所述的装置,其中所述承载部和抵消部通过3D打印技术一体成型。
11.根据权利要求1-6中的任一项所述的装置,其中所述承载部具有呈矩形的板状结构,所述抵消部设置于所述承载部的中央。
12.一种使用根据权利要求1-11的任意一项所述的装置对芯片进行测试的方法,包括:
将待放置芯片的测试座安装于测试电路板上;
将所述芯片放置于所述测试座中,并且施加压力;
将所述承载部放置并固定到所述测试电路板的背面,以便所述抵消部抵靠所述背面来提供用于抵消所述压力的反向力;以及
启动测试程序对所述芯片进行测试。
13.根据权利要求12所述的方法,其中在测试期间通过不断调整所述连接件来调整所述承载部与测试电路板之间的间距,直到所述抵消部提供的反向力抵消所述压力。
14.根据权利要求13所述的方法,其中在所述抵消部提供的反向力抵消所述压力时,记录所述连接件的当前连接位置,以便用于下一次芯片的压力测试。
CN202011624970.0A 2020-12-31 2020-12-31 用于芯片测试的装置及使用该装置对芯片进行测试的方法 Pending CN112834905A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011624970.0A CN112834905A (zh) 2020-12-31 2020-12-31 用于芯片测试的装置及使用该装置对芯片进行测试的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011624970.0A CN112834905A (zh) 2020-12-31 2020-12-31 用于芯片测试的装置及使用该装置对芯片进行测试的方法

Publications (1)

Publication Number Publication Date
CN112834905A true CN112834905A (zh) 2021-05-25

Family

ID=75924390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011624970.0A Pending CN112834905A (zh) 2020-12-31 2020-12-31 用于芯片测试的装置及使用该装置对芯片进行测试的方法

Country Status (1)

Country Link
CN (1) CN112834905A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113835015A (zh) * 2021-09-09 2021-12-24 电子科技大学 一种带水冷结构的可重复使用的微波芯片测试夹具
CN116506539A (zh) * 2022-01-25 2023-07-28 Tse有限公司 用于测试移动ap的测试装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0735777A (ja) * 1993-05-19 1995-02-07 Tokyo Electron Ltd 検査装置および検査装置における接続方法
CN2762104Y (zh) * 2004-06-22 2006-03-01 上海环达计算机科技有限公司 电路板测试治具
CN103454573A (zh) * 2012-06-04 2013-12-18 大陆汽车有限公司 用于测试印刷线路插件的检验装置
CN105509696A (zh) * 2014-09-25 2016-04-20 环旭电子股份有限公司 电路板球面挠曲应变测试治具
CN108925032A (zh) * 2018-09-20 2018-11-30 上海华岭集成电路技术股份有限公司 印制电路板及其测试方法
CN110133473A (zh) * 2018-02-09 2019-08-16 矽利康实验室公司 具有灵活且稳健的形状因子的半导体测试系统
CN209525206U (zh) * 2019-03-01 2019-10-22 河南工业大学 适用于低周反复荷载试验的带可调高度挂板的加载端板
CN210037903U (zh) * 2019-05-15 2020-02-07 耐而达精密工程(苏州)有限公司 一种芯片测试用支撑机构
US20200355725A1 (en) * 2019-05-06 2020-11-12 One Test Systems Testing apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0735777A (ja) * 1993-05-19 1995-02-07 Tokyo Electron Ltd 検査装置および検査装置における接続方法
CN2762104Y (zh) * 2004-06-22 2006-03-01 上海环达计算机科技有限公司 电路板测试治具
CN103454573A (zh) * 2012-06-04 2013-12-18 大陆汽车有限公司 用于测试印刷线路插件的检验装置
CN105509696A (zh) * 2014-09-25 2016-04-20 环旭电子股份有限公司 电路板球面挠曲应变测试治具
CN110133473A (zh) * 2018-02-09 2019-08-16 矽利康实验室公司 具有灵活且稳健的形状因子的半导体测试系统
CN108925032A (zh) * 2018-09-20 2018-11-30 上海华岭集成电路技术股份有限公司 印制电路板及其测试方法
CN209525206U (zh) * 2019-03-01 2019-10-22 河南工业大学 适用于低周反复荷载试验的带可调高度挂板的加载端板
US20200355725A1 (en) * 2019-05-06 2020-11-12 One Test Systems Testing apparatus
CN210037903U (zh) * 2019-05-15 2020-02-07 耐而达精密工程(苏州)有限公司 一种芯片测试用支撑机构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113835015A (zh) * 2021-09-09 2021-12-24 电子科技大学 一种带水冷结构的可重复使用的微波芯片测试夹具
CN113835015B (zh) * 2021-09-09 2023-09-29 电子科技大学 一种带水冷结构的可重复使用的微波芯片测试夹具
CN116506539A (zh) * 2022-01-25 2023-07-28 Tse有限公司 用于测试移动ap的测试装置

Similar Documents

Publication Publication Date Title
US8382503B2 (en) Quick release retention mechanism for socketed microelectronic devices
US6752645B2 (en) Semiconductor device-socket having rotationally movable heat sinks
US20020181206A1 (en) Reusable thermal solution attachment mechanism and methods of using same
CN112834905A (zh) 用于芯片测试的装置及使用该装置对芯片进行测试的方法
JP4397561B2 (ja) 半導体メモリ素子用の並列実装検査基板
KR20100126130A (ko) 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
CN210427632U (zh) 高效率厚膜混合集成电路模块金属化孔导通测试夹具
CN101373179B (zh) 一种散热模块热阻检测装置
US6894523B2 (en) System and method for testing semiconductor devices
TWI232145B (en) Method of retrofitting a probe station
CN1811479A (zh) 带有基板异常检测电路的装置
US11187634B2 (en) Bending test device and bending mechanism thereof
CN221325882U (zh) 转轴角度调节测试设备
US6792375B2 (en) Apparatus, system, and method of determining loading characteristics on an integrated circuit module
CN113834402B (zh) 一种发电机综合位置度检验装置
CN217425477U (zh) 一种芯片模组测试治具及测试系统
CN2604691Y (zh) 泛用型测试治具平台
US7199599B2 (en) Integrated circuit socket with removable support
CN211249865U (zh) 一种服务器cpu与散热器装配辅助工装
TWM549877U (zh) 積體電路測試裝置
CN101482589A (zh) 连接器检测系统
CN221043421U (zh) 一种治具及夹持系统
CN221959413U (zh) 一种电池包壳体检测装置
CN207543412U (zh) 接插件焊点保护座
CN114965237A (zh) 一种盐雾试验装置及盐雾试验方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210525

RJ01 Rejection of invention patent application after publication