[go: up one dir, main page]

CN112823408A - 使用金属基前驱物的原子层沉积(ald)工艺的n型金属氧化物半导体(nmos)金属栅极材料的方法与设备 - Google Patents

使用金属基前驱物的原子层沉积(ald)工艺的n型金属氧化物半导体(nmos)金属栅极材料的方法与设备 Download PDF

Info

Publication number
CN112823408A
CN112823408A CN201980066546.8A CN201980066546A CN112823408A CN 112823408 A CN112823408 A CN 112823408A CN 201980066546 A CN201980066546 A CN 201980066546A CN 112823408 A CN112823408 A CN 112823408A
Authority
CN
China
Prior art keywords
layer
metal
depositing
capping layer
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980066546.8A
Other languages
English (en)
Inventor
林永景
陈世忠
吉田尚美
董琳
吴立其
汪荣军
史蒂文·洪
卡拉·贝纳尔·拉莫斯
杨逸雄
唐薇
柳尚澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN112823408A publication Critical patent/CN112823408A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10P14/6339—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0112—
    • H10D64/01318—
    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H10P14/6681—
    • H10P14/69393—
    • H10P14/69394—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

兹描述用于形成诸如NMOS栅电极之类的半导体结构的方法及设备。所述方法可包括以下步骤：于高k介电层的第一表面上方沉积第一覆盖层，该第一覆盖层具有第一表面；及于第一覆盖层的第一表面上方沉积至少一个金属层，该至少一个金属层具有第一表面，其中该至少一个金属层包括钛铝硅化物材料。一些方法包括以下步骤：通过使第一覆盖层接触金属氯化物，从第一覆盖层的第一表面去除氧化物层，所述金属氯化物的量足以去除氧化物层。一些用于沉积钛铝硅化物材料的方法由350至400摄氏度的温度下进行的原子层沉积工艺进行。

Description

使用金属基前驱物的原子层沉积(ALD)工艺的N型金属氧化物 半导体(NMOS)金属栅极材料的方法与设备
技术领域
本公开内容的实施方式一般涉及电子器件处理，且尤其是，涉及用于含金属材料的气相沉积工艺，及通过钛铝硅化物(titanium aluminum silicide)膜的整体沉积的含金属材料的成分。
背景技术
在10nm和往后的技术节点中，越来越多地将金属栅极/高k堆叠用在金属氧化物-半导体场效应晶体管(MOSFETs)中，然而发明人已发现到，本技术领域中仍有许多挑战。具体而言，移动装置、因特网及机器学习的快速发展对具有低功耗的更先进节点(n<10nm)有更高的晶体管技术效能的需求。这需要延续摩尔定律，以缩小一或多个晶体管的尺寸，同时增加芯片上的晶体管密度。目前，在产业中，钛铝(TiAl)广泛用作n型金属氧化物-半导体场效应晶体管(NMOS晶体管)所用的低功函数金属栅极材料。然而，发明人已发现到，具有薄钛铝(TiAl)的n型场效应晶体管(NFET)器件的阈值电压有问题地高，因而无法进一步缩小晶体管。
因此需要一种适用于n型晶体管的材料，使所述n型晶体管适用于10纳米以下的节点并具有低功耗。
发明内容
本文提供半导体结构还有用于形成此类半导体结构的方法及设备，所述半导体结构，例如是NMOS栅电极。在一些实施方式中，用于形成半导体结构的方法包括以下步骤：于高k介电层的第一表面上方沉积第一覆盖层，第一覆盖层具有第一表面；及于第一覆盖层的第一表面上方沉积金属层，金属层具有第一表面，其中该至少一个金属层包括钛铝硅化物材料。
在一些实施方式中，一种处理高k介电材料的方法包括以下步骤：于高k介电层上方沉积第一覆盖层，第一覆盖层具有第一表面；于第一覆盖层的第一表面上方沉积一或多个金属功函数层，其中一或多个金属功函数层包含钛铝硅化物(TiAlSi)；于一或多个金属功函数层上方沉积第二覆盖层；及视情况地，于第二覆盖层上方沉积第二金属层。
在一些实施方式中，NMOS栅电极包括：位于高k介电层的第一表面上方的第一覆盖层，第一覆盖层具有第一表面；及位于第一覆盖层的第一表面上方的金属功函数层，其中金属功函数层包含钛、铝及硅材料。
在一些实施方式中，本公开内容与非瞬时计算机可读取媒体有关，所述非瞬时计算机可读取媒体具有储存于该非瞬时计算机可读取媒体上的指令，当执行这些指令时引发形成半导体结构的方法，所述方法包括以下步骤：于高k介电层的第一表面上方沉积第一覆盖层，第一覆盖层具有第一表面；及于第一覆盖层的第一表面上方沉积金属层，金属层具有第一表面，其中金属层包含钛铝硅化物材料。
本公开内容的其他和进一步实施方式描述于下文。
附图说明
通过参照在附图中描绘的本公开内容的说明性实施方式，可理解前文简要概述且于后文详细讨论的本公开内容的实施方式。然而，附图仅绘示本公开内容的典型实施方式，因而不应被视为对范围的限制，本公开内容可允许其他等同有效的实施方式。
图1为根据本公开内容的一些实施方式的形成半导体器件的方法的流程图。
图2A至2E为根据本公开内容的一些实施方式，图1的处理序列的不同阶段期间的基板的说明性横截面视图。
图3为适于进行根据本公开内容所述的方法并形成器件的装置。
图4为本公开内容的NMOS栅电极。
图5为根据本公开内容的一些实施方式的处理高k介电材料的方法的流程图。
为了便于理解，尽可能地，使用了相同的附图标号来表示图式中共通的相同元件。图式未按比例绘示，且可能为了清楚起见而简化。一个实施方式的元件和特征在没有进一步描述下可有益地并入其他实施方式。
具体实施方式
本公开内容的实施方式提供了半导体结构及形成半导体结构的方法。在实施方式中，公开了使用气相沉积技术在半导体基板上沉积钛铝硅化物材料的方法。举例而言，在一些实施方式中，形成半导体结构的方法包括以下步骤：于高k介电层的第一表面上方沉积具有第一表面的第一覆盖层；及于第一覆盖层的第一表面上方沉积具有第一表面的金属层，其中金属层包括钛铝硅化物材料。本公开内容的实施方式提供了将一或多个n-金属功函数材料或层形成在基板上方的方法，所述方法有利地包括具有低电阻率的钛铝硅化物材料，适于形成具有低功耗的NMOS栅电极。可变化钛铝硅化物材料的铝含量以调节钛铝硅化物材料的功函数。根据本公开内容的经调节的功函数可适于在半导体器件中获得期望的阈值电压(Vt)。本公开内容的实施方式可有利地使用原子层沉积(ALD)工艺形成并被用于可经受进一步处理的器件内。在一些实施方式中，本公开内容的方法有利地提供n-金属功函数钛铝硅化物材料，如具有期望或预定n-功函数的膜，其适用于10nm技术节点及以后的鳍式场效应晶体管(FinFET)中。在实施方式中，本公开内容的n-金属膜的期望功函数是预定的。举例而言，本公开内容的n-金属膜的期望功函数目标为在15埃
Figure BDA0003011960700000031
厚度时低于4.25eV。
图1是根据本公开内容的实施方式的用于形成金属层的方法100的流程图，其中金属层包括钛铝硅化物材料。参照图2A至2E中描绘的沉积包括钛铝硅化物材料的金属层的阶段于下文描述方法100，且可在例如，合适的处理腔室(如图3中的处理腔室16)中进行方法100。可用于进行本文公开的方法的实例处理系统可包括，但不限于：可购自美国加州圣塔克拉拉市的应用材料股份有限公司的
Figure BDA0003011960700000032
或
Figure BDA0003011960700000033
品牌处理系统中的任一者。合适的群集工具及处理腔室的非限制性实例公开于2008年7月29日授予Lai等人的共有的美国专利第7,405,158号中。亦可结合本文提供的教导适当地使用其他处理腔室，所述其他处理腔室包括从不同制造商获得的制造腔室。
方法100通常在提供至处理腔室的处理容积的基板200上进行，所述处理腔室，如适于进行诸如原子层沉积之类的循环沉积的处理腔室。尽管未在图1中示出，在实施方式中，首先将待处理的基板200装载进入并安置于能够进行循环沉积的处理腔室16中，并调节处理条件。在一些实施方式中，如图2A所示，基板200包括第一表面205及高k介电层210，高k介电层210位在基板200的第一表面205上方。高k介电层210具有第一表面212。尽管针对图2A至2E所示的实质上平面的基板200进行以下描述，但在一些实施方式中，基板200可包括一或多个特征(诸如多个沟槽、通孔或类似特征)(未在图2A至2E中示出)。
基板200可为任何合适的基板。举例而言，基板200可包括以下一或多种：硅(Si)、氧化硅(SiO2)或类似物。在实施方式中，基板200为氧化物基板。在实施方式中，基板200可包括介电层或介电质基板。举例而言，低k材料(如，具有小于氧化硅的介电常数的材料，或具有小于约3.9的介电常数的材料)或类似材料可能适用于本文。此外，基板200可包括附加的材料层或可具有形成于基板200中或基板200上的一或多个完成或部分完成的结构或器件(未示出)。在实施方式中，基板200可为，例如，掺杂的或未掺杂的硅基板、III-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上硅(SOI)基板、显示器基板、发光二极管(LED)基板、太阳能电池阵列、太阳能面板或类似基板，所述显示器基板，诸如液晶显示器(LCD)、等离子体显示器、电致发光(EL)灯显示器。在一些实施方式中，基板200可为半导体晶片。在实施方式中，基板200为氧化物基板、介电质基板或前述的组合。基板200不限于任何特定尺寸或形状。基板200可为具有200mm直径、300mm直径或诸如450mm等等的其他直径的圆形晶片。基板200也可是任何多边形、正方形、矩形、弯曲的或者非圆形工件，诸如在平板显示器的制造中使用的多边形玻璃基板。
在实施方式中，可于基板200的第一表面205上方沉积高k介电层210。在实施方式中，高k介电层210适用于n型器件。可由本案所属技术领域中已知的任何沉积手段将高k介电层210沉积达预定厚度以形成膜。在实施方式中，高k介电层210由具有高介电常数的材料(高k材料具有大于4.0的介电常数)制成，所述材料诸如氧化铪(IV)(HfO2)、二氧化锆(ZrO2)、氧化铝(Al2O3)、钛酸锶钡(BST)、锆钛酸铅(PZT)、硅酸锆(ZrSiO2)、二氧化铪硅(HfSiO2)、二氧化钽(TaO2)和类似材料。在实施方式中，合适的高k介电层包含高k氧化物，所述高k氧化物由原子层沉积生长以形成具有1至3纳米的量的厚度的薄膜，诸如具有约2.5纳米的厚度的薄膜。
请参见图1，于方块120，及图2B，方法100包括：于高k介电层210的第一表面212上方沉积具有第一表面225的第一覆盖层220。在实施方式中，第一覆盖层为由诸如化学气相沉积(CVD)或原子层沉积(ALD)之类的任何合适的沉积技术所沉积的适用于n型器件中的材料。在实施方式中，第一覆盖层220由氮化钛(TiN)或氮化钽(TaN)形成。在实施方式中，第一覆盖层220被沉积至5至20埃的厚度，诸如约10埃。在实施方式中，第一覆盖层可影响晶体管器件的效能。举例而言，若第一覆盖层在第一覆盖层220的第一表面225上方含有太多氧(O)或氧化物层或原生氧化物层(未示出)，则包括栅电极的晶体管器件的阈值电压可能受到不利地影响。通过处理第一覆盖层220，例如在125处所示的使第一覆盖层220接触金属氯化物，所述金属氯化物的量足以去除位在第一覆盖层220的第一表面225上的任何氧化物层，发明人发现晶体管器件的阈值电压受到正面影响。举例而言，在沉积第一金属层之前，实施方式包括从第一覆盖层220的第一表面225去除氧化物层。适合根据本公开内容的用途的金属氯化物的非限制性实例包括：氯化钽、氯化镍、氯化钨、氧四氯化钨(tungstenoxytetrachloride)、氯化铪、氯化铝及前述的组合。在实施方式中，在足以去除氧化物层、诸如位在第一覆盖层220的第一表面225上的原生氧化物层的条件下，使金属氯化物接触第一覆盖层220的第一表面225。在实施方式中，在范围从300摄氏度至450摄氏度的温度下、1至20托的压力下，使金属氯化物接触第一覆盖层220的第一表面225达1秒至600秒的持续时间。在实施方式中，第一覆盖层被沉积至约5至15埃的厚度。
请参见图1，于方块130，及图2C，方法100包括：在第一覆盖层220的第一表面225上方沉积具有第一表面235的金属层230，其中金属层包含钛、铝及硅，诸如TiAlSi合金。含金属层可为，例如，金属或金属钛铝硅化物材料。在实施方式中，金属层包括30至50原子百分比或40至50原子百分比的量的钛、1至15原子百分比的量的铝，及20至40原子百分比的量的硅。在实施方式中，钛铝硅化物材料包括1至10％的碳。在实施方式中，金属层为具有约10至50埃的厚度的TiAlSi合金。在实施方式中，金属层包含化合物或由化合物组成，所述化合物包括钛、铝及硅作为固态化合物。在实施方式中，固态化合物的特征在于一种金属间材料，诸如金属合金，所述金属合金形成其中包括硅的固态化合物，且所述化合物具有有序的晶态结构，使得两个或更多个原子的位置可被确定且非随机。
于工艺130期间，在图3的处理腔室16内将图2C的基板200加热至初始沉积温度。可将基板200加热至从约350摄氏度至约470摄氏度、从约400摄氏度至约450摄氏度的范围内的温度。接着使包括高k介电层210和第一覆盖层220的基板200接触足以在所述基板200上形成钛、铝和硅(TiAlSi)层的前驱物。在实施方式中，前驱物特征是具有有利的蒸气压。沉积前驱物在环境温度和压力下可具有气态、液态或固态。然而，在处理腔室16内，前驱物可能如气体般被挥发。处理腔室16具有受控环境，所述受控环境在从约1毫托至约100托、从约1托至约10托或从约2托至约5托的范围内加压。前驱物通常在输送进入处理腔室之前被加热，例如在从约室温至约200摄氏度的一温度下被加热。
在实施方式中，随后以ALD顺序将基板200暴露于含钛前驱物气体、含铝前驱物气体及含硅气体，以于第一覆盖层220上形成钛、铝及硅的单层或TiAlSi合金，如本文所述。亦可使用净化气体以在沉积循环之间或期间清理处理腔室16。载体气体及净化气体可为以下一或多种：氩、氮、氢、氦、形成气体(forming gas)(N2/H2)或前述的组合。在一个ALD实施方式中，在前驱物气体依序脉冲通过处理腔室的同时，净化气体持续地循环通过处理腔室。在实施方式中，脉冲的前驱物气体在时间上是分离的。
在实施方式中，于130，根据本公开内容的方法可使用层沉积(ALD)来形成金属层230，诸如钛、铝及硅的膜成分，从而可控制或预定功函数值。举例而言，在实施方式中，包括钛的前驱物的反应性气体可与包括基板200、高k介电层210及第一覆盖层220的工件接触。在实施方式中，沉积金属层230由原子层沉积进行。合适的钛(Ti)的前驱物的非限制性实例可包括以下一或多种：TiCl4、TiF4、TiBr4、TiI4、TDEAT(tetrakisdiethylaminotitanium)、TDMAT(tetrakis dimethylaminotitanium)及前述的组合。可在适于在第一覆盖层220上形成铝的单层的条件下，使钛的前驱物与第一覆盖层220接触。举例而言，可在包括反应性气体的处理气体中供应钛的一或多种前驱物，其中在范围从约0.05至约20托的压力下，基板200的温度为约350摄氏度至约475摄氏度。在一个实施方式中，沉积至少一个金属层是在350摄氏度至475摄氏度的温度下进行。在实施方式中，可通过各循环数目、脉冲持续时间及/或前驱物气体中钛的浓度来控制钛(Ti)的成分。在实施方式中，在前驱物气体中提供足以形成TiAlSi的金属层230的量的钛，其中金属层包含30至50原子百分比的量的钛。
在实施方式中，ALD沉积中的反应性气体可包括铝的前驱物。在实施方式中，铝的前驱物可与包括基板200、高k介电层210及第一覆盖层220的工件接触。合适的铝的前驱物的非限制性实例可包括以下一或多种：AlCl3及TMA[Al(CH3)3]、三乙基铝(Al2Et6、(AlEt3)2或TEA)、氢化二甲基铝(dimethylaluminum hydride；DMAH)、三第三丁基铝(tritertiarybutyl aluminium；TTBA)、氢化铝(AlH3)及前述的组合。在一些实施方式中，氢系等离子体或由氢气形成的等离子体可用于使所沉积的材料中包括铝。在实施方式中，可在适于在第一覆盖层220上形成铝的单层的条件下，使铝的前驱物与第一覆盖层220接触。举例而言，可在包括反应性气体的处理气体中供应铝的一或多种前驱物，其中在范围从约0.05至约20托的压力下，基板的温度为约350摄氏度至约475摄氏度。在一些实施方式中，可通过各循环数目、脉冲持续时间及/或前驱物气体中的铝的浓度来控制铝(Al)的成分。在实施方式中，在前驱物气体中提供足以形成TiAlSi的金属层230的量的铝，其中金属层包含1至15原子百分比的量的铝，或在实施方式中，1至10原子百分比的量的铝。
在实施方式中，ALD沉积中的反应性气体可包括硅的前驱物。在实施方式中，硅的前驱物包括含硅反应性气体，可用于含硅材料沉积，诸如硅化物。含硅前驱物包括硅烷类及有机硅烷类。硅烷类包括硅烷(SiH4)和实验式为SixH(2x+2)的高级硅烷，诸如二硅烷(Si2H6)、三硅烷(Si3H8)及四硅烷(Si4H10)还有其他。有机硅烷类包括具有实验式RySixH(2x+2-y)的化合物，其中R独立地为甲基、乙基、丙基或丁基，诸如甲基硅烷((CH3)SiH3)、二甲基硅烷((CH3)2SiH2)、乙基硅烷((CH3CH2)SiH3)、甲基二硅烷((CH3)Si2H5)、二甲基二硅烷((CH3)2Si2H4)、六甲基二硅烷((CH3)6Si2)、三(二甲胺基)硅烷(TDMAS)及前述的组合。在实施方式中，可在适于在第一覆盖层220上形成硅的单层的条件下，使硅的前驱物与第一覆盖层220接触。举例而言，可在包括反应性气体的处理气体中供应硅的一或多种前驱物，其中在范围从约0.05至约20托的压力下，基板的温度为约350摄氏度至约475摄氏度。可通过各循环数目、脉冲持续时间及/或前驱物气体中的硅的浓度来控制硅(Si)的成分。在实施方式中，在前驱物气体中提供足以形成TiAlSi的金属层230的量的硅，其中金属层包含30至40原子百分比的量的硅。
在一些实施方式中，可通过使至少一种卤化钛前驱物、至少一种铝前驱物及至少一种硅烷前驱物反应，来沉积一或多个金属功函数层。
在使用前驱物沉积钛、铝及硅膜的循环之间的时间间隔内，可使用上述净化气体。此外，例如，可通过延长或缩短钛的前驱物、铝的前驱物或硅的前驱物或前述的组合中的一或多个的脉冲时间，来控制所沉积的膜的内容。在实施方式中，在130处沉积金属层包括沉积至少一个金属层，包含循环地沉积第一钛单层、第一铝单层及第一硅单层，以形成钛铝硅化物(TiAlSi)材料。在实施方式中，可重复ALD循环，例如，100至1000次或更多，以形成预定厚度的TiAlSi层。在实施方式中，TiAlSi材料包含30至50原子百分比或40至50原子百分比的量的钛、1至10原子百分比的量的铝，及20至40原子百分比的量的硅。在实施方式中，TiAlSi材料包含20至40原子百分比的硅。在实施方式中，金属层中可存在有5至10原子百分比的量的碳。在实施方式中，TiAlSi可实质上为纯的，具有小于0.001百分比的杂质。
在实施方式中，于方块103沉积金属层包括沉积一或多个金属功函数层，包括一或多个以下的顺序循环：a)将诸如卤化钛之类的金属卤化物前驱物导入处理腔室，以于第一覆盖层上形成第一单层；b)使用净化气体清除金属卤化物前驱物；c)将至少一种铝前驱物导入，以于第一覆盖层上形成第二单层；d)使用净化气体清除铝前驱物；e)将至少一种硅烷前驱物导入，以于第一覆盖表面上形成第三单层，其中a)至e)于第一覆盖层上方形成钛铝硅化物层。在实施方式中，在f)之后可施加净化气体；且可重复a-f的循环1至100次或更多，以获得预定厚度的TiAlSi层。
请参见图1，于方块140，及图2D，方法100包括：视情况地，于金属层230的第一表面235上方沉积具有第一表面245的第二覆盖层240。在实施方式中，于金属层的第一表面上方沉积的第二覆盖层中，第二覆盖层为n型金属材料。在实施方式中，第二覆盖层为由诸如化学气相沉积(CVD)或原子层沉积(ALD)的任何合适的沉积技术所沉积的适用于n型器件中的材料。在实施方式中，第二覆盖层由氮化钛(TiN)或氮化钽(TaN)所形成。在实施方式中，第二覆盖层240被沉积至5至20埃的厚度，诸如约10埃。
请参见图1，于方块150，及图2E，方法100包括：视情况地，于第二覆盖层240的第一表面245上沉积栅极填充材料。在实施方式中，栅极填充材料为由诸如化学气相沉积(CVD)或原子层沉积(ALD)等任何合适的沉积技术所沉积的适用于n型器件的材料。在实施方式中，栅极填充材料由钨、钛或适用于n型晶体管的其他金属所形成。在实施方式中，栅极填充材料被沉积至20埃至2或3纳米的厚度。在实施方式中，取决于诸如栅电极之类的器件所需的相应导电率，金属层230及金属栅极填充材料250可为相同或不同材料。举例而言，若使用与功函数材料不同的金属栅极填充材料250，则金属栅极填充材料250可包括导电材料，诸如金属或金属合金。用作金属栅极填充材料250的金属或金属合金的非限制性实例包括来自以下组成的群组的材料：钨、铝、铜、钴及前述的组合，及钨、铝、铜、钴的合金及前述的组合。
在一些实施方式中，所用的金属栅极填充材料250与功函数材料相同或实质相同，且金属栅极填充材料250可包含本文描述的钛、铝、硅材料，诸如TiAlSi，且可由本文所述的工艺所沉积。或者，在一些实施方式中，金属层230(诸如功函数材料层)及金属栅极填充材料250可为均选自本文所述材料的不同材料。在一个实施方式中，高介电常数材料包含氧化铪或由氧化铪组成，适合作为功函数材料的金属层230可包含TiAlSi或由TiAlSi组成，且栅极填充材料可为钨。在实施方式中，栅极填充材料的电阻率应等于或小于功函数材料层或金属层230的电阻率。
请参见图3，图3示出适用于在单一处理腔室中形成本公开内容的层(包括金属层230)的处理腔室16。在实施方式中，处理腔室16可经构造以在CVD模式和循环沉积模式(ALD)二者下操作。此类腔室的一个实例描述于2001年12月12日递交的并转让给应用材料股份有限公司的名称为“Lid Assembly for a Processing System to FacilitateSequential Deposition Techniques”的美国专利第6,878,206号中。请参见图3，设置于处理腔室16内的有加热器/升降组件46，加热器/升降组件46包括适于支撑晶片的支撑基座48，支撑基座48连接至支撑轴48a。当盖体组件20处在关闭位置时，支撑基座48位于支撑轴48a与盖体组件20之间。支撑轴48a经过形成在壳体14中的通道从支撑基座48延伸远离盖体组件20。波纹管50附接到壳体14的一部分，被设置成与盖体组件20相对，以防止从支撑轴48a与壳体14之间到处理腔室16内的泄漏。加热器/升降组件46可在处理腔室16内垂直移动，从而可控制支撑基座48与盖体组件20之间的距离。传感器(未示出)可提供与支撑基座48在处理腔室16内的位置相关的信息。
支撑基座48包括嵌入式热电偶50a，嵌入式热电偶50a可用于监测支撑基座48的温度。举例而言，来自热电偶50a的信号可用于回馈回路，以控制由电源52施加至加热器元件52a的功率。加热器元件52a可为电阻加热器元件或其他热传递装置，设置于支撑基座48中或与支撑基座48接触，以控制支撑基座48的温度。视情况地，可使用热传递流体(未示出)加热支撑基座48。
可由任何工艺兼容性材料形成支撑基座48，所述材料包括氮化铝及氧化铝(Al2O3或氧化铝)，且可被构造为利用真空来将基板200(未示出)固持于支撑基座48上，即，支撑基座48可为真空吸盘。就此而言，支撑基座48可包括多个真空孔(未示出)，所述真空孔经由真空管与诸如泵送系统的真空源流体连通，所述真空管取道通过支撑轴48a。
衬里组件设置于处理腔室16中，并包括圆柱状部分54及平面部分。圆柱状部分54及平面部分可由诸如铝、陶瓷以及类似的任何合适的材料制成。圆柱状部分54围绕支撑基座48。圆柱状部分54额外地包括孔洞60，孔洞60与设置于壳体14的侧壁14b的狭缝阀开口44对齐，以容许基板进出处理腔室16。
平面部分横向地延伸至圆柱状部分54，且经设置而抵靠处理腔室16的腔室底部14a，所述腔室底部14a与盖体组件20相对设置。衬里组件界定了壳体14与圆柱状部分54和平面部分二者之间的通道58。具体而言，通道58的第一部分界定于腔室底部14a与平面部分之间。通道58的第二部分界定于壳体14的侧壁14b与圆柱状部分54之间。净化气体导入通道58。
沿着处理腔室16的侧壁14b设置并靠近盖体组件20的是泵送通道62。泵送通道62包括多个孔洞，其中一个孔洞被图示为第一孔洞62a。泵送通道62包括由导管66耦接至泵送系统18的第二孔洞62b。节流阀18A耦接于泵送通道62与泵送系统18之间。泵送通道62、节流阀18A和泵送系统18控制来自处理腔室16的流量。如与处理腔室16连通的第一孔洞62a那样的孔洞的尺寸和数量和位置经构造以使离开盖体组件20的气体能均匀流过支撑基座48和基板200(当基板200位于支撑基座48上时)。处理流体及/或其他流体的多个供给源68a、68b及68c经由一系列导管(未示出)与阀32a、32b或32c的流体连通，所述导管穿过壳体14、盖体组件20及气体岐管34而形成。
控制器70调控系统10的各部件的操作。控制器70包括处理器72，处理器72与如随机存取内存74那样的内存和硬盘驱动器76数据连通，并与至少泵送系统18、电源52及阀32a、32b及32c连通。随机存取内存74包括储存于其上的指令，当由处理器72读取时，所述指令控制系统10的操作，以在本文所述的处理腔室内的结构上进行本文公开的方法。在一些实施方式中，控制器包含计算装置，计算装置包括一或多个计算机可读取媒体。计算机可读取媒体通常包括能储存信息的本地或远程的任何装置，其中所述信息能被计算装置检索。可用于本公开内容的实施方式的计算机可读取媒体的实例包括固态内存、软盘、内部或外部硬盘驱动器及光学存储器(CD、DVD等)。在一个实施方式中，随机存取内存274可为计算机可读取媒体。软件例程可储存在由计算装置所执行的计算机可读取媒体上。当被执行时，软件例程将通用计算机转换成控制腔室操作的特定工艺计算机，从而进行腔室工艺。
尽管可利用任何类型的处理流体，但处理流体的一个实例为上述前驱物，以及视情况为上述的净化流体，诸如氩(Ar)气。也可将氮(N2)用作净化气体。腔室压力可在如上文所述的压力范围内，或可在1至150托或1至50托的范围内，且可在300摄氏度至500摄氏度的范围内加热支撑基座48，从而可将基板维持在设定的温度，例如将基板维持在350摄氏度至约470摄氏度，或400摄氏度至约450摄氏度的温度。在实施方式中，诸如前驱物的处理流体可与诸如氩(Ar)之类的载体流体一起流入处理腔室16。然而，净化流体可不同于载体流体或前驱物、含氧气体或反应性气体。
在根据本公开内容的气相沉积实施方式中，方法包括进行原子层沉积(ALD)工艺以于第一覆盖层上沉积如上文所述的(数个)TiAlSi层。ALD的一个循环可包括将一或多种钛前驱物流入包括基板的处理腔室16；清理处理腔室16，诸如泵送以去除所有处理流体；及，在泵送后，供应诸如含铝前驱物气体之类的反应性气体。可进行后续清理，以移除未反应的反应性气体、前驱物或它们的副产物。在泵送后，供应诸如含硅前驱物气体之类的反应性气体。可进行后续清理，以移除未反应的反应性气体、前驱物或它们的副产物。在实施方式中，可重复ALD序列的循环，直到形成中的层具有期望特性，诸如厚度、导电率和类似特性。在实施方式中，可重复ALD序列的循环，直到形成中的层具有期望特性，诸如铝的量、钛的量或硅的预定量。在一些实施方式中，可策略性地经由通道73的下方部分输送净化气体，从气体岐管34及挡板清除清洁剂。
图4示出实例金属氧化物栅极组件400的横截面视图，所述金属氧化物栅极器件400利用根据本公开内容的实施方式由ALD沉积的金属层。诸如示例性金属氧化物栅极器件400的器件通常包括被间隔物416围绕的暴露的金属栅极410，以及形成在基板412内或基板412表面的硅源极/漏极区420。间隔物416通常包括诸如二氧化硅之类的氧化物或诸如氮化硅之类的氮化物。
暴露的金属栅极410包括高k介电层411、第一覆盖层414、金属层415、第二覆盖层417及间隙填充层422，所述间隙填充层，诸如钨层。高k介电层411将基板412与第一覆盖层414分隔。第一覆盖层414将高k介电层411与金属层415分隔。在实施方式中，通过根据本公开内容的技术来沉积金属层415。在实施方式中，可通过诸如ALD的循环沉积技术来沉积全部的层。
图5为用于处理高k介电材料的方法500的流程图，所示的方法500包括以下步骤：于510，于高k介电层上方沉积具有第一表面的第一覆盖层。在实施方式中，第一覆盖层和高k介电层为在如上文所述的相同条件下沉积的相同材料。在实施方式中，可通过诸如ALD的循环沉积技术来沉积第一覆盖层和高k介电层。在510处的沉积后，于520，本公开内容的方法包括：于第一覆盖层的第一表面上方沉积一或多个金属功函数层，其中一或多个金属功函数层包含钛铝硅化物(TiAlSi)。在实施方式中，如上文所述，一或多个金属功函数层与示于图2C中的金属层230相同。在实施方式中，通过循环地沉积第一钛单层、第一铝单层及第一硅单层以形成钛铝硅化物(TiAlSi)材料，来沉积一或多个金属功函数层。在实施方式中，例如，可重复ALD循环1至100次或更多，以形成预定厚度的TiAlSi的一或多个金属功函数层。在实施方式中，TiAlSi金属功函数层包括30至50原子百分比的量的钛、1至15原子百分比的量的铝及20至40原子百分比的量的硅。在实施方式中，一或多个金属功函数层可包含碳。
在实施方式中，沉积一或多个金属功函数层包括一或多个以下的顺序循环：a)将诸如卤化钛的金属卤化物前驱物导入处理腔室，以于第一覆盖层上形成第一单层；b)使用净化气体清除金属卤化物前驱物；c)将至少一种铝前驱物导入，以于第一覆盖层上形成第二单层；d)使用净化气体清除铝前驱物；e)将至少一种硅烷前驱物导入，以于第一覆盖表面上形成第三单层，其中a)至e)于第一覆盖层上方形成钛铝硅化物层。在实施方式中，可在f)之后施加净化气体；且可重复循环(a-f)1至100次或更多，以获得预定厚度的TiAlSi层。
仍请参见图5，根据本公开内容的一些实施方式，于530，于一或多个金属功函数层上方沉积第二覆盖层；及视情况地，于540，于第二覆盖层上方沉积第二金属层。方法500适于沉积如图2A至2E中描绘的金属层，且可在例如是合适的群集工具及如图3中的处理腔室16那样的处理腔室中进行方法500。在一些实施方式中，群集工具或如图3中的处理腔室16那样的处理腔室经构造以于高k介电层的第一表面上方沉积具有第一表面的第一覆盖层；及于第一覆盖层的第一表面上方沉积具有第一表面的金属层，其中金属层包含钛铝硅化物材料。
在一些实施方式中，本公开内容与非瞬时计算机可读取媒体有关，所述非瞬时计算机可读取媒体具有储存于非瞬时计算机可读取媒体上的指令，当执行所述指令时引发形成半导体结构的方法，该方法包括以下步骤：于高k介电层的第一表面上方沉积第一覆盖层；及于第一覆盖层的第一表面上方沉积具有第一表面的金属层，其中金属层包含钛铝硅化物材料。
在一些实施方式中，本公开内容与非瞬时计算机可读取媒体有关，所述非瞬时计算机可读取媒体具有储存于非瞬时计算机可读取媒体上的指令，当执行所述指令时引发处理高k介电材料的方法，该方法包含以下步骤：于高k介电层上方沉积第一覆盖层，第一覆盖层具有第一表面；于第一覆盖层的第一表面上方沉积一或多个金属功函数层，其中一或多个金属功函数层包含钛铝硅化物(TiAlSi)；于一或多个金属功函数层上方沉积第二覆盖层；及视情况地，于第二覆盖层上方沉积第二金属层。
在一些实施方式中，群集工具或如图3中的处理腔室16那样的处理腔室经构造来形成NMOS栅电极，所述NMOS栅电极包含：位于高k介电层的第一表面上方的第一覆盖层，第一覆盖层具有第一表面；及位于第一覆盖层的第一表面上方的金属功函数层，其中金属功函数层包含钛、铝和硅材料。
在一些实施方式中，本公开内容与用于形成半导体结构的方法有关，所述方法包括以下步骤：于高k介电层的第一表面上方沉积第一覆盖层，第一覆盖层具有第一表面；及于第一覆盖层的第一表面上方沉积金属层，金属层具有第一表面，其中金属层包含钛铝硅化物材料。在一些实施方式中，在沉积金属层之前，从第一覆盖层的第一表面去除氧化物层。在一些实施方式中，去除氧化物层包括：使第一覆盖层接触金属氯化物，该金属氯化物的量足以去除氧化物层。在一些实施方式中，沉积金属层是在350至470摄氏度的温度下进行。在一些实施方式中，沉积金属层是由原子层沉积进行。在一些实施方式中，所述方法进一步包括：于金属层的第一表面上方沉积第二覆盖层，其中第二覆盖层为n型金属材料。在一些实施方式中，第一覆盖层包含氮化钛(TiN)或氮化钽(TaN)。在一些实施方式中，沉积至少一个金属层包括循环地沉积第一钛单层、第一铝单层及硅单层，以形成钛铝硅化物(TiAlSi)材料。在一些实施方式中，金属层被沉积至约10至50埃的厚度。在一些实施方式中，第一覆盖层被沉积至约5至15埃的厚度。在一些实施方式中，金属层包含40至50原子百分比的量的钛。在一些实施方式中，金属层包含1至10原子百分比的铝。在一些实施方式中，金属层包含30至40原子百分比的硅。在一些实施方式中，第一覆盖层包括具有约5至15埃的厚度的氮化钛，且金属层为具有约10至50埃的厚度的TiAlSi。
在一些实施方式中，本公开内容与处理高k介电材料的方法有关，所述方法包括以下步骤：于高k介电层上方沉积第一覆盖层，第一覆盖层具有第一表面；于第一覆盖层的第一表面上方沉积一或多个金属功函数层，其中一或多个金属功函数层包含钛铝硅化物(TiAlSi)；于一或多个金属功函数层上方沉积第二覆盖层；及视情况地，于第二覆盖层上方沉积第二金属层。在一些实施方式中，通过使至少一种卤化钛前驱物、至少一种铝前驱物及至少一种硅烷前驱物反应来沉积一或多个金属功函数层。在一些实施方式中，沉积一或多个金属功函数层包含一或多个以下的顺序循环：a)将金属卤化物前驱物导入处理腔室，以于第一覆盖层上形成第一单层；b)使用净化气体清除金属卤化物前驱物；c)将至少一种铝前驱物导入，以于第一覆盖层上形成第二单层；d)使用净化气体清除铝前驱物；及e)导入至少一种硅烷前驱物，以于第一覆盖层上形成第三单层，其中a)至e)于第一覆盖层上方形成钛铝硅化物层。在一些实施方式中，所述方法包括：重复a)至e)，以形成具有预定厚度的钛铝硅化物层。在一些实施方式中，所述方法包括：沉积一或多个金属功函数层是在350至470摄氏度的温度下进行。
在一些实施方式中，本公开内容与处理高k介电材料的方法有关，所述方法包含以下步骤或由以下步骤组成：于高k介电层上方沉积第一覆盖层，第一覆盖层具有第一表面；于第一覆盖层的第一表面上方沉积一或多个金属功函数层，其中一或多个金属功函数层包含钛铝硅化物(TiAlSi)或由钛铝硅化物(TiAlSi)组成；于一或多个金属功函数层上方沉积第二覆盖层；及于第二覆盖层上方沉积第二金属层。
尽管上文涉及本公开内容的实施方式，但在不脱离上文的基本范围下可设计本公开内容的其他及进一步实施方式。

Claims (15)

1.一种用于形成半导体结构的方法，包含以下步骤：
于高k介电层的第一表面上方沉积第一覆盖层，所述第一覆盖层具有第一表面；及
于所述第一覆盖层的所述第一表面上方沉积金属层，所述金属层具有第一表面，其中所述金属层包含钛铝硅化物材料。
2.如权利要求1所述的方法，包含以下步骤：在沉积所述金属层之前，从所述第一覆盖层的所述第一表面去除氧化物层。
3.如权利要求2所述的方法，其中去除所述氧化物层包含以下步骤：使所述第一覆盖层接触金属氯化物，所述金属氯化物的量足以去除氧化物层。
4.如权利要求1或2所述的方法，其中沉积所述金属层是在350至470摄氏度的温度下进行。
5.如权利要求1至4任一项所述的方法，其中沉积所述金属层是由原子层沉积进行。
6.如权利要求1至5任一项所述的方法，进一步包含以下步骤：于所述金属层的所述第一表面上方沉积第二覆盖层，其中所述第二覆盖层为n型金属材料。
7.如权利要求1至6任一项所述的方法，其中所述第一覆盖层包含氮化钛(TiN)或氮化钽(TaN)。
8.如权利要求1至7任一项所述的方法，其中沉积至少一个所述金属层包含以下步骤：循环地沉积第一钛单层、第一铝单层及硅单层，以形成钛铝硅化物(TiAlSi)材料。
9.如权利要求1至8任一项所述的方法，其中所述金属层包含40至50原子百分比的量的钛。
10.如权利要求1至9任一项所述的方法，其中所述金属层包含1至10原子百分比的铝。
11.如权利要求1至10任一项所述的方法，其中所述金属层包含30至40原子百分比的硅。
12.如权利要求1至11任一项所述的方法，其中在所述第一覆盖层中包含具有约5至15埃的厚度的氮化钛，且所述金属层为具有约10至50埃的厚度的TiAlSi。
13.一种处理高k介电材料的方法，包含以下步骤：
于高k介电层上方沉积第一覆盖层，所述第一覆盖层具有第一表面；
于所述第一覆盖层的所述第一表面上方沉积一或多个金属功函数层，其中所述一或多个金属功函数层包含钛铝硅化物(TiAlSi)；
于所述一或多个金属功函数层上方沉积第二覆盖层；及
视情况地，于所述第二覆盖层上方沉积第二金属层。
14.如权利要求13所述的方法，其中通过使至少一种卤化钛前驱物、至少一种铝前驱物及至少一种硅烷前驱物反应来沉积所述一或多个金属功函数层。
15.一种非瞬时计算机可读取媒体，具有储存于所述非瞬时计算机可读取媒体上的指令，当执行所述指令时引发形成半导体结构的方法，所述方法包含以下步骤：于高k介电层的第一表面上方沉积第一覆盖层，所述第一覆盖层具有第一表面；及于所述第一覆盖层的所述第一表面上方沉积金属层，所述金属层具有第一表面，其中所述金属层包含钛铝硅化物材料。
CN201980066546.8A 2018-10-08 2019-10-07 使用金属基前驱物的原子层沉积(ald)工艺的n型金属氧化物半导体(nmos)金属栅极材料的方法与设备 Pending CN112823408A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862742864P 2018-10-08 2018-10-08
US62/742,864 2018-10-08
PCT/US2019/055014 WO2020076710A1 (en) 2018-10-08 2019-10-07 Methods and apparatus for n-type metal oxide semiconductor (nmos) metal gate materials using atomic layer deposition (ald) processes with metal based precursors

Publications (1)

Publication Number Publication Date
CN112823408A true CN112823408A (zh) 2021-05-18

Family

ID=70051510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066546.8A Pending CN112823408A (zh) 2018-10-08 2019-10-07 使用金属基前驱物的原子层沉积(ald)工艺的n型金属氧化物半导体(nmos)金属栅极材料的方法与设备

Country Status (5)

Country Link
US (1) US11075276B2 (zh)
KR (1) KR102739868B1 (zh)
CN (1) CN112823408A (zh)
TW (1) TWI837191B (zh)
WO (1) WO2020076710A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11359282B2 (en) * 2020-08-12 2022-06-14 Applied Materials, Inc. Methods for forming impurity free metal alloy films
US11664229B2 (en) 2020-09-24 2023-05-30 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties
US12414340B2 (en) * 2021-07-29 2025-09-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including nanosheet channel structure and method for forming the same
US20230323543A1 (en) * 2022-04-06 2023-10-12 Applied Materials, Inc. Integrated cleaning and selective molybdenum deposition processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601606A (zh) * 2015-10-19 2017-04-26 中芯国际集成电路制造(上海)有限公司 Nmos器件、半导体装置及其制造方法
CN106653833A (zh) * 2015-10-28 2017-05-10 台湾积体电路制造股份有限公司 鳍式场效晶体管装置与形成鳍式场效晶体管装置的方法
CN107978510A (zh) * 2016-10-21 2018-05-01 朗姆研究公司 通过减少和去除金属氧化物形成接触和互连的系统和方法
CN109979937A (zh) * 2017-12-22 2019-07-05 三星电子株式会社 半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080268635A1 (en) 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US20060091483A1 (en) * 2004-11-02 2006-05-04 Doczy Mark L Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
US20060094180A1 (en) * 2004-11-02 2006-05-04 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
JP2007288096A (ja) * 2006-04-20 2007-11-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8349680B2 (en) * 2008-08-21 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. High-k metal gate CMOS patterning method
US8129280B2 (en) 2009-07-24 2012-03-06 Applied Materials, Inc. Substrate device having a tuned work function and methods of forming thereof
KR101656443B1 (ko) 2009-11-20 2016-09-22 삼성전자주식회사 금속 게이트 스택 구조물을 갖는 씨모스 소자
JP5809596B2 (ja) * 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
US8846550B1 (en) * 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US10109534B2 (en) 2014-03-14 2018-10-23 Applied Materials, Inc. Multi-threshold voltage (Vt) workfunction metal by selective atomic layer deposition (ALD)
KR102290685B1 (ko) 2015-06-04 2021-08-17 삼성전자주식회사 반도체 장치
US9824929B2 (en) 2015-10-28 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
CN106910713B (zh) * 2015-12-22 2020-08-04 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
TWI806881B (zh) * 2017-07-13 2023-07-01 美商應用材料股份有限公司 金屬閘極之低厚度相依功函數nMOS整合
US10665450B2 (en) 2017-08-18 2020-05-26 Applied Materials, Inc. Methods and apparatus for doping engineering and threshold voltage tuning by integrated deposition of titanium nitride and aluminum films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601606A (zh) * 2015-10-19 2017-04-26 中芯国际集成电路制造(上海)有限公司 Nmos器件、半导体装置及其制造方法
CN106653833A (zh) * 2015-10-28 2017-05-10 台湾积体电路制造股份有限公司 鳍式场效晶体管装置与形成鳍式场效晶体管装置的方法
CN107978510A (zh) * 2016-10-21 2018-05-01 朗姆研究公司 通过减少和去除金属氧化物形成接触和互连的系统和方法
CN109979937A (zh) * 2017-12-22 2019-07-05 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
TW202025299A (zh) 2020-07-01
KR102739868B1 (ko) 2024-12-05
US11075276B2 (en) 2021-07-27
KR20210057201A (ko) 2021-05-20
TWI837191B (zh) 2024-04-01
WO2020076710A1 (en) 2020-04-16
US20200111885A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
US7939455B2 (en) Method for forming strained silicon nitride films and a device containing such films
CN103681285B (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
CN103887340B (zh) 用于FinFET的N功函数金属层
CN100536161C (zh) 具有控制应力的氮化硅膜
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
US9879341B2 (en) Method and apparatus for microwave assisted chalcogen radicals generation for 2-D materials
WO2008115266A2 (en) Growth of metallic nanodots using specific precursors
US12387927B2 (en) Deposition of boron films
TWI827750B (zh) 減少半導體結構中有效氧化物厚度的方法
US20230295803A1 (en) Methods of growing metal-containing films
US7737051B2 (en) Silicon germanium surface layer for high-k dielectric integration
CN118355486A (zh) 使用硅化钌的双硅化物处理
US10475665B2 (en) Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
US20250299946A1 (en) Method for forming conformal silicon oxide thin film
CN114616680B (zh) Pmos高k金属栅极
CN120457792A (zh) 通过钼与钛的集成的触点电阻降低
WO2024215508A1 (en) Methods of growing metal-containing films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination