CN112811901A - 一种高介晶界层陶瓷材料及晶界层陶瓷基板的制备方法 - Google Patents

Abstract

本发明公开了一种高介晶界层陶瓷材料及晶界层陶瓷基板的制备方法，陶瓷材料包括：主体材料：钛酸锶；施主材料：La₂O₃和Nb₂O₅；烧结助剂：SiO₂和Li₂CO₃；受主材料：Bi₂O₃、CuO和ZnO中的一种或多种；烧结助剂用于降低瓷料烧结温度并促进晶粒发育；受主材料作为氧化烧结的晶界绝缘化涂覆料；基于上述陶瓷材料以二次烧结完成晶界层陶瓷基板制备，分别为还原半导体化烧结和氧化晶界层绝缘烧结。本发明在陶瓷材料中掺加助烧剂并采用二次烧结方式制备陶瓷基板，一方面节省能源，另一方面可以在较低烧结温度下得到较大尺寸粒径，有利于介电常数提高；同时，在晶界绝缘化过程中，添加ZnO，提升产品绝缘电阻和绝缘强度。

Description

一种高介晶界层陶瓷材料及晶界层陶瓷基板的制备方法

技术领域

本发明涉及电容器技术领域，具体涉及一种高介晶界层陶瓷材料及晶界层陶瓷基板的制备方法。

背景技术

电子器件小型化趋势要求电容具有更小尺寸和更大的储能密度，而晶界层陶瓷具有超高介电常数，满足电容这一要求，因此被广泛用于电容的介质材料。

目前，国内对高介电常数的晶界层陶瓷材料研发、量产能力与国外同类产品仍有较大差距，国外相关陶瓷介电常数可达10000～60000且已量产；而国内同类产品可靠性、量产能力及成熟度与国外有一定差距。

在技术方面，晶界层陶瓷基板的制备有一次烧结和二次烧结两种制备方法；一次烧结多处于实验室研发阶段，因在一次升降温过程中先后完成还原和氧化反应，工艺控制难度大，产品性能稳定性较差；市售产品主要以二次烧结为主，先高温还原烧结，后于空气中进行氧化热处理，产品性能较稳定、可靠性高，但还原烧结温度过高(1450℃左右)。

综上，制备高介晶界层陶瓷基板的主要问题是还原烧结温度高，陶瓷基板易卷曲、开裂，绝缘性能差；最终产品性能一致性、可靠性低。

发明内容

针对现有技术中存在的上述问题，本发明提供一种介电常数为10000～15000、性能一致性较好、可靠性较好、具备量产性的高介晶界层陶瓷材料及晶界层陶瓷基板的制备方法。

本发明公开了一种高介晶界层陶瓷材料，包括：

主体材料：钛酸锶；

施主材料：La₂O₃和Nb₂O₅；

烧结助剂：SiO₂和Li₂CO₃；

受主材料：Bi₂O₃、CuO和ZnO中的一种或多种；所述受主材料作为氧化烧结的晶界绝缘化涂覆料。

作为本发明的进一步改进，所述La₂O₃的掺加量为所述钛酸锶的(0.1～1)wt％，所述Nb₂O₅的掺加量为所述钛酸锶的(0.1～1)wt％。

作为本发明的进一步改进，所述SiO₂的掺加量为所述主体材料和施主材料之和的(0.2～1)wt％，所述Li₂CO₃的掺加量为所述主体材料和施主材料之和的(0.5～5)wt％。

作为本发明的进一步改进，所述受主材料使用时与PVA溶液混合，配置的混合溶液为50～100g/L。

作为本发明的进一步改进，所述受主材料为Bi₂O₃、CuO和ZnO的混合，所述Bi₂O₃、CuO和ZnO的质量比为(0.1～100)：(0.1～100)：(0～20)。

本发明还公开了一种高介晶界层陶瓷基板的制备方法，包括：

步骤1、将主体材料、施主材料和烧结助剂混合球磨，并干燥过筛，制得混合料；

步骤2、将所述混合料与PVA溶液混合，经流延、叠层、切割、成型，制得膜片；

步骤3、将所述膜片放置于氧化锆板上，并进行叠层；在H₂/N₂＝5％～20％的还原气氛条件下，1200～1300℃温度下还原烧结2～6小时；待炉温冷却至室温后，完成膜片的半导体化，制得半导化基板；

步骤4、将受主材料与PVA溶液混合成悬浊液，并搅拌使固体颗粒在悬浊液中均匀分散；用丝网印刷将所述悬浊液均匀涂覆于所述半导化基板表面；

步骤5、涂覆完成后，对所述半导化基板进行氧化热处理，900～1150℃温度下氧化烧结1～2小时；待炉温冷却至室温后，制得晶界层陶瓷基板。

作为本发明的进一步改进，在所述步骤1中，

混合球磨5～8小时，出料后干燥、过60目筛，所述混合料的粒径为d₅₀＜3μm。

作为本发明的进一步改进，在所述步骤2中，

所述PVA溶液为所述混合料的(20～30)wt％。

作为本发明的进一步改进，在所述步骤3中，

在＜1000℃的低温段，升温速率为5℃/min；在＞1000℃高温段，升温速率为2℃/min，直至升温到还原烧结温度。

作为本发明的进一步改进，在所述步骤5中，

升温速率＞7℃/min，直至升温到氧化烧结温度。

与现有技术相比，本发明的有益效果为：

1、本发明采用Li₂CO₃与SiO₂的复合烧结助剂，其可将还原烧结温度从1450℃降低至1200～1300℃；在上述复合烧结助剂中，适量Li₂CO₃可降低还原烧结温度至1200～1300℃，利用SiO₂熔融态下粘度高的特点，可降低Li₂CO₃在高温下的快速挥发，确保过程可控；

2、本发明的还原烧结过程采用叠层烧结工艺，可避免薄层(0.24mm)的陶瓷基板由于烧结过程中晶粒生长及膜片高温收缩产生内应力而导致的变形、弯曲和破碎，制得的基板表面平整无卷曲，电学性能一致性，可靠性高；

3、本发明选择的晶界绝缘化涂覆料中包括ZnO，可在其他性能满足需求基础上，进一步提升材料的绝缘电阻和绝缘强度。

附图说明

图1为本发明一种实施例公开的晶界层陶瓷基板的制备方法的流程图；

图2为本发明一种实施例公开的叠层烧结的叠层示意图；

图3a为现有普通烧结的膜片示意图；

图3b为本发明一种实施例公开的叠层烧结的膜片示意图；

图4a～图4f本发明一种实施例公开的样品1～6还原烧结后的半导体基板的金相显微形貌图。

图中：

1、氧化锆板；2、膜片。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图对本发明做进一步的详细描述：

为解决现有制备高介晶界层陶瓷基板时存在的还原烧结温度高，陶瓷基板易卷曲、开裂，绝缘性能差，最终产品性能一致性、可靠性低的问题，本发明对高介晶界层陶瓷材料的配方进行重新设计，并用叠层二次烧结方式(先还原烧结、后氧化烧结)制备晶界层陶瓷基板，降低了烧结温度且过程工艺容易控制，基板性能优良。主要包括：本发明在陶瓷材料中掺加助烧剂并采用二次烧结方式制备陶瓷基板，一方面节省能源，另一方面可以在较低烧结温度下得到较大尺寸粒径，有利于介电常数提高；同时，在晶界绝缘化过程中，添加ZnO，提升产品绝缘电阻和绝缘强度。具体的：

本发明提供一种高介晶界层陶瓷材料，包括：

主体材料：钛酸锶；

施主材料：La₂O₃和Nb₂O₅；

烧结助剂：SiO₂和Li₂CO₃；烧结助剂用于降低瓷料烧结温度并促进晶粒发育；

受主材料：Bi₂O₃、CuO和ZnO中的一种或多种。

其中，

施主材料中，La₂O₃的掺加量为钛酸锶的(0.1～1)wt％，Nb₂O₅的掺加量为钛酸锶的(0.1～1)wt％。施主材料中的La取代钛酸中的Sr、施主材料中的Nb取代钛酸中的Ti，以实现还原烧结后材料半导体化；

进一步，本发明采用La₂O₃与Nb₂O₅作为施主材料原理如下：

由上可知，陶瓷基板半导体化由原子价取代和还原气氛烧结共同作用，在材料体系中产生氧空位和弱结合的(Ti⁴⁺·e)离子，降低体系电阻率。

烧结助剂中，SiO₂的掺加量为主体材料和施主材料之和的(0.2～1)wt％，Li₂CO₃的掺加量为主体材料和施主材料之和的(0.5～5)wt％。其设计原理为：本发明采用Li₂CO₃与SiO₂的复合烧结助剂，其可将还原烧结温度从1450℃降低至1200～1300℃；在上述复合烧结助剂中，适量Li₂CO₃可降低还原烧结温度至1200～1300℃，利用SiO₂熔融态下粘度高的特点，可降低Li₂CO₃在高温下的快速挥发，确保过程可控；

进一步，本发明采用Li₂CO₃与SiO₂作为晶界层陶瓷材料的复合烧结助剂的原理为：

Li₂CO₃熔点低，在720℃即可熔化成液相，SrO、TiO₂可溶解于Li₂O中形成Li₂O-SrO-TiO₂液相，该液相与晶粒完全浸润，晶粒长大为液相烧结下的蒸发——凝聚过程。但是要严格控制Li₂CO₃掺加量，原因如下：

(1)若液相含量过高，会增加晶粒生长过程中传质的距离，反而不利于晶粒生长；

(2)Li⁺在一定程度上起受主作用，会降低体系内氧空位和自由电子，不利于半导体化，故Li₂CO₃掺量应控制在(0.5～5)wt％范围内。

(3)SiO₂可与Li₂O产生低共熔相，促进晶粒生长；同时SiO₂液相粘度大，可以减少Li₂CO₃在烧结过程中挥发，使体系烧结过程可控，故Li₂CO₃和SiO₂复合有协同助烧效果。SiO₂含量要控制在(0.2～1)wt％之内。

受主材料作为氧化烧结的晶界绝缘化涂覆料，受主材料使用时与PVA(聚乙烯醇)溶液混合，配置的混合溶液为50～100g/L。使用时，可采用受主氧化物(0～100)wt％Bi₂O₃、(0～100)wt％CuO和(0～20)wt％ZnO复合涂覆或单独涂覆；优选Bi₂O₃、CuO和ZnO复合涂覆；进一步，Bi₂O₃、CuO和ZnO的质量比为(0.1～100)：(0.1～100)：(0～20)，优选Bi₂O₃、CuO和ZnO的质量比为1:1:0.4。

本发明采用Bi₂O₃、CuO和ZnO作为受主材料的原理为：

Bi³⁺，Cu²⁺，Zn²⁺在体系内可接受自由电子进行配位，起受主作用，提高体系电阻率，且由于Bi₂O₃、CuO和ZnO熔融态下沿晶界扩散速率远大于在晶粒内部扩散速率，故可将晶界进行绝缘化，而晶粒还保持半导体状态，以形成晶界层陶瓷结构。

单独进行Bi₂O₃掺杂，体系介电常数高，损耗值较小＜1％，抗击穿强度差；但掺CuO，体系介电常数低，1％＜损耗值＜2％，抗击穿强度高；复合加入ZnO后，可进一步提高体系绝缘电阻率；故采用三者复合，可得到综合性能优异的晶界层陶瓷材料。

如图1所示，本发明提供一种高介晶界层陶瓷基板的制备方法，其以二次层叠烧结完成晶界层陶瓷基板制备，分别为还原半导体化烧结和氧化晶界层绝缘烧结，具体包括：

步骤1、将主体材料、施主材料和烧结助剂混合球磨，并干燥过筛，制得混合料；

具体为：

将按预设加入量称取的钛酸锶主料与La₂O₃、Nb₂O₅、SiO₂、Li₂CO₃加入到球磨机中，混合球磨5～8小时，出料后干燥、过60目筛，制得粒径为d₅₀＜3μm的混合料。

步骤2、将混合料与PVA溶液混合，经流延、叠层、切割、成型，制得膜片；

具体为：

将混合料与(20～30)wt％PVA溶液混合均匀，经流延、叠层、切割、成型，制得38mm*38mm*0.24mm的膜片。

步骤3、将膜片放置于氧化锆板上，并进行叠层；而后，在还原气氛条件下还原烧结；待炉温冷却至室温后，制得半导化基板；

具体为：

成型后的膜片排胶后，将膜片2放置于氧化锆板1上，并进行叠层，如图2所示；而后，在H₂/N₂＝5％～20％(进一步优选为5％～10％，优选为5％)的还原气氛条件下，1200～1300℃温度下还原烧结2～6小时(进一步优选为2～4小时)；待炉温冷却至室温后，完成膜片的半导体化，制得半导化基板；

进一步，为了避免膜片在烧结过程中发生卷曲，在＜1000℃的低温段，升温速率为4～6℃/min，优选为5℃/min；在＞1000℃高温段，升温速率为2～3℃/min，优选为2℃/min；直至升温到还原烧结温度1200～1300℃并保温2～4小时，优选为升温到还原烧结温度1250℃并保温2小时；

进一步，还原烧结过程中注意气氛中H₂含量不宜过高，否则会造成烧结后瓷体晶格畸变，影响最终基板性能，如图3a、3b所示；为了避免高温还原烧结过程中，基板因内部应力作用造成变形，本发明采用叠层烧结的方式，在一定程度上阻止内应力造成基板变形，保证基板平整。

步骤4、将受主材料与PVA溶液混合成悬浊液，搅拌并确保固体颗粒在悬浊液中均匀分散，且制得粘度50～100g/L；用丝网印刷将悬浊液均匀涂覆于半导化基板表面，控制每次涂覆厚度相同。

步骤5、涂覆完成后，在马弗炉中对半导化基板进行氧化热处理，900～1150℃温度下氧化烧结1～2小时；待炉温冷却至室温后，制得晶界层陶瓷基板；

进一步，为了减少Bi₂O₃的挥发，热处理升温速率应加快(＞7℃/min)，并于热处理温度下保温2小时，晶界层即缓慢绝缘化，之后样品随炉冷却，完成晶界层陶瓷基板制备。

基于上述步骤1～5完成晶界层陶瓷基板制备后，对陶瓷基板进行清洗、喷金、划片，制备成0303 50V芯片，进行电学性能测试。

实施例：

本发明提供一种高介晶界层陶瓷材料，还原烧结材料配方配方如表1所示、氧化烧结涂覆料配方如表2所示，单位为g：

表1

样品编号	1	2	3	4	5	6
							SrTiO<sub>3</sub>	900	900	900	900	900	900
La<sub>2</sub>O<sub>3</sub>	3.3	3.3	3.3	3.3	3.3	3.3
							Nb<sub>2</sub>O<sub>5</sub>	4	4	4	4	4	4
Li<sub>2</sub>CO<sub>3</sub>	/	9.2	9.2	9.2	9.2	9.2
							SiO<sub>2</sub>	/	/	1.8	1.8	1.8	1.8
烧结温度	1450℃	1250℃	1250℃	1250℃	1250℃	1250℃

表2

本发明提供一种基于上述样品1～6的陶瓷材料的晶界层陶瓷基板的制备方法，包括：

步骤1、按照表1配方称量相应质量的物料，于球磨机上粉磨5小时，出料、干燥、过60目筛；

步骤2、将上述物料与20％PVA水溶液混合，进行流延、叠层、切割为(38mm*38mm*0.24mm)膜片；

步骤3、膜片放置在氧化锆板上，并进行叠层，1—6号样品烧结温度如表1示，还原气氛H₂/O₂＝5％；为了避免膜片在烧结过程中发生卷曲，在低温段(＜1000℃)升温速率为5℃/min，在高温段(＞1000℃)升温速率为2℃/min，直至升温到烧结温度并保温2小时，随后样品随炉冷却至室温，完成还原烧结；

步骤4、按照表2配方进行配料，并与20％PVA溶液配制成50g/L悬浊液，搅拌均匀；用丝网印刷工艺将配制好的涂覆料涂覆于还原烧结出炉的基板上；

步骤5、对涂覆后的基板进行热处理，温度见表2；为了减少Bi₂O₃的挥发，热处理升温速率应加快(＞7℃/min)，并于热处理温度下保温2小时，之后样品随炉冷却，完成晶界层陶瓷基板制备。

将晶界层陶瓷基板划片为0303-50V芯片进行测试，测试结果如表3所示：

表3

叠层烧结工艺效果如图3a、3b所示，在同样烧结工艺条件下，采用叠层烧结基板平整度大幅提高。

还原烧结后，半导体基板金相显微形貌如图4a～4f所示；

高介晶界层陶瓷材料介电常数可由下式计算：

ε_r≈K_i(d_g/d_i)

式中，ε_r为表观介电常数；K_i为晶界层的介电常数；d_g表示晶粒尺寸；d_i表示晶界层厚度。

由上式可知，介电常数与晶粒尺寸成正比，晶粒尺寸越大，介电常数越高。一般来讲，晶粒尺寸小于20μm，介电常数10000～15000。

由图4a～4f可知，6个配方所制得的材料晶粒均小于20μm，故所制得的材料介电常数范围为10000～15000。

结合电性能测试结果可知，Li₂CO₃和SiO₂具有良好的助烧效果，在较低温度(1250℃)即可获得需求的晶粒尺寸，且尺寸分布均匀性优于未掺样品。但同时也要注意，单掺助烧剂Li₂CO₃无助烧效果，由于其熔点低，700℃开始挥发，因此需要在Li₂CO₃中复合SiO₂，减缓Li₂CO₃挥发，复合助烧剂助烧效果提升明显。

在氧化烧结阶段，Bi₂O₃单掺获得的材料介电常数最高，且介质损耗低；CuO单掺的材料绝缘电阻较Bi₂O₃高一个数量级；因此，采用Bi₂O₃和CuO复合可获得综合性能较好的介质陶瓷。ZnO的加入，可继续提升材料绝缘电阻和击穿强度，但对介电常数有一定降低作用。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高介晶界层陶瓷材料，其特征在于，包括：

主体材料：钛酸锶；

施主材料：La₂O₃和Nb₂O₅；

烧结助剂：SiO₂和Li₂CO₃；

受主材料：Bi₂O₃、CuO和ZnO中的一种或多种；所述受主材料作为氧化烧结的晶界绝缘化涂覆料。

2.如权利要求1所述的高介晶界层陶瓷材料，其特征在于，所述La₂O₃的掺加量为所述钛酸锶的(0.1～1)wt％，所述Nb₂O₅的掺加量为所述钛酸锶的(0.1～1)wt％。

3.如权利要求1所述的高介晶界层陶瓷材料，其特征在于，所述SiO₂的掺加量为所述主体材料和施主材料之和的(0.2～1)wt％，所述Li₂CO₃的掺加量为所述主体材料和施主材料之和的(0.5～5)wt％。

4.如权利要求1所述的高介晶界层陶瓷材料，其特征在于，所述受主材料使用时与PVA溶液混合，配置的混合溶液为50～100g/L。

5.如权利要求1或4所述的高介晶界层陶瓷材料，其特征在于，所述受主材料为Bi₂O₃、CuO和ZnO的混合，所述Bi₂O₃、CuO和ZnO的质量比为(0.1～100)：(0.1～100)：(0.1～20)。

6.一种基于如权利要求1～5中任一项所述的高介晶界层陶瓷材料的晶界层陶瓷基板的制备方法，其特征在于，包括：

步骤1、将主体材料、施主材料和烧结助剂混合球磨，并干燥过筛，制得混合料；

步骤2、将所述混合料与PVA溶液混合，经流延、叠层、切割、成型，制得膜片；

步骤3、将所述膜片放置于氧化锆板上，并进行叠层；在H₂/N₂＝5％～20％的还原气氛条件下，1200～1300℃温度下还原烧结2～6小时；待炉温冷却至室温后，完成膜片的半导体化，制得半导化基板；

步骤4、将受主材料与PVA溶液混合成悬浊液，并搅拌使固体颗粒在悬浊液中均匀分散；用丝网印刷将所述悬浊液均匀涂覆于所述半导化基板表面；

步骤5、涂覆完成后，对所述半导化基板进行氧化热处理，900～1150℃温度下氧化烧结1～2小时；待炉温冷却至室温后，制得晶界层陶瓷基板。

7.如权利要求6所述的制备方法，其特征在于，在所述步骤1中，

混合球磨5～8小时，出料后干燥、过60目筛，所述混合料的粒径为d₅₀＜3μm。

8.如权利要求6所述的制备方法，其特征在于，在所述步骤2中，

所述PVA溶液为所述混合料的(20～30)wt％。

9.如权利要求6所述的制备方法，其特征在于，在所述步骤3中，

在＜1000℃的低温段，升温速率为5℃/min；在＞1000℃高温段，升温速率为2℃/min，直至升温到还原烧结温度。

10.如权利要求6所述的制备方法，其特征在于，在所述步骤5中，

升温速率＞7℃/min，直至升温到氧化烧结温度。

Images