[go: up one dir, main page]

CN112530810B - 一种开关元件的制备方法、阵列基板的制备方法和显示面板 - Google Patents

一种开关元件的制备方法、阵列基板的制备方法和显示面板 Download PDF

Info

Publication number
CN112530810B
CN112530810B CN202011327088.XA CN202011327088A CN112530810B CN 112530810 B CN112530810 B CN 112530810B CN 202011327088 A CN202011327088 A CN 202011327088A CN 112530810 B CN112530810 B CN 112530810B
Authority
CN
China
Prior art keywords
width
layer
etching barrier
barrier layer
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011327088.XA
Other languages
English (en)
Other versions
CN112530810A (zh
Inventor
林春燕
卓恩宗
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202011327088.XA priority Critical patent/CN112530810B/zh
Publication of CN112530810A publication Critical patent/CN112530810A/zh
Application granted granted Critical
Publication of CN112530810B publication Critical patent/CN112530810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种开关元件的制备方法、阵列基板的制备方法和显示面板，所述开关元件的制备方法包括步骤：在衬底上形成具有第一宽度的多晶硅层；在多晶硅层上依次形成栅极绝缘层、栅极金属层和蚀刻阻挡层，所述栅极金属层具有一第二宽度，所述蚀刻阻挡层具有一第三宽度；对多晶硅层进行第一次离子注入形成过渡掺杂区；对蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层；进行第二次离子注入，形成重掺杂区、未掺杂区和轻掺杂区；所述第四宽度大于等于所述第二宽度；通过增加蚀刻阻挡层，改变蚀刻阻挡层的宽度完成梯度离子注入，可以减少光罩，且栅极层宽度大于等于多晶硅层宽度，可以改善短沟道效应。

Description

一种开关元件的制备方法、阵列基板的制备方法和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种开关元件的制备方法、阵列基板的制备方法和显示面板。
背景技术
现有技术多采用低温多晶硅薄膜晶体管进行有源矩阵有机发光二极体或主动矩阵有机发光二极体(Active-matrix organic light emitting diode，AMOLED)驱动，低温多晶硅薄膜晶体管，涉及一阵列基板，在其表面沉积缓冲层，非晶硅沉积于缓冲层上，通过准分子激光退火生成多晶硅，栅极绝缘层设于图案化的多晶硅层表面，栅极再设于栅极绝缘层表面。
多晶硅半导体层的沟道两侧设有重掺杂区和轻掺杂区，制备工艺较为复杂，且良率较低。
发明内容
本申请的目的是提供一种阵列基板的制备方法、阵列基板和显示面板，减少光罩和制作成本，改善短沟道效应。
本申请公开了一种开关元件的制备方法，包括以下步骤：
在衬底上形成具有第一宽度的多晶硅层；
在多晶硅层上依次形成栅极绝缘层、栅极金属层和蚀刻阻挡层，所述栅极金属层具有一第二宽度，所述蚀刻阻挡层具有一第三宽度；
对多晶硅层进行第一次离子注入形成过渡掺杂区，具体地，所述过渡掺杂区为第一次离子注入于所述多晶硅层上所述蚀刻阻挡层之外的区域；
对所述蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层；
进行第二次离子注入，在所述多晶硅层处对应过渡掺杂区形成重掺杂区，对应被具有第四宽度的所述蚀刻阻挡层覆盖的位置则形成未掺杂区；对应所述重掺杂区与所述未掺杂区之间的区域形成轻掺杂区；
移除蚀刻阻挡层，在栅极金属层上方依次形成绝缘层、源漏极金属层；
其中，所述第一宽度大于所述第三宽度，所述第三宽度大于所述第四宽度，所述第四宽度大于等于所述第二宽度。
可选的，所述第四宽度为所述第二宽度的1.2倍以上。
可选的，所述第四宽度大于3.5微米，且小于等于4.2微米。
可选的，对所述蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层的步骤包括：
将具有第三宽度的所述蚀刻阻挡层变成具有第四宽度的蚀刻阻挡层。
可选的，所述重掺杂区的浓度为1014每立方厘米及其以上，所述轻掺杂区浓度为1011～1013每立方厘米。
可选的，所述灰化处理时选用的气体为氧气；其中，所述氧气的流量为6000～12000标准毫升/分钟之间，灰化处理的时间控制在15-30秒。
可选的，所述灰化处理时选用的气体为氧气和六氟化硫的混合气体，其中，所述氧气的流量为6000～12000标准毫升/分钟之间，所述六氟化硫流量为0～400标准毫升/分钟之间，灰化处理的时间控制在15～30秒。
本申请还公开了一种阵列基板的制备方法，包括步骤：
使用如上任一所述的开关元件的制备方法制得开关元件；
在所述开关元件的源漏极金属层上铺设钝化层材料以形成钝化层；以及
在所述钝化层上形成像素电极层，所述像素电极层连接到源极和漏极。
本申请还公开了一种显示面板，包括采用上述所述的一种阵列基板的制备方法制得的阵列基板以及与所述阵列基板对盒设置的对置基板。
可选的，所述阵列基板上设置有遮光层，所述遮光层对应设置在所述栅极金属层未覆盖到的沟道区的位置。
相对于传统掺杂单独设计光罩的方案来说，本申请在避免制备过程中直接对多晶硅材料进行离子注入形成源极/漏极接触区而对多晶硅材料的晶格结构产生破坏的前提下，减少离子掺杂所需的光罩数量，采用蚀刻阻挡层为离子注入阻挡层，可完成梯度离子注入，所述第四宽度大于等于所述第二宽度；通过增加蚀刻阻挡层，改变蚀刻阻挡层的宽度完成梯度离子注入，可以减少光罩，且栅极层宽度大于等于多晶硅层宽度，可以改善短沟道效应，且不降低器件导通电流，不因光照条件下而产生漏电流，而引起的显示品质变差等系列问题，克服了传统掺杂需要单独设计光罩而增加制作成本的缺陷。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种开关元件的制备方法示意图；
图2是本申请的一实施例的开关元件的结构示意图；
图3一实施例的一种阵列基板的制备方法示意图；；
图4是本申请的一实施例的阵列基板的制备方法的示意图；
图5是本申请的另一实施例的显示面板的示意图；
图6是本申请的另一实施例的阵列基板的示意图。
其中，100、显示面板；200、阵列基板；201、衬底；202、缓冲层；203、多晶硅层；204、栅极绝缘层；205、栅极金属层；206、蚀刻阻挡层；206a、蚀刻阻挡层；207、绝缘层；208、源极金属层；208a、源极重掺杂区；208b、源极轻掺杂区；209、漏极金属层；209a漏极重掺杂区；209b、漏极轻掺杂区；210钝化层；211、像素电极层；212、过孔。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
参考图1和图2所示，作为本申请的一实施例，公开了一种开关元件的制备方法，以阵列基板中的开关元件的制备方法为例，包括步骤：
I：在衬底上形成具有第一宽度的多晶硅层；
II：在多晶硅层上依次形成栅极绝缘层、栅极金属层和蚀刻阻挡层，所述栅极金属层具有一第二宽度，所述蚀刻阻挡层具有一第三宽度；
III：对多晶硅层进行第一次离子注入形成过渡掺杂区，具体地，所述过渡掺杂区为第一次离子注入于所述多晶硅层上所述蚀刻阻挡层之外的区域；
IV：对所述蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层；
V：进行第二次离子注入，在所述多晶硅层处对应过渡掺杂区形成重掺杂区，对应被具有第四宽度的所述蚀刻阻挡层覆盖的位置则形成未掺杂区；对应所述重掺杂区与所述未掺杂区之间的区域形成轻掺杂区；
VI：移除蚀刻阻挡层，在栅极金属层上方依次形成绝缘层、源漏极金属层；
其中，所述第一宽度L1大于所述第三宽度L3，所述第三宽度L3大于所述第四宽度L4，所述第四宽度L4大于等于所述第二宽度L2，需要说明的是，所述第一宽度、第二宽度、第三宽度和第四宽度是附图2中剖面线方向的宽度，其中，剖面线贯穿两个掺杂区进行剖面，剖面线可以是直线，也可以是折线或曲线。
本方案中，无需再增设光罩，也不会增加制作成本，图案化蚀刻所述阻挡材料层以形成具有预设图案的蚀刻阻挡层，通过改变蚀刻阻挡层的宽度而完成两次离子注入，实现梯度离子注入，形成不同掺杂浓度的重掺杂区和轻掺杂区，避免制备过程中直接对多晶硅材料进行离子注入形成源极/漏极接触区而对多晶硅材料的晶格结构产生破坏，所述第四宽度L4大于等于所述第二宽度L2，如此源漏极之间的距离增大，可以避免产生短沟道效应。
具体的，所述第四宽度大于所述第二宽度，一般设定为第四宽度为所述第二宽度的1.2倍以上，设置多晶硅层203的宽度大于栅极金属层的宽度以方便离子注入，形成离子掺杂区，避免多晶硅层宽度小于栅极金属层的宽度，而阻挡离子注入，从而影响多晶硅层中的重掺杂区和轻掺杂去的离子浓度；需要说明的是，本申请中，所述重掺杂区的浓度为1014每立方厘米及其以上，所述轻掺杂区浓度为1011～1013每立方厘米，具体的，重掺杂区进行了两次离子注入(第一次离子注入部分，在灰化光阻后，又进行了一次离子注入)，掺杂浓度大于轻掺杂区(轻掺杂区是光阻灰化后露出的区域，只进行了第二次离子注入)；经过两次离子注入的区域的掺杂浓度大于1014每立方厘米，为重掺杂区。
常规来说沟道小于3μm，开关元件阈值电压受沟道影响较大，且可能因为有效沟道过短而导致源漏极直接连通，器件失效，本申请设定所述第四宽度大于3.5微米，且小于等于4.2微米，如此可以改善短沟道效应，一般第四宽度取值为4.2微米，此长度可以最大程度的改善短沟道效应，而且也不会对栅极和源漏极之间造成任何影响。
另外，对所述蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层的步骤包括：
将具有第三宽度的所述蚀刻阻挡层变成具有第四宽度的蚀刻阻挡层。
所述灰化处理时选用的气体为氧气(O2)，其中，所述氧气的流量为6000～12000标准毫升/分钟之间，灰化处理的时间控制在15-30秒；或者氧气和六氟化硫(O2+SF6)，其中，氧气(O2)的流量为6000～12000标准毫升/分钟之间，六氟化硫(SF6)流量为0～400标准毫升/分钟之间，灰化处理的时间控制在15～30秒，单纯使用氧气或者氧气和六氟化硫的混合气体都可完成灰化处理，但需要说明的是，单纯选用氧气或者氧气和六氟化硫的混合的气体，不能低于或者超过本申请中的气体的流量范围，否则会影响到灰化的效果，无法使蚀刻阻挡层达到预期的长度而影响掺杂区的掺杂效果。
本申请还公开了一种阵列基板的制备方法，包括如上所述的开关元件的制备方法，并且将所述开关元件的制备方法进行了进一步的细化，具体包括以下步骤：
S1：在衬底201上沉积缓冲层202；
S2：在所述缓冲层202上沉积非晶硅半导体材料层；
S3：对所述非晶硅半导体材料层采用准分子激光退火进行处理，并蚀刻形成具有第一宽度L1的多晶硅层203；
S4：在所述多晶硅层203上沉积栅极绝缘层204；
S5：在所述栅极绝缘层204上方依次沉积栅极金属材料层和蚀刻阻挡材料层；
S6：图案化所述蚀刻阻挡材料层以形成具有预设图案的蚀刻阻挡层206；
S7：采用湿法蚀刻法蚀刻所述栅极金属材料层，控制蚀刻得到位于所述多晶硅层203上方的、具有第二宽度L2的栅极金属层205，以及位于所述栅极金属层上方的，具有第三宽度l3的蚀刻阻挡层206；
S8：进行第一次离子注入，在所述多晶硅层处未被具有第三宽度L3的蚀所述刻阻挡层206覆盖的位置形成过渡掺杂区；
S9：对所述蚀刻阻挡层206进行灰化处理，得到具有第四宽度L4的蚀刻阻挡层；
S10：进行第二次离子注入，在所述多晶硅层处对应过渡掺杂区形成重掺杂区，对应未被具有第四宽度的所述蚀刻阻挡层覆盖的位置则形成轻掺杂区；
S11：移除蚀刻阻挡层；以及
S12：在栅极金属层上方依次形成绝缘层207、源漏极金属层、钝化层210和像素电极层211；
其中，所述第一宽度大于所述第三宽度，所述第三宽度大于所述第四宽度，所述第四宽度大于等于所述第二宽度。
对应被具有第四宽度的所述蚀刻阻挡层覆盖的位置则形成未掺杂区；对应所述重掺杂区与所述未掺杂区之间的区域形成轻掺杂区；通过设定蚀刻阻挡层，进而通过改变蚀刻阻挡层的宽度，从而完成梯度离子注入，不仅可以减少光罩，且避免制备过程中直接对多晶硅材料进行离子注入形成源极/漏极接触区而对多晶硅材料的晶格结构产生破坏，多晶硅层中的沟道区宽度要大于等于栅极金属层的宽度，可以避免短沟道效应。
在完成离子浓度掺杂形成不同的掺杂区后，需要移除蚀刻阻挡层，进一步的，本申请还公开了一种阵列基板的制备方法，包括步骤：
使用如上所述的开关元件的制备方法制得开关元件；
在所述开关元件的源漏极金属层上铺设钝化层材料以形成钝化层；以及
在所述钝化层上形成连接到源极和漏极的像素电极层。
更具体的，如图3所示，在栅极金属层上方依次形成绝缘层、源漏极金属层、钝化层和像素电极层的步骤(S12)中包括步骤：
S121：在所述绝缘层上对应两个重掺杂位置形成过孔；
S122：沉积源漏极金属材料层并蚀刻形成源漏极金属层，源漏极金属层分别与重掺杂区相连接；
S123：在整个基板表面上形成钝化层；以及
S124：在所述钝化层上形成连接到源极和漏极的像素电极；
其中，所述源漏极金属层包括源极金属层和漏极金属层。
上述方案是在移除蚀刻阻挡层后进行的，蚀刻阻挡层在形成轻掺杂区和重掺杂区之后，需要进一步完善阵列基板的制程。
所述栅极金属层的蚀刻时间可通过栅极蚀刻速率得到，湿法蚀刻采用的是业内普遍的金属蚀刻液，如草酸、铝酸等；通过栅极蚀刻速率，可反推得到L长度的栅极需要的蚀刻时间，本申请根据不同的金属蚀刻液分别进行试验，记录蚀刻时间以及对应的蚀刻后的栅极电极长度，记录这个时间，根据不同的显示面板分别确定需要的蚀刻时间。
栅极金属层采用湿法蚀刻，湿法蚀刻是等向性蚀刻，即除垂直蚀刻外，横向蚀刻也在同时进行，可以使得栅极金属层宽度小于光阻宽度。离子注入主要是垂直方向进行注入，横向扩散相比纵向比较慢，一定程度上可以忽略。
另外，为了确保器件有足够的有效沟道长度，设定沟道区长度不小于栅极电极宽度，即沟道长度可以与栅极宽度相当。为避免漏光，可在阵列基板上设置一层遮光层，所述源漏极金属层的沟道区的宽度大于所述栅极金属层的宽度，所述遮光层与所述栅极金属层宽度大于所述源漏极金属层的沟道区的宽度。
也可更改设定沟道长度不大于栅极电极宽度，第一次以L3为掩膜进行掺杂后，去除光阻层，直接以栅电极为掩膜进行第二次掺杂，可以通过离子扩散使得有效沟道长度不大于栅极宽度，即所述源漏极金属层的沟道区的宽度小于所述栅极金属层的宽度。
如图4和图5所示，作为本申请的另一实施例，公开了一种显示面板，所述显示面板包括阵列基板以及与所述阵列基板对盒设置的对置基板，所述对置基板包括彩膜基板，所述阵列基板采用如上所述的阵列基板的制备方法制得，所述阵列基板包括衬底，以及依次设置在衬底上的缓冲层、多晶硅层、栅极绝缘层、栅极金属层、绝缘层、源漏极金属层、钝化层和像素电极层，所述多晶硅层由外向内划分为重掺杂区、轻掺杂区和无掺杂区。所述绝缘层上对应两个重掺杂区位置形成过孔，所述源漏极通过所述过孔与所述重掺杂区相连接。
所述显示面板包括遮光层，所述遮光层设置在阵列基板或者彩膜基板上，对应设置在栅极金属层未覆盖到的沟道区的位置，即遮光层无论设置在阵列基板或者彩膜基板，其投影都能覆盖所述栅极金属没有覆盖到沟道区的位置，防止漏光从而影响开关元件的性能。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，均可适用上述方案。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (9)

1.一种开关元件的制备方法，其特征在于，包括以下步骤：
在衬底上形成具有第一宽度的多晶硅层；
在多晶硅层上依次形成栅极绝缘层、栅极金属层和蚀刻阻挡层，所述栅极金属层具有一第二宽度，所述蚀刻阻挡层具有一第三宽度；
对多晶硅层进行第一次离子注入形成过渡掺杂区，具体地，所述过渡掺杂区为第一次离子注入于所述多晶硅层上所述蚀刻阻挡层之外的区域；
对所述蚀刻阻挡层进行灰化处理，将具有第三宽度的所述蚀刻阻挡层变成具有第四宽度的蚀刻阻挡层；
进行第二次离子注入，在所述多晶硅层处对应过渡掺杂区形成重掺杂区，对应被具有第四宽度的所述蚀刻阻挡层覆盖的位置则形成未掺杂区；对应所述重掺杂区与所述未掺杂区之间的区域形成轻掺杂区；
移除蚀刻阻挡层，在栅极金属层上方依次形成绝缘层、源漏极金属层；
其中，所述第一宽度、所述第二宽度、所述第三宽度和所述第四宽度互不相等，且均小于所述衬底的宽度，所述第一宽度大于所述第三宽度，所述第三宽度大于所述第四宽度，所述第四宽度大于等于所述第二宽度；
所述蚀刻阻挡层设置在所述栅极金属层上，在所述蚀刻阻挡层的宽度为第三宽度时，采用离子注入进行第一次掺杂，所述重掺杂区注入离子，所述轻掺杂区被蚀刻阻挡层进行阻挡，离子未注入；当所述蚀刻阻挡层的宽度由第三宽度变为第四宽度后，采用离子注入进行第二次掺杂，所述重掺杂区第二次注入离子，所述轻掺杂区第一次注入离子，所述重掺杂区进行了两次离子注入，所述轻掺杂区进行了一次离子注入，形成不同浓度的掺杂区的过程中，所述蚀刻阻挡层仅需要一次宽度改变。
2.如权利要求1所述的一种开关元件的制备方法，其特征在于，所述第四宽度为所述第二宽度的1.2倍以上。
3.如权利要求1所述的一种开关元件的制备方法，其特征在于，所述第四宽度大于3.5微米，且小于等于4.2微米。
4.如权利要求1所述的一种开关元件的制备方法，其特征在于，所述重掺杂区的浓度为1014每立方厘米及其以上，所述轻掺杂区浓度为1011～1013每立方厘米。
5.如权利要求1所述的一种开关元件的制备方法，其特征在于，所述灰化处理时选用的气体为氧气；其中，所述氧气的流量为6000～12000标准毫升/分钟之间，灰化处理的时间控制在15～30秒。
6.如权利要求1所述的一种开关元件的制备方法，其特征在于，所述灰化处理时选用的气体为氧气和六氟化硫的混合气体，其中，所述氧气的流量为6000～12000标准毫升/分钟之间，所述六氟化硫流量为0～400标准毫升/分钟之间，灰化处理的时间控制在15～30秒。
7.一种阵列基板的制备方法，其特征在于，包括步骤：
使用如权利要求1-6任意一项所述的开关元件的制备方法制得开关元件；
在所述开关元件的源漏极金属层上铺设钝化层材料以形成钝化层；以及
在所述钝化层上形成像素电极层，所述像素电极层连接到源极和漏极。
8.一种显示面板，其特征在于，包括：
采用如权利要求7所述的一种阵列基板的制备方法制得的阵列基板；以及
对置基板，与所述阵列基板对盒设置。
9.如权利要求8所述的一种显示面板，其特征在于，所述阵列基板上设置有遮光层，所述遮光层对应设置在所述栅极金属层未覆盖到的沟道区的位置。
CN202011327088.XA 2020-11-24 2020-11-24 一种开关元件的制备方法、阵列基板的制备方法和显示面板 Active CN112530810B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011327088.XA CN112530810B (zh) 2020-11-24 2020-11-24 一种开关元件的制备方法、阵列基板的制备方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011327088.XA CN112530810B (zh) 2020-11-24 2020-11-24 一种开关元件的制备方法、阵列基板的制备方法和显示面板

Publications (2)

Publication Number Publication Date
CN112530810A CN112530810A (zh) 2021-03-19
CN112530810B true CN112530810B (zh) 2023-06-16

Family

ID=74993066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011327088.XA Active CN112530810B (zh) 2020-11-24 2020-11-24 一种开关元件的制备方法、阵列基板的制备方法和显示面板

Country Status (1)

Country Link
CN (1) CN112530810B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582894A (zh) 2022-03-10 2022-06-03 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342422B1 (en) * 1999-04-30 2002-01-29 Tsmc-Acer Semiconductor Manufacturing Company Method for forming MOSFET with an elevated source/drain
US6767835B1 (en) * 2002-04-30 2004-07-27 Advanced Micro Devices, Inc. Method of making a shaped gate electrode structure, and device comprising same
KR100624697B1 (ko) * 2005-06-29 2006-09-15 주식회사 하이닉스반도체 리세스 트랜지스터의 듀얼폴리게이트 제조방법
US9419029B1 (en) * 2014-05-06 2016-08-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same
CN106711028A (zh) * 2016-12-21 2017-05-24 惠科股份有限公司 晶体管的修复方法和装置
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN110349859A (zh) * 2019-07-15 2019-10-18 友达光电（昆山）有限公司 低温多晶硅薄膜晶体管显示面板及其制造方法
WO2020187237A1 (zh) * 2019-03-20 2020-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686337B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
TWI383505B (zh) * 2008-11-28 2013-01-21 中華映管股份有限公司 薄膜電晶體及其製造方法
CN103632974B (zh) * 2012-08-24 2016-04-13 上海华虹宏力半导体制造有限公司 P型ldmos表面沟道器件提高面内均匀性的制造方法
CN206618932U (zh) * 2017-03-14 2017-11-07 厦门天马微电子有限公司 显示面板及显示装置
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN109065548B (zh) * 2018-07-17 2020-12-29 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109616415A (zh) * 2018-11-14 2019-04-12 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342422B1 (en) * 1999-04-30 2002-01-29 Tsmc-Acer Semiconductor Manufacturing Company Method for forming MOSFET with an elevated source/drain
US6767835B1 (en) * 2002-04-30 2004-07-27 Advanced Micro Devices, Inc. Method of making a shaped gate electrode structure, and device comprising same
KR100624697B1 (ko) * 2005-06-29 2006-09-15 주식회사 하이닉스반도체 리세스 트랜지스터의 듀얼폴리게이트 제조방법
US9419029B1 (en) * 2014-05-06 2016-08-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same
CN106711028A (zh) * 2016-12-21 2017-05-24 惠科股份有限公司 晶体管的修复方法和装置
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
WO2020187237A1 (zh) * 2019-03-20 2020-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置
CN110349859A (zh) * 2019-07-15 2019-10-18 友达光电（昆山）有限公司 低温多晶硅薄膜晶体管显示面板及其制造方法

Also Published As

Publication number Publication date
CN112530810A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
US9640569B2 (en) Doping method for array substrate and manufacturing equipment of the same
CN104538307B (zh) 一种用于制作多晶硅薄膜晶体管的方法
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
KR101226974B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP6334057B2 (ja) 薄膜トランジスタ及び表示パネル
CN107482055B (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
WO2016106899A1 (zh) 阵列基板及阵列基板制造方法
CN102148259A (zh) 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN107895726A (zh) 一种阵列基板及其制作方法和显示装置
WO2017121012A1 (zh) 一种阵列基板及其制备方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN110148600A (zh) 阵列基板及制备方法
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
US20250081522A1 (en) Thin film transistor and electronic device thereof
WO2017133145A1 (zh) 金属氧化物薄膜晶体管及其制造方法
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN112530810B (zh) 一种开关元件的制备方法、阵列基板的制备方法和显示面板
WO2019090868A1 (zh) 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管
WO2021120378A1 (zh) 一种阵列基板及其制作方法
CN107507839B (zh) 一种阵列基板及其制造方法
US9553170B2 (en) Manufacturing method of thin film transistor and thin film transistor
CN112542516B (zh) 一种主动开关及其制作方法和显示面板
WO2018205947A1 (zh) 阵列基板及其制备方法、显示装置
WO2013163880A1 (zh) 阵列基板及其制造方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant