CN112400211A - 层叠电子部件以及层叠电子部件的制造方法 - Google Patents

Abstract

本发明提供在层叠体的侧面中的屏蔽导体层不易产生形成不良的层叠电子部件。具备：层叠有基体层(1a～1i)的具有包括第一主面(1B)、第二主面(1T)以及侧面(1S)的外表面的层叠体(1)；内部电极(接地电极(2)、线圈电极(3)、电容器电极(4)、布线电极(5))；外部电极(7)以及形成于外部电极(7)的表面的第一镀覆层(9)，至少一个内部电极的端部的至少一部分从层叠体(1)的侧面(1S)露出，在层叠体(1)的侧面(1S)形成第二镀覆层(10)以包含从层叠体(1)的侧面(1S)露出的内部电极的端部，在包含第二镀覆层(10)的层叠体(1)的外表面形成屏蔽导体层(11)，第二镀覆层(10)的厚度比屏蔽导体层(11)的厚度小。

Description

层叠电子部件以及层叠电子部件的制造方法

技术领域

本发明涉及具备层叠有多个基体层的层叠体的层叠电子部件，更详细而言涉及在层叠体的外表面形成有屏蔽导体层的层叠电子部件。

另外，本发明涉及适于制造本发明的层叠电子部件的层叠电子部件的制造方法。

背景技术

为了防止外部电极的表面的氧化、提高外部电极的表面的焊料润湿性，层叠电子部件有时在外部电极的表面形成镀覆层。例如，在专利文献1(日本特开2007-48768号公报)中公开了在外部电极(外部端子)的表面形成有镀覆层(镀覆膜)的层叠电子部件。

另一方面，近年来，随着电子设备的小型化、高功能化的发展，需要在电子设备的基板上高密度地安装很多电子部件。该高密度化的要求越来越高，期望以更高的密度在基板上安装电子部件。

专利文献1：日本特开2007-48768号公报

当要在电子设备的基板上高密度地安装多个电子部件的情况下，电子部件间的噪声引起的干扰成为问题。即，某个电子部件产生的噪声侵入到邻接的其它电子部件，对该电子部件带来不良影响成为问题。

因此，本案申请人研究了在层叠电子部件中，屏蔽导体层形成在层叠体的外表面，使得即使高密度地进行安装，也不会与邻接的其它电子部件产生干扰。即，研究了在层叠体的外表面形成屏蔽导体层，使得不会从外部接受噪声的侵入，并且不会向外部给予噪声。此外，为了确保屏蔽效果，优选将屏蔽导体层经由引出电极与形成于层叠体的内部的接地电极连接，使屏蔽导体层具有接地电位。此外，屏蔽导体层也可以不经由引出电极而直接与接地电极连接。

此时，在层叠体的侧面露出引出电极的端部(或者接地电极的端部)。因此，在外部电极的表面形成镀覆层的工序中，在从层叠体的侧面露出的引出电极的端部也形成有镀覆层。而且，屏蔽导体层形成在包含该镀覆层的层叠体的外表面。此外，在通过引出电极连接接地电极和屏蔽导体层的情况下，此时，在规定的陶瓷生片的主面上以规定的形状涂布用于形成引出电极的导电性糊剂。接下来，将陶瓷生片层叠并使其一体化，且进行烧制，从而制作层叠体。接下来，在形成于层叠体的外表面的外部电极的表面形成镀覆层。

此处，也考虑变更工序的顺序，先进行形成屏蔽导体层的工序，后进行在外部电极的表面形成镀覆层的工序，但在该情况下，也在屏蔽导体层的表面形成镀覆层。而且，镀覆材料的成本上升形成于屏蔽导体层的表面的镀覆层的量。因此，如上述那样，优选先进行在外部电极的表面形成镀覆层的工序，后进行形成屏蔽导体层的工序。

如上述那样，对于形成于引出电极的端部(或者接地电极的端部)的镀覆层与形成于该镀覆层的屏蔽导体层的关系，不进行任何考虑，而通过上述的工序制造具备形成于层叠体的外表面的屏蔽导体层和连接接地电极和屏蔽导体层的引出电极的层叠电子部件时，产生如下的问题。

首先，有时在通过溅射形成屏蔽导体层的工序中，在露出于层叠体的侧面的引出电极的端部形成的镀覆层成为障碍，在屏蔽导体层中产生形成不良。即，溅射一般通过将作为被加工物的层叠体固定在夹具上，然后从上方飞出使金属的原子来进行，此时，由于形成于层叠体的侧面(引出电极的端部)的镀覆层的遮蔽，有时在镀覆层的正下方的部分的层叠体的侧面产生未形成屏蔽导体层的部分，或者产生所形成的屏蔽导体层的厚度不足的部分。

另外，无论是否产生屏蔽导体层的形成不良，在完成后，由于屏蔽导体层的张力被拉伸，形成于层叠体的侧面(引出电极的端部)的镀覆层有时会从引出电极的端部剥离。或者，在使完成的层叠电子部件通过零件供给器时等，从屏蔽导体层的上方对镀覆层施加外力(冲击等)，有时镀覆层从引出电极的端部剥离。而且，由于镀覆层从引出电极的端部剥离，屏蔽导体层与接地电极的电连接变得不充分，有时屏蔽导体层的屏蔽功能降低。

发明内容

本发明是为了解决上述的现有的问题而完成的。作为其手段，本发明的一个实施方式所涉及的层叠电子部件具备：层叠体，具有外表面，该外表面包括第一主面、第二主面以及至少一个侧面，上述侧面连接第一主面和第二主面；内部电极，形成于层叠体的内部；外部电极，形成于层叠体的第一主面或层叠体的第二主面；以及第一镀覆层，形成于外部电极的表面，内部电极的端部从层叠体的侧面露出，第二镀覆层形成于层叠体的侧面，以包含从层叠体的侧面露出的内部电极的端部，在包含形成有第二镀覆层的侧面的层叠体的外表面形成屏蔽导体层，第二镀覆层的厚度比屏蔽导体层的厚度小。

另外，本发明的一个实施方式所涉及的层叠电子部件的制造方法具备：准备陶瓷生片的工序；在规定的陶瓷生片上形成用于形成导通孔导体的通孔，并在通孔中填充导电性糊剂的工序；在规定的陶瓷生片的主面上以规定的形状涂布导电性糊剂，以形成内部电极、外部电极的至少一个电极的工序；层叠陶瓷生片，制作未烧制的层叠体的工序；以规定的轮廓烧制未烧制的层叠体来制作层叠体的工序，其中，该层叠体具有外表面，该外表面包括第一主面、第二主面以及至少一个侧面，该侧面连接第一主面和第二主面，在层叠体的内部形成内部电极，在层叠体的第一主面或层叠体的第二主面形成外部电极，上述内部电极的端部从侧面露出到外部；在外部电极形成第一镀覆层，在包含从层叠体的侧面露出的内部电极的端部的层叠体的侧面形成第二镀覆层的工序；通过滚筒装置，使第二镀覆层平坦化的工序；以及在包含第二镀覆层的层叠体的规定的外表面形成屏蔽导体层的工序。

对于本发明的层叠电子部件而言，形成于层叠体的侧面的镀覆层不易成为形成屏蔽层时的障碍，不易产生层叠体的侧面中的屏蔽导体层的形成不良。另外，对于本发明的层叠电子部件而言，形成于层叠体的侧面的镀覆层不易从内部电极的端部剥离。

另外，根据本发明的层叠电子部件的制造方法，能够容易地制造本发明的层叠电子部件。

附图说明

图1是表示第一实施方式所涉及的层叠电子部件100的剖视图。

图2是表示层叠电子部件100的主要部分剖视图。

图3的(A)是层叠电子部件100的基体层1b的俯视图。图3的(B)是层叠电子部件100的层叠体1的侧视图。

图4的(A)、(B)分别是表示层叠电子部件100的制造方法的一个例子中所实施的工序的剖视图。

图5的(C)～(E)是图4的(B)的接续，分别是表示层叠电子部件100的制造方法的一个例子中所实施的工序的剖视图。

图6的(A-1)～(A-3)分别是表示实施例所涉及的试样110的说明图。图6的(B-1)、(B-2)分别是表示比较例所涉及的试样120的说明图。

图7是第二实施方式所涉及的层叠电子部件200的剖视图。

图8的(A)～(C)分别是层叠电子部件200的层叠体1的侧视图。

具体实施方式

以下，与附图一起对用于实施本发明的方式进行说明。

此外，各实施方式例示性地示出本发明的实施方式，本发明不限定于实施方式的内容。另外，也能够将不同的实施方式所记载的内容组合来实施，该情况下的实施内容也包含于本发明。另外，附图用于帮助说明书的理解，有时被示意性地描绘，所描绘的构成要素或者构成要素间的尺寸的比率有时与说明书所记载的它们的尺寸的比率不一致。另外，存在说明书中所记载的构成要素在附图中被省略的情况、省略个数而被描绘的情况等。

[第一实施方式]

(层叠电子部件100的构造)

图1、图2表示第一实施方式所涉及的层叠电子部件100。但是，图1是层叠电子部件100的剖视图。图2是层叠电子部件100的主要部分剖视图。

另外，图3的(A)表示层叠电子部件100的基体层1b的俯视图。另外，图3的(B)表示层叠电子部件100的层叠体1的侧视图。但是，图3的(B)表示形成第一镀覆层9以及第二镀覆层10之前的层叠电子部件100的层叠体1的接地电极2的端部露出的侧面1S。

本实施方式所涉及的层叠电子部件100是在内部形成线圈和电容器并构成期望的电路的LC滤波器。但是，本发明的层叠电子部件不限于LC滤波器，能够构成各种电子部件。

层叠电子部件100具备层叠体1。层叠体1构成为层叠有陶瓷的基体层1a～1i。层叠体1(基体层1a～1i)的材质是任意的，例如，可以使用LTCC(Low Temperature Co-firedCeramics：低温共烧陶瓷)。另外，基体层的层数是任意的，能够根据需要进行增减。

层叠体1构成为长方体，具有外表面，该外表面包括：作为安装面的第一主面1B、作为顶面的第二主面1T、以及连接第一主面1B和第二主面1T的四个侧面1S。此外，侧面的数量不限于四个，是任意的，例如，在层叠体是圆柱形状的情况下，侧面的数量是一个。

在层叠体1的内部形成有接地电极2、线圈电极3、电容器电极4、布线电极5作为内部电极。接地电极2、线圈电极3、电容器电极4、布线电极5分别形成于基体层1a～1i的规定的层间。接地电极2、线圈电极3、电容器电极4、布线电极5的平面形状、厚度、数量等分别是任意的。

从表示基体层1b的上侧主面的图3的(A)、表示层叠体1的侧面1S的图3的(B)可知，在本实施方式中，接地电极2的端部(图3的(A)中的左侧的端部)从层叠体1的侧面1S露出。使接地电极2的端部从层叠体1的侧面1S露出是为了经由后述的第二镀覆层10将接地电极2和后述的屏蔽导体层11电连接。此外，在本实施方式中，使接地电极2的图3的(A)中的左侧的端部从层叠体1的侧面1S露出，但也可以使接地电极2的其它端部、例如图3的(A)中的右侧的端部一起从层叠体1的侧面1S露出。在该情况下，接地电极2和屏蔽导体层11的电连接变得可靠。此外，在使接地电极2的图3的(A)中的右侧的端部从层叠体1的侧面1S露出的情况下，为了使接地电极2与后述的导通孔导体8不短路，需要在两者之间形成没有电极的区域。

在层叠体1的第一主面1B形成有外部电极7。外部电极7的平面形状、厚度、数量等是任意的。

在基体层1a～1h分别形成有贯通两主面间的导通孔导体8。基体层1a～1h中的导通孔导体8的形成位置、数量、直径的形状、直径的大小等是任意的。通过导通孔导体8进行接地电极2、线圈电极3、电容器电极4、布线电极5、外部电极7之间的必要的连接。

在本实施方式中，接地电极2、线圈电极3、电容器电极4、布线电极5、外部电极7、导通孔导体8的材质使用Cu。然而，接地电极2、线圈电极3、电容器电极4、布线电极5、外部电极7、导通孔导体8的材质分别是任意的，例如，也可以使用Cu的合金、Ag、Ag的合金等来代替Cu。

在外部电极7的表面形成有第一镀覆层9。第一镀覆层9具有防止外部电极7的表面的氧化的功能、使外部电极7的表面的焊料润湿性提高的功能。在本实施方式中，将第一镀覆层9形成为由Ni的第一层和Au的第二层构成的双层构造。但是，第一镀覆层9的构造(单层还是多层等)、厚度、材质、形成方法(电解镀还是非电解镀等)等是任意的。例如，代替Ni的第一层、Au的第二层，也可以形成为由Ni的第一层、Sn的第二层构成的双层构造。此外，在图1、图2中，为了便于观察，将第一镀覆层9表示为一层。

另外，在包含从层叠体1的侧面1S露出的接地电极2的端部的层叠体1的侧面1S形成有第二镀覆层10。第二镀覆层10与第一镀覆层9同时形成，与第一镀覆层9同样地形成为由Ni的第一层和Au的第二层构成的双层构造。但是，第二镀覆层10的构造(单层还是多层等)、厚度、材质、形成方法(电解镀还是非电解镀等)等是任意的。例如，代替Ni的第一层、Au的第二层，也可以形成为由Ni的第一层、Sn的第二层构成的双层构造。此外，在图1、图2中，为了便于观察，将第二镀覆层10表示为一层。

第一镀覆层9以及第二镀覆层10在形成后被进行平坦化处理。具体而言，将形成第一镀覆层9以及第二镀覆层10后的层叠体1与介质一起收容于旋转式滚筒装置的筒内，使其以规定的转速旋转规定的时间，进行平坦化处理。此外，利用滚筒装置的平坦化处理与基于喷砂的平坦化处理相比，层叠体1的外表面不易损伤，因此优选。

优选，第一镀覆层9以及第二镀覆层10的总厚度分别在平坦化处理前的时刻，为1μm以上且10μm以下左右。这是因为，若第一镀覆层9、第二镀覆层10的总厚度小于1μm，则在平坦化处理时，有可能形成厚度薄的部分，或者形成开口而降低覆盖范围。这是因为，若第一镀覆层9、第二镀覆层10的总厚度超过10μm，则使用必要量以上的镀覆材料，成本上升。

如图2所示，进行平坦化处理后的第二镀覆层10的截面构成外缘由与层叠体1的侧面1S接触的内侧边10A、与内侧边10A对置的外侧边10B、连接内侧边10A与外侧边10B的第一连接边10C以及第二连接边10D组成的四边形。

第二镀覆层10通过进行利用滚筒装置的平坦化处理，从而在平面方向(层叠体1的侧面1S扩展的方向)上被拉伸，厚度变小，并且通过锚定效应深入层叠体1的侧面1S。因此，第二镀覆层10相对于层叠体1的侧面1S的接合强度较高。

另外，第二镀覆层10通过进行利用滚筒装置的平坦化处理，从而内侧边10A与第一连接边10C形成的内角、以及内侧边10A与第二连接边10D形成的内角分别变小。即，若将第二镀覆层的厚度方向设为接地电极2延伸的方向，则在该厚度方向上形成为朝向外侧逐渐变细的锥状。此外，内侧边10A与第一连接边10C形成的内角和内侧边10A与第二连接边10D形成的内角成为大致相同的大小，因此将两者用附图标记θ表示。在图2中，用箭头表示内侧边10A与第一连接边10C形成的内角θ。

第二镀覆层10如上述那样，通过平坦化处理，在平面方向上被拉伸，厚度变小，通过锚定效应深入层叠体1的侧面1S，进而，内侧边10A与第一连接边10C形成的内角θ、以及内侧边10A与第二连接边10D形成的内角θ分别变小，因此优选至少一层由Au、Sn等延展性高的金属形成。

此外，在接地电极2和后述的屏蔽导体层11的由于材质的相容性导致的接合性较低的情况下，第二镀覆层10有时实现作为用于将两者以高的接合性接合的中间材料的作用。例如，在接地电极2由Ag构成，屏蔽导体层11的最下层由SUS(Steel Use Stainless：不锈钢)构成的情况下，若使两者直接接合则接合性变低，例如通过在之间形成第一层由Ti构成、第二层由Au构成的第二镀覆层10作为中间材料，从而接地电极2和屏蔽导体层11依次以高的接合强度被接合。

在包含形成有第二镀覆层10的侧面1S的层叠体1的外表面形成屏蔽导体层11。在本实施方式中，屏蔽导体层11形成于层叠体1的第二主面1T和四个侧面1S。此外，屏蔽导体层11需要形成在第二镀覆层10上，但只要满足该条件，也可以形成在层叠体1的外表面的任何区域。但是，通过屏蔽导体层11越宽地覆盖层叠体1的外表面，则屏蔽效果越提高。

在本实施方式中，通过溅射，将屏蔽导体层11形成为SUS的紧贴层、Cu的导电层以及SUS的耐腐蚀层的三层构造。但是，屏蔽导体层11的构造(单层还是多层等)、厚度、材质、形成方法等是任意的。例如，代替SUS，紧贴层也可以使用Ti、Cr、Ni、TiAl等。另外，代替Cu，导电层也可以使用Ag、Au等。另外，代替SUS，耐腐蚀层也可以使用Ti、Cr、Ni、TiAl等。此外，在图1、图2中，为了便于观察，将屏蔽导体层11表示为一层。

对于由以上的构造构成的层叠电子部件100而言，多个线圈电极3通过导通孔导体8连接成螺旋状，形成线圈L，并通过在电容器电极4与电容器电极4之间产生的电容形成电容器C，通过线圈L和电容器C构成LC滤波器。

本实施方式所涉及的层叠电子部件100由于形成有经由第二镀覆层10与接地电极2连接并具有接地电位的屏蔽导体层11，因此具备较高的屏蔽效果。即，对于层叠电子部件100而言，噪声难以从外部侵入到内部，并且噪声难以从内部向外部放射。

另外，对于层叠电子部件100而言，通过对第二镀覆层10进行利用滚筒装置的平坦化处理，从而第二镀覆层10的厚度变小。如图2所示，第二镀覆层10的厚度T₁₀比屏蔽导体层11的厚度T₁₁小。因此，在层叠电子部件100中，在通过溅射形成屏蔽导体层11时，第二镀覆层10不易成为障碍，在屏蔽导体层11中不易产生形成不良。另外，对于层叠电子部件100而言，由于第二镀覆层10的厚度较小，因此在完成后(从屏蔽导体层11的上方)其它物体也难以碰到第二镀覆层10，第二镀覆层10不易从接地电极2的端部剥离。此外，为了难以成为形成屏蔽导体层11时的障碍，并在完成后不易从接地电极2的端部剥离，更优选平坦化处理后的第二镀覆层10的厚度T₁₀相对于屏蔽导体层11的厚度T₁₁，如果可能则为1/2以下。

另外，对于层叠电子部件100而言，通过对第二镀覆层10进行利用滚筒装置的平坦化处理，从而第二镀覆层10在平面方向上被拉伸，并且通过锚定效应深入层叠体1的侧面1S。如图2所示，第二镀覆层10的内侧边10A的长度L₁₀比接地电极2的厚度T₂大。在本实施方式中，第二镀覆层10的内侧边10A的长度L₁₀成为接地电极2的厚度T₂的3.0倍左右。对于层叠电子部件100而言，由于第二镀覆层10的内侧边10A的长度L₁₀比接地电极2的厚度T₂大，因此第二镀覆层10相对于层叠体1的侧面1S(包含接地电极2的端部)的接合强度较高。此外，为了使第二镀覆层10相对于层叠体1的侧面1S的接合强度提高，更优选第二镀覆层10的内侧边10A的长度L₁₀相对于接地电极2的厚度T₂超过1.5倍。

另外，对于层叠电子部件100而言，通过对第二镀覆层10进行利用滚筒装置的平坦化处理，从而第二镀覆层10的内侧边10A与第一连接边10C形成的内角θ、以及内侧边10A与第二连接边10D形成的内角θ分别变小。因此，对于层叠电子部件100而言，第二镀覆层10不易成为形成屏蔽导体层11时的障碍，在层叠体1的侧面1S中，在屏蔽导体层11不易产生形成不良。如图2所示，在本实施方式中，第二镀覆层10的内侧边10A与第一连接边10C(第二连接边10D)形成的内角θ成为55°左右。内侧边10A与第一连接边10C(第二连接边10D)形成的内角θ越小，则第二镀覆层10越不易成为形成屏蔽导体层11时的障碍，在屏蔽导体层11越不易产生形成不良。此外，为了第二镀覆层10不易成为形成屏蔽导体层11时的障碍，在屏蔽导体层11不易产生形成不良，优选内侧边10A与第一连接边10C(第二连接边10D)形成的内角θ小于90°，更优选小于60°。

(层叠电子部件100的制造方法的一个例子)

层叠电子部件100例如能够通过以下的方法来制造。

首先，如图4的(A)所示，制作用于形成陶瓷的基体层1a～1i的陶瓷生片1a’～1i’。具体而言，首先，例如将由LTCC构成的陶瓷粉末、粘合剂、增塑剂分别以任意的量混合，制作浆料。接下来，使用唇式涂布机、刮刀等将浆料涂布在载体膜上，制作陶瓷生片1a’～1i’。陶瓷生片1a’～1i’的厚度是任意的，例如，为5μm～100μm。陶瓷生片1a’～1i’分别准备为将多个陶瓷生片1a’～1i’配置成矩阵状的母陶瓷生片。

接下来，同样如图4的(A)所示，在规定的陶瓷生片1a’～1i’的规定的位置形成用于形成导通孔导体8的通孔，在通孔中填充混合导电性粉末、粘合剂以及增塑剂而制作成的导电性糊剂8’。通孔例如使用机械穿孔机、CO₂激光器、UV激光器等而形成。通孔的直径例如设为20μm～200μm。也可以在导电性糊剂中添加收缩率调整用的通用材料(陶瓷粉末)。

接下来，同样如图4的(A)所示，在规定的陶瓷生片1a’～1i’的主面的规定的位置以规定的形状涂布混合导电性粉末、粘合剂、增塑剂而制作成的导电性糊剂2’～7’，以形成接地电极2、线圈电极3、电容器电极4、布线电极5、外部电极7。涂布例如可以使用丝网印刷、喷墨印刷、凹版印刷等方法。也可以在导电性糊剂中添加收缩率调整用的通用材料(陶瓷粉末)。

接下来，按规定的顺序层叠将多个陶瓷生片1a’～1i’配置成矩阵状的母陶瓷生片，使用金属模具进行加压以及加热而使其一体化，制作未烧制的陶瓷块。接着，将未烧制的陶瓷块切断成单独的未烧制的层叠体，进行单片化。切断例如可以使用切割机、闸刀、激光照射等方法。此时，进行单片化以使接地电极2从切断面露出。而且，根据需要，在切断后对未烧制的层叠体进行滚磨。

接下来，如图4的(B)所示，以规定的轮廓烧制未烧制的层叠体，制作层叠体1。烧制炉能够使用分批炉、带炉等。烧制气氛因所使用的导电性糊剂而不同，但在使用Cu系的导电性糊剂的情况下，在还原性气氛中进行烧制。

接下来，如图5的(C)所示，在外部电极7的表面形成第一镀覆层9，并且在从层叠体1的侧面1S露出的接地电极2的端部形成第二镀覆层10。优选第一镀覆层9以及第二镀覆层10的总厚度分别为1μm以上且10μm以下左右。这是因为，若总厚度小于1μm，则在平坦化处理时，有可能形成厚度较薄的部分，或者形成开口而降低覆盖范围。另外，这是因为，若总厚度超过10μm，则镀覆材料的成本上升。

接下来，如图5的(D)所示，进行利用旋转式滚筒装置的平坦化处理，使第二镀覆层10在平面方向上(层叠体1的侧面1S扩展的方向)拉伸，减小厚度，并且通过锚定效应使其深入层叠体1的侧面1S。具体而言，将形成了第一镀覆层9以及第二镀覆层10的层叠体1与介质一起收容在筒中。在筒的内部优选涂布橡胶，以防止破裂、缺损。介质例如可以使用氧化锆制、氧化铝制的材料。介质的直径的大小是任意的，但例如可以使用

左右的材料。旋转式滚筒装置的转速、处理时间是任意的，例如可以将转速设为50rpm～200rpm、将处理时间设为5分钟～30分钟。也可以使用振动式滚筒装置来代替旋转式滚筒装置。

接下来，如图5的(E)所示，在包含第二镀覆层10的层叠体1的规定的外表面形成屏蔽导体层11。具体而言，将完成了利用滚筒装置的第二镀覆层10的平坦化处理的多个层叠体1排列配置在溅射用的托盘上。也可以在层叠体1的第一主面1B粘贴糊剂、胶带，以使得不在层叠体1的第一主面1B侧进行溅射。层叠体1的间隔是任意的，例如，设为0.5mm～5mm左右。溅射装置例如可以使用在线型、分批型、单片型等。根据需要，在溅射前进行干式蚀刻。干式蚀刻除了清洗效果之外，还具有使层叠体1的外表面粗糙化，并通过锚定效应以较高的接合强度使屏蔽导体层11与高的层叠体1的外表面接合的效果。

在本实施方式中，通过溅射，将屏蔽导体层11形成为SUS的紧贴层、Cu的导电层以及SUS的耐腐蚀层的三层构造。紧贴层的膜厚是任意的，在层叠体1的侧面1S中，例如设为0.01μm～0.5μm。代替SUS，紧贴层也可以使用Ti、Cr、Ni、TiAl、坡莫合金等。导电层的膜厚是任意的，在层叠体1的侧面1S中，例如设为0.9μm～3μm。代替Cu，导电层也可以使用Ag、Au等。耐腐蚀层的膜厚是任意的，在层叠体1的侧面1S中，例如设为0.03μm～1.5μm。代替SUS，耐腐蚀层也可以使用Ti、Cr、Ni、TiAl、坡莫合金等。此外，在使用Ni、坡莫合金等导磁率高的材料来代替紧贴层、耐腐蚀层的SUS的情况下，具有遮蔽磁场的效果，因此整个屏蔽导体层11提高了电磁场遮蔽效果。

通过以上的工序，完成层叠电子部件100。

在层叠电子部件100中，由于设计为进行利用滚筒装置的平坦化处理后的第二镀覆层10的厚度比屏蔽导体层11的厚度小，因此在通过溅射形成屏蔽导体层11时，第二镀覆层10不会成为障碍，在屏蔽导体层11不会产生形成不良。

(实验)

为了确认本发明的有效性，进行了如下的实验。

作为实施例，制作了图6的(A-3)所示的试样110。另外，作为比较例，制作了图6的(B-2)所示的试样120。

实施例所涉及的试样110、比较例所涉及的试样120均通过烧制制作层叠体1，并在露出于层叠体1的侧面的接地电极2的端部形成第二镀覆层10为止，通过与上述的层叠电子部件100的制造方法的一个例子中所示的工序相同的方法进行制作。图6的(A-1)表示在层叠体1的侧面形成第二镀覆层10后的试样110，图6的(B-1)表示在层叠体1的侧面形成第二镀覆层10后的试样120。对于试样110以及试样120来说，从层叠体1的侧面测定的第二镀覆层10的厚度均为3～5μm左右。此外，在试样110以及试样120中，第二镀覆层10的材质分别使用Au。

接下来，如图6的(A-2)所示，仅对实施例所涉及的试样110，通过旋转滚筒装置进行第二镀覆层10的平坦化处理。通过平坦化处理，从试样110的层叠体1的侧面测定的第二镀覆层10的厚度减小到1μm左右。

接下来，如图6的(A-3)、(B-2)所示，在实施例所涉及的试样110、比较例所涉及的试样120分别形成屏蔽导体层11。屏蔽导体层11为SUS的紧贴层、Cu的导电层以及SUS的耐腐蚀层三层构造，将三层的总厚度设为2.5μm左右。

对于实施例所涉及的试样110而言，平坦化后的第二镀覆层10的厚度为1μm左右，比屏蔽导体层11的总厚度2.5μm左右小，因此从图6的(A-3)可知，在层叠体1的侧面良好地形成了屏蔽导体层11。

另一方面，对于比较例所涉及的试样120而言，第二镀覆层10的厚度为3～5μm左右，比屏蔽导体层11的总厚度2.5μm左右大，因此第二镀覆层10成为通过溅射形成屏蔽导体层11时的障碍(遮蔽)，如图4的(B-2)所示，在层叠体1的侧面的第二镀覆层10的下方的部分形成屏蔽导体层11的非形成部分NS。即，在比较例所涉及的试样120中，在屏蔽导体层11产生了形成不良。

根据以上，能够确认本发明的有效性。

[第二实施方式]

图7表示第二实施方式所涉及的层叠电子部件200。但是，图7是层叠电子部件200的剖视图，表示基体层1b和基体层1c的界面的基体层1b侧。此外，在图7中，为了便于观察，省略第二镀覆层30和屏蔽导体层11，用虚线表示。

另外，图8的(A)～(C)分别表示层叠电子部件200的层叠体1的侧视图。其中，图8的(A)表示在引出电极26的端部形成第二镀覆层30之前的状态，图8的(B)表示形成第二镀覆层30之后的状态，图8的(C)表示使第二镀覆层30平坦化后的状态。

对于层叠电子部件200而言，对第一实施方式所涉及的层叠电子部件100的结构的一部分加以变更。具体而言，在层叠电子部件100中，使接地电极2的端部从层叠体1的侧面1S露出，在接地电极2的端部形成第二镀覆层10。对于层叠电子部件200而言，并不是对此加以变更，使接地电极2的端部直接从层叠体1的侧面1S露出，而从接地电极2引出八个引出电极26，并使引出电极26的端部从层叠体1的侧面1S露出。即，设置多个引出电极的端部。而且，在从层叠体1的侧面1S露出的引出电极26的端部形成第二镀覆层30。此外，在图7中，多个引出电极端部设置于侧面1S的一部分，但也可以遍及整个侧面1S而设置。

引出电极26是内部电极的一种。

层叠电子部件200的其它结构与第一实施方式所涉及的层叠电子部件100的结构相同。

如图8的(A)所示，四个引出电极26的端部从层叠体1的侧面1S的基体层1b与基体层1c的层间露出。而且，如图8的(B)所示，在露出的引出电极26端部分别形成第二镀覆层30。而且，如图8的(C)所示，对第二镀覆层30实施平坦化处理。

在层叠电子部件200中，如图8的(B)所示，由于在第二镀覆层30彼此之间形成间隔G，因此在第二镀覆层30的平坦化处理中，如图8的(C)所示，邻接的第二镀覆层30彼此不干扰，维持间隔G，良好地进行平坦化处理。即，在层叠电子部件200中，各第二镀覆层30不仅在基体层1a～1i的层叠方向上，也在基体层1a～1i的平面方向上被拉伸，因此良好地进行平坦化处理。

以上，对第一实施方式所涉及的层叠电子部件100、第二实施方式所涉及的层叠电子部件200进行了说明。然而，本发明并不限定于上述的内容，能够按照发明的主旨进行各种变更。

例如，在层叠电子部件100、200中，通过溅射形成屏蔽导体层11，但屏蔽导体层11的形成方法不限定于溅射，也可以使用蒸镀等其它方法。

另外，层叠电子部件100、200是通过内部电极形成线圈L和电容器C的LC滤波器，但所构成的电子部件不限定于LC滤波器，能够构成各种电子部件。

另外，在层叠电子部件100中，使接地电极2的端部从层叠体1的侧面1S露出，在接地电极2的端部形成第二镀覆层10。另外，在层叠电子部件200中，使引出电极26的端部从层叠体1的侧面1S露出，在引出电极26的端部形成第二镀覆层30。然而，在层叠体1的侧面1S露出的内部电极不限定于接地电极2、引出电极26，也可以使线圈电极3的端部、电容器电极4的端部等从层叠体1的侧面1S露出，并在此形成第二镀覆层。

对于本发明的一个实施方式所涉及的层叠电子部件，如“发明内容”栏中所记载那样。在该层叠电子部件中，也可以构成为，在观察包含内部电极从层叠体的侧面露出的露出部分且在基体层的层叠方向上截断的层叠体的截面时，第二镀覆层的与层叠体的侧面接触的内侧边的长度比内部电极的厚度大。在该情况下，第二镀覆层相对于层叠体的侧面的接合强度提高。

另外，在该情况下，也可以内侧边的长度是内部电极的厚度的1.5倍以上。在该情况下，第二镀覆层相对于层叠体的侧面的接合强度进一步提高。

另外，也可以在观察包含内部电极从层叠体的侧面露出的露出部分且在基体层的层叠方向上截断的层叠体的截面时，第二镀覆层的截面的外缘具有与层叠体的侧面接触的内侧边、与内侧边对置的外侧边、连接内侧边和外侧边的第一连接边以及第二连接边，内侧边与第一连接边形成的内角、以及内侧边与第二连接边形成的内角分别小于90°。在该情况下，例如在通过溅射形成屏蔽导体层时，第二镀覆层不易成为障碍，在第二镀覆层的正下方的部分的层叠体的侧面不易产生未形成屏蔽导体层的部分、所形成的屏蔽导体层的厚度不足的部分。

另外，在该情况下，也可以内侧边与第一连接边形成的内角、以及内侧边与第二连接边形成的内角分别小于60°。在该情况下，第二镀覆层更不易成为障碍，在第二镀覆层的正下方的部分的层叠体的侧面更不易产生未形成屏蔽导体层的部分、所形成的屏蔽导体层的厚度不足的部分。

另外，也可以具备一端与内部电极连接、另一端从层叠体的侧面露出的引出电极。此外，引出电极也是内部电极的一种。

另外，也可以将接地电极设为内部电极。在该情况下，能够使屏蔽导体层具有接地电位，并能够提高屏蔽效果。

另外，内部电极也可以具有多个从侧面露出的端部。在该情况下，内部电极与屏蔽导体层的电连接变得可靠。

另外，第二镀覆层也可以由多个层形成。在该情况下，能够得到具有高的功能的第二镀覆层。

另外，屏蔽导体层也可以由多个层形成。在该情况下，能够得到具有高的功能的屏蔽导体层。

例如，能够在层叠体的内部形成线圈和电容器，构成LC滤波器。

另外，对于本发明的一个实施方式所涉及的层叠电子部件的制造方法，如“发明内容”栏中所记载那样。在该层叠电子部件的制造方法中，形成屏蔽导体层的工序也可以设为在层叠体的规定的外表面实施溅射的工序。在该情况下，能够形成质量高的屏蔽导体层。

附图标记说明

1…层叠体；1B…第一主面(安装面)；1T…第二主面(顶面)；1S…侧面；1a～1i…基体层；2…接地电极(内部电极)；3…线圈电极(内部电极)；4…电容器电极(内部电极)；5…布线电极(内部电极)；7…外部电极；8…导通孔导体；9…第一镀覆层；10、30…第二镀覆层；10A…内侧边；10B…外侧边；10C…第一连接边；10D…第二连接边；11…屏蔽导体层；26…引出电极(内部电极)。

Claims (13)

1.一种层叠电子部件，具备：

层叠体，具有外表面，该外表面包括第一主面、第二主面以及至少一个侧面，所述侧面连接所述第一主面和所述第二主面；

内部电极，形成于所述层叠体的内部；

外部电极，形成于所述层叠体的所述第一主面或所述层叠体的所述第二主面；以及

第一镀覆层，形成于所述外部电极的表面，

所述内部电极的端部从所述层叠体的所述侧面露出，

在所述层叠体的所述侧面形成第二镀覆层，以包含从所述层叠体的所述侧面露出的所述内部电极的端部，

在包含形成有所述第二镀覆层的侧面的所述层叠体的所述外表面形成屏蔽导体层，

所述第二镀覆层的厚度比所述屏蔽导体层的厚度小。

2.根据权利要求1所述的层叠电子部件，其中，

在观察包含所述内部电极从所述层叠体的所述侧面露出的露出部分且在所述基体层的层叠方向上截断的所述层叠体的截面时，

所述第二镀覆层的与所述层叠体的所述侧面接触的内侧边的长度比所述内部电极的厚度大。

3.根据权利要求2所述的层叠电子部件，其中，

所述内侧边的长度是所述内部电极的厚度的1.5倍以上。

4.根据权利要求1～3中任意一项所述的层叠电子部件，其中，

在观察包含所述内部电极从所述层叠体的所述侧面露出的露出部分且在所述基体层的层叠方向上截断的所述层叠体的截面时，

所述第二镀覆层的截面的外缘具有：与所述层叠体的所述侧面接触的内侧边、与所述内侧边对置的外侧边、以及连接所述内侧边和所述外侧边的第一连接边及第二连接边，

所述内侧边与所述第一连接边形成的内角以及所述内侧边与所述第二连接边形成的内角分别小于90°。

5.根据权利要求4所述的层叠电子部件，其中，

所述内侧边与所述第一连接边形成的内角以及所述内侧边与所述第二连接边形成的内角分别小于60°。

6.根据权利要求1～5中任意一项所述的层叠电子部件，其中，

上述层叠电子部件具备引出电极，该引出电极的一端与所述内部电极连接，另一端从所述层叠体的所述侧面露出。

7.根据权利要求1～6中任意一项所述的层叠电子部件，其中，

所述内部电极是接地电极。

8.根据权利要求1～7中任意一项所述的层叠电子部件，其中，

所述内部电极具有多个从所述侧面露出的端部。

9.根据权利要求1～8中任意一项所述的层叠电子部件，其中，

所述第二镀覆层由多个层形成。

10.根据权利要求1～9中任意一项所述的层叠电子部件，其中，

所述屏蔽导体层由多个层形成。

11.根据权利要求1～10中任意一项所述的层叠电子部件，其中，

在所述层叠体的内部形成线圈和电容器，构成LC滤波器。

12.一种层叠电子部件的制造方法，具备：

准备陶瓷生片的工序；

在规定的所述陶瓷生片上形成用于形成导通孔导体的通孔，并在所述通孔中填充导电性糊剂的工序；

在规定的所述陶瓷生片的主面以规定的形状涂布导电性糊剂，以形成内部电极、外部电极的至少一个电极的工序；

层叠所述陶瓷生片，制作未烧制的层叠体的工序；

以规定的轮廓烧制所述未烧制的层叠体来制作层叠体的工序，其中，所述层叠体具有外表面，该外表面包括第一主面、第二主面以及至少一个侧面，所述侧面连接所述第一主面和所述第二主面，在所述层叠体的内部形成所述内部电极，在所述层叠体的所述第一主面或所述层叠体的所述第二主面形成所述外部电极，所述内部电极的端部从所述侧面露出到外部；

在所述外部电极形成第一镀覆层，在包含从所述层叠体的所述侧面露出的所述内部电极的端部的所述层叠体的所述侧面形成第二镀覆层的工序；

通过滚筒装置，使所述第二镀覆层平坦化的工序；以及

在包含所述第二镀覆层的所述层叠体的所述外表面形成屏蔽导体层的工序。

13.根据权利要求12所述的层叠电子部件的制造方法，其中，

形成所述屏蔽导体层的工序是在所述层叠体的规定的所述外表面实施溅射的工序。

Images