CN112397568A - 一种具有n型与p型双重变掺杂顶层区的高压resurf ldmos器件 - Google Patents

Abstract

本发明公开了一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱，N型横向变掺杂顶层区和P型横向变掺杂顶层区，N型横向变掺杂顶层区设置在P型横向变掺杂顶层区之上，在N型横向变掺杂顶层区和P型横向变掺杂顶层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。

Description

一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS 器件

技术领域

本发明属于功率半导体器件技术领域，更加具体地说，涉及一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件。

背景技术

LDMOS(Laterally Diffused Metal Oxide Semiconductor)是一种横向双扩散结构功率器件，其源、漏、栅极都在芯片表面，易于与其它电路相集成，且耐压可以做的较高，因而在高压功率集成电路中较为常用。高压LDMOS因兼容CMOS与BCD工艺，具有工作电压高、工艺相对简单等优点，使其在汽车电子，电源管理，工业控制，电机驱动，家用电器等高压电路中有广泛的应用。但是高压LDMOS的比导通电阻随着击穿电压的增加而以2.5次方的速度增加，导致其在超高压领域的应用受到极大的限制。目前对于高耐压功率LDMOS的优化目标有两个：提高击穿电压和降低导通电阻。

现有的LDMOS器件主要采用降低表面电场(RESURF)技术来缓解击穿电压与导通电阻的矛盾关系。RESURF技术可以提高漂移区掺杂浓度，均匀P型横向变掺杂顶层区与N型横向变掺杂顶层区的引入有效降低栅电极附近的电场峰值，但同时也增加了器件漏端的电场峰值，对击穿电压值影响很大。器件在反向耐压时，RESURF LDMOS结构的表面电场分布不够均匀，中间电场低而两边出现电场峰值，器件容易在两端发生击穿影响器件整体击穿电压。因此，为了解决均匀掺杂的P型横向变掺杂顶层区与N型横向变掺杂顶层区对器件性能造成的矛盾问题，本发明课题组之前采用“场限位环”和“HVBN”结构进行改进，有效提升了整体器件的性能，详见中国发明专利“一种具有场限环结构的RESURF LDMOS器件”(申请号2019107301106、申请日2019年8月8日)和“一种具有HVBN结构的RESURF LDMOS器件”(申请号2019107300974、申请日2019年8月8日)。

发明内容

本发明的目的在于克服现有技术中存在的击穿电压与导通电阻难以平衡的问题，提出一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，通过不均匀掺杂实现源端到漏端的浓度变化，即采用横向变掺杂技术来优化器件耐压区的技术，进一步优化了器件的表面电场。该器件可以在维持器件导通电阻不变的情况下提高器件表面横向电场分布的均匀性，使之具有更高的横向击穿电压与更低的导通电阻。

本发明通过如下技术方案予以实现：

一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱，N型横向变掺杂顶层区和P型横向变掺杂顶层区，N型横向变掺杂顶层区设置在P型横向变掺杂顶层区之上，在N型横向变掺杂顶层区和P型横向变掺杂顶层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。

在上述技术方案中，器件表面采用二氧化硅层隔离。

在上述技术方案中，深N阱注入磷离子，掺杂剂量为5×10¹²cm^-2-7×10¹²cm^-2，注入能量为70Kev-90Kev，退火时间为1000min-2400min。

在上述技术方案中，P型横向变掺杂顶层区注入硼离子，掺杂浓度为3×10¹²cm^-2-5×10¹²cm^-2，注入能量为1000Kev-1200Kev。

在上述技术方案中，N型横向变掺杂顶层区注入磷离子，掺杂浓度为3×10¹²cm^-2-5×10¹²cm^-2，注入能量为400Kev-600Kev。

在上述技术方案中，P型横向变掺杂顶层区结深2μm-4μm，N型横向变掺杂顶层区结深1μm-3μm。

在上述技术方案中，采用光刻掩膜板控制杂质注入窗口的大小和密度，以实现P型横向变掺杂顶层区和N型横向变掺杂顶层区的设置。

在上述技术方案中，光刻掩膜板上设置矩阵形式排列的圆孔，数量为15个-25个，直径为1μm-7um，进行使用时在靠近源端一侧设置大直径的圆孔，在靠近漏端一侧设置小直径的圆孔。

本发明的有益效果是：

本发明提供了一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，采用工艺上十分容易实现的一种新型RESURF技术，该RESURF技术的漂移区顶部由变掺杂的P型横向变掺杂顶层区与N型横向变掺杂顶层区两部分组成，利用不同尺寸的掩模窗口实现P型横向变掺杂顶层区与N型横向变掺杂顶层区渐变掺杂分布，解决了普通RESURF LDMOS器件结构的表面电场分布不均匀，中间电场低而两边电场峰值高的问题，很好的优化了器件的电场分布。本发明中提出的结构致力于缓解横向功率器件，比如高压LDMOS器件的导通电阻和击穿电压的矛盾关系，使得击穿不发生器件的表面而发生在器件内部。对于P型横向变掺杂顶层区与N型横向变掺杂顶层区的实现可以共用一个光罩，先注入扩散速度快的硼离子，再注入扩散速度慢的磷离子，然后通过一步退火来激活这两道工艺步骤，很大程度上降低了生产成本。增加N型横向变掺杂顶层区与P型横向变掺杂顶层区形成PN结辅助耗尽漂移区，使器件表面电场分布更平坦，从而提高了漂移区杂质浓度，降低了器件的导通电阻。除此之外，由于电子多从器件表面移动，N型横向变掺杂顶层区位于表面增加器件的导电通路，还巧妙的增加了漂移区浓度，使导通电阻在不牺牲击穿电压的前提下进一步下降，达到了优化器件的目的。

附图说明

图1是本文发明提出的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件结构示意图。

图中：1是P型半导体衬底；2是深N阱(DNW)；3是深P阱(DPW)；4是N阱(NW)；5是N型横向变掺杂顶层区(N TOP)；6是P型横向变掺杂顶层区(P TOP)；7是场氧化层；8是P阱(PW)；9是源端N+；10是源端P+；11是漏端N+；12是栅氧化层；13是多晶硅栅。

图2是N TOP与P TOP变掺杂区采用的掩膜版形状。

图3是实施例2中提出的一种具有N型与P型双重变掺杂顶层区的高压RESURFLDMOS器件结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

实施例1

如图1所示，一种具有高击穿电压与低导通电阻的高压RESURF LDMOS器件，包括P型半导体衬底1，通过在单晶硅中注入杂质硼离子实现；在P型半导体衬底1上设置有深N阱2，也就是N型漂移区主体，采用离子注入技术注入磷离子实现；在深N阱2上设置有深P阱3、N阱4、N型横向变掺杂顶层区5、P型横向变掺杂顶层区6和场氧化层7，其中在N型横向变掺杂顶层区5和P型横向变掺杂顶层区6中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；不同的阱均为采用离子注入技术，注入不同浓度和能量实现的；在深P阱3上设有P阱8，P阱8的注入是为了降低寄生电阻，从而降低导通电阻，P阱8又包含形成欧姆接触的源端N+9和源端P+10；N阱4包含漏端N+11；上述深N阱2的上端面由下至上分别为栅氧化层12、多晶硅栅13。

本发明具体工艺实现流程如下所述：

(1)在单晶硅中注入硼离子，得到P型半导体衬底。

(2)接下来是深N阱的制备，通过离子注入的方式在轻掺杂的P型半导体衬底上注入磷，注入的剂量为6×10¹²cm^-2，注入能量值为80Kev，退火时间为1200min。

(3)深P阱是通过在源端注入硼，然后经过后期长时间的高温推结后会形成的深P阱，此处的深P阱可作为P型隔离阱。同理于N阱的形成，离子注入机是所需的主要设备，不同的是P阱注入杂质所需的能量明显低于N阱注入的能量。

(4)有源区场氧的形成是通过淀积氮化硅，然后用掩膜版在器件的表面刻蚀出氮化硅的窗口，该窗口即为有源区，再生长厚的场氧化层来实现的。

(5)N阱与P阱的注入需要分别用三次离子注入技术来实现N阱区与P阱区。

(6)变掺杂分布的N TOP区与P TOP区的形成共用一块特定的掩膜版，图2所示为本发明P TOP与N TOP区共同采用的掩膜版形状，通过光刻的方式设置特定形状的光刻掩膜版来控制杂质注入窗口的密度，然后通过这些窗口注入合适的杂质，尺寸不同的窗口使得注入的杂质剂量实现横向变化的分布趋势。再通过高温扩散工艺步骤，注入的杂质在高温的条件下逐渐会向两侧扩散，经过一定时间间隔后，杂质的扩散会将呈现稳定的状态，该工艺可消除由于杂质间隔注入而使之分布不连续的问题，使得杂质的分布实现横向渐变，进而实现横向变掺杂结构。先通过离子注入技术注入硼离子实现P TOP区，注入剂量为4×10¹²cm^-2，注入能量值为1100Kev；再注入磷离子实现N TOP区，注入剂量为4×10¹²cm^-2，注入能量值为500Kev。

(7)下面是栅氧和多晶硅的形成，其中栅氧是结合干氧与湿氧两种工艺来形成的，保证了快速生长出高质量的栅氧。然后在器件表面淀积多晶硅，并刻蚀掉不需要的部分。

(8)接下来是源端N+与源端P+的注入来形成欧姆接触，要求源端N+与源端P+具有很重的掺杂浓度才能使其具有小的电阻。源端N+与源端P+的形成分别需要两次离子注入来实现，注入的能量和剂量都不同，目的是为了降低源/漏与阱之间的浓度梯度，减小漏电流的产生。

(9)最后是接触孔的制备，金属化以及钝化工艺的形成。

本实例所涉及一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，增加N TOP与P TOP形成PN结辅助耗尽漂移区，使器件表面电场分布更平坦，从而提高了漂移区杂质浓度，降低了器件的导通电阻。横向变掺杂技术的引入解决了普通RESURF LDMOS器件结构的表面电场分布不均匀，中间电场低而两边电场峰值高的问题，很好的优化了器件的电场分布。本发明提出的结构使器件击穿电压值达到623V，导通电阻值为8.1Ω·mm²，缓解了器件击穿电压与导通电阻的矛盾关系，极大的改良了器件的性能。

实施例2

本实施例与实施例1的不同之处在于：步骤(6)N TOP与P TOP采用普通均匀掺杂的方式实现具有N型与P型双掺杂顶层区的高压RESURF LDMOS器件结构。图3为本实例的器件结构示意图，该结构得到栅极击穿电压值为584V，对应的导通电阻值为7.9Ω·mm²。

以上对本发明做了示例性的描述，应该说明的是，在不脱离本发明的核心的情况下，任何简单的变形、修改或者其他本领域技术人员能够不花费创造性劳动的等同替换均落入本发明的保护范围。

Claims (8)

1.一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱，N型横向变掺杂顶层区和P型横向变掺杂顶层区，N型横向变掺杂顶层区设置在P型横向变掺杂顶层区之上，在N型横向变掺杂顶层区和P型横向变掺杂顶层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。

2.根据权利要求1所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，器件表面采用二氧化硅层隔离。

3.根据权利要求1所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，深N阱注入磷离子，掺杂剂量为5×10¹²cm^-2-7×10¹²cm^-2，注入能量为70Kev-90Kev，退火时间为1000min-2400min。

4.根据权利要求1所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，P型横向变掺杂顶层区注入硼离子，掺杂浓度为3×10¹²cm^-2-5×10¹²cm^-2，注入能量为1000Kev-1200Kev。

5.根据权利要求1所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，N型横向变掺杂顶层区注入磷离子，掺杂浓度为3×10¹²cm^-2-5×10¹²cm^-2，注入能量为400Kev-600Kev。

6.根据权利要求1所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，P型横向变掺杂顶层区结深2μm-4μm，N型横向变掺杂顶层区结深1μm-3μm。

7.根据权利要求1所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，采用光刻掩膜板控制杂质注入窗口的大小和密度，以实现P型横向变掺杂顶层区和N型横向变掺杂顶层区的设置。

8.根据权利要求7所述的一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，其特征在于，光刻掩膜板上设置矩阵形式排列的圆孔，数量为15个-25个，直径为1μm-7um，进行使用时在靠近源端一侧设置大直径的圆孔，在靠近漏端一侧设置小直径的圆孔。

Images