[go: up one dir, main page]

CN112201618A - 一种优化衬垫层质量的方法 - Google Patents

一种优化衬垫层质量的方法 Download PDF

Info

Publication number
CN112201618A
CN112201618A CN202011061130.8A CN202011061130A CN112201618A CN 112201618 A CN112201618 A CN 112201618A CN 202011061130 A CN202011061130 A CN 202011061130A CN 112201618 A CN112201618 A CN 112201618A
Authority
CN
China
Prior art keywords
layer
thin
groove structure
liner layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011061130.8A
Other languages
English (en)
Inventor
鲍宇
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011061130.8A priority Critical patent/CN112201618A/zh
Publication of CN112201618A publication Critical patent/CN112201618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W20/033—
    • H10W20/0523—
    • H10W20/032—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种优化衬垫层质量的方法，提供具有凹槽结构的介电层，在凹槽结构内依次沉积一层扩散阻挡层和薄层衬垫层；使用金属材料对薄层衬垫层进行物理气相沉积，去除薄层衬垫层内的杂质以致密化薄层衬垫层，同时在薄层衬垫层上形成一层金属薄层；在凹槽结构内沉积一层铜籽晶层；在凹槽结构内填满铜；化学机械研磨凹槽结构上表面以去除露出的铜，并且研磨至将介电层露出为止。本发明针对铜互连工艺进行改进，通过对介电层的凹槽中的薄层衬垫层利用金属材料进行物理气相沉积，利用高偏压的条件轰击薄层衬垫层，以去除其内部杂质，使得薄层衬垫层更加致密化，有效提高了薄层衬垫层的成膜质量，降低接触孔的接触电阻。

Description

一种优化衬垫层质量的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种优化衬垫层质量的方法。
背景技术
随着金属铜线尺寸缩小，电迁移(Electro Migration,EM)变得更加挑战。业界在28nm采用铜合金晶种(Cu alloy seed)来提高电迁移(Electro Migration,EM)，此方法对工艺流程没有影响，但铜导线电阻增加。而在20nm技术节点以下，为了降低电阻，又变回纯铜晶种，而采用Cu化学机械研磨(Cu CMP)后选择性生长钴(Co)帽层来提高EM。
薄层钴衬垫层(Co liner)采用化学气相沉积(CVD)方式沉积，与物理气相沉积(PVD)钴的方式相比，化学气相沉积的钴覆盖更好且没有悬垂，但成膜杂质多，质量较疏松，并且使得接触孔的接触电阻增大。
因此，需要提出一种新的方法来改善薄层衬垫层的成膜质量以降低接触孔的接触电阻。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种优化衬垫层质量的方法，用于解决现有技术的同步互连工艺中，由于薄层衬垫层成膜质量低下导致接触孔的接触电阻增大的问题。
为实现上述目的及其他相关目的，本发明提供一种优化衬垫层质量的方法，该方法至少包括以下步骤：
步骤一、提供具有凹槽结构的介电层，在所述凹槽结构内依次沉积一层扩散阻挡层和薄层衬垫层；
步骤二、使用金属材料对所述薄层衬垫层进行物理气相沉积工艺，去除所述薄层衬垫层内的杂质以致密化所述薄层衬垫层，同时在所述薄层衬垫层上形成一层金属薄层；
步骤三、在所述凹槽结构内沉积一层铜籽晶层；
步骤四、在所述凹槽结构内填满铜；
步骤五、化学机械研磨所述凹槽结构上表面以去除露出的铜，并且研磨至将所述介电层露出为止。
优选地，步骤一中所述介电层中凹槽结构的形成方法为：通过光刻和刻蚀在所述介电层上形成所述凹槽结构。
优选地，步骤一中的所述扩散阻挡层为TaN层或TiN层。
优选地，步骤一中的所述扩散阻挡层为TaN层和Ta层构成的双层结构。
优选地，步骤一中沉积的所述扩散阻挡层的厚度为
Figure BDA0002712451170000021
优选地，步骤一中沉积所述薄层衬垫层的方法为化学气相沉积法。
优选地，步骤一中的所述薄层衬垫层为钴。
优选地，步骤一中的所述薄层衬垫层为钌。
优选地，步骤一中沉积的所述薄层衬垫层的厚度为
Figure BDA0002712451170000022
优选地，步骤二中进行物理气相沉积工艺使用的所述金属材料为铜。
优选地，步骤二中进行物理气相沉积工艺使用的所述金属材料为含铜的合金。
优选地，步骤二中进行物理气相沉积工艺使用的所述金属材料为CuMn合金或CuAL合金。
优选地，步骤二中进行物理气相沉积工艺使用的所述含铜的合金中铜的含量大于99％。
优选地，步骤二中进行所述物理气相沉积工艺使用的偏压为2000W。
优选地，步骤二中进行所述物理气相沉积工艺使用的直流能量为100～2000W；射频功率为50～2000W。
优选地，步骤二中在所述薄层衬垫层上形成的所述金属薄层的厚度为
Figure BDA0002712451170000023
优选地，步骤四中在所述凹槽结构内填满铜的方法为：在所述凹槽结构内电镀铜以填满所述凹槽结构。
优选地，该方法还包括步骤六、在所述凹槽结构的铜上形成帽层。
优选地，步骤六中形成的所述帽层的材料为钴。
如上所述，本发明的优化衬垫层质量的方法，具有以下有益效果：本发明针对铜互连工艺进行改进，通过对介电层的凹槽中的薄层衬垫层利用金属材料进行物理气相沉积，利用高偏压的条件轰击薄层衬垫层，以去除其内部杂质，使得薄层衬垫层更加致密化，有效提高了薄层衬垫层的成膜质量，降低接触孔的接触电阻。
附图说明
图1显示为本发明中具有凹槽结构的介电层结构示意图；
图2显示为本发明中对薄层衬垫层进行物理气相沉积后形成金属薄层的结构示意图；
图3显示为本发明中在凹槽结构内形成铜籽晶层后的结构示意图；
图4显示为本发明的凹槽结构内填满铜的结构示意图；
图5显示为本发明中去除凹槽结构上表面露出的铜后形成的结构示意图；
图6显示为本发明中在凹槽结构中的铜上形成帽层后的结构示意图；
图7显示为本发明的优化衬垫层质量的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种优化衬垫层质量的方法，如图7所示，图7显示为本发明的优化衬垫层质量的方法流程图，该方法至少包括以下步骤：
步骤一、提供具有凹槽结构的介电层，在所述凹槽结构内依次沉积一层扩散阻挡层和薄层衬垫层；如图1所示，图1显示为本发明中具有凹槽结构的介电层结构示意图。所述介电层01具有所述凹槽结构E，在所述凹槽结构E内先沉积一层扩散阻挡层02，之后再沉积一层薄层衬垫层03，也就是说所述薄层衬垫层03沉积在所述凹槽结构E内的所述扩散阻挡层02上。
本发明进一步地，本实施例的步骤一中所述介电层中凹槽结构E的形成方法为：通过光刻和刻蚀在所述介电层01上形成所述凹槽结构E。本发明进一步地，本实施例的步骤一中的所述扩散阻挡层02为TaN层或TiN层。在其他实施例中，步骤一中的所述扩散阻挡层02也可以为TaN层和Ta层构成的双层结构。本发明进一步地，本实施例的步骤一中沉积的所述扩散阻挡层02的厚度为
Figure BDA0002712451170000031
再进一步地，本实施例的步骤一中沉积所述薄层衬垫层03的方法为化学气相沉积法(CVD)。更进一步地，本实施例的步骤一中的所述薄层衬垫层03为钴(Co)(即所述薄层衬垫层03的材料为钴)。在其他实施例中，步骤一中的所述薄层衬垫层也可以为钌(Ru)。本实施例的步骤一中沉积的所述薄层衬垫层03的厚度为
Figure BDA0002712451170000032
步骤二、使用金属材料对所述薄层衬垫层进行物理气相沉积工艺，去除所述薄层衬垫层内的杂质以致密化所述薄层衬垫层，同时在所述薄层衬垫层上形成一层金属薄层；如图2所示，图2显示为本发明中对薄层衬垫层进行物理气相沉积后形成金属薄层的结构示意图。本实施例的步骤二在对所述薄层衬垫层03进行物理气相沉积(PVD)，使用的材料为金属材料，也就是说在高偏压下利用金属材料轰击(进行物理气相沉积)所述薄层衬垫层03，将所述薄层衬垫层(钴材料)内的杂质轰击以去除，使得所述钴薄层衬垫层变得更加致密化，改善其薄膜质量。
本发明进一步地，本实施例的步骤二中进行物理气相沉积工艺(PVD)使用的所述金属材料为铜。因此，在所述薄层衬垫层03上形成的所述金属薄层04为一薄层铜。
本发明进一步地，在其他实施例中，步骤二中进行物理气相沉积工艺使用的所述金属材料也可以为含铜的合金。例如，在其他实施例中步骤二中进行物理气相沉积工艺使用的所述金属材料可以为CuMn合金或CuAL合金。本发明再进一步地，在其他实施例中，步骤二中进行物理气相沉积工艺使用的所述含铜的合金中铜的含量大于99％。
本发明进一步地，本实施例的步骤二中进行所述物理气相沉积工艺使用的偏压为2000W。再进一步地，本实施例的步骤二中进行所述物理气相沉积工艺使用的直流能量为100～2000W；射频功率为50～2000W。本实施例在2000W的高偏压以及100～2000W的直流能量和50～2000W的射频功率的条件下，可以使得所述钴的薄层衬垫层中的杂质被轰击出去，得到更加致密化的膜层。
本发明进一步地，本实施例的步骤二中在所述薄层衬垫层上形成的所述金属薄层04的厚度为
Figure BDA0002712451170000041
步骤三、在所述凹槽结构内沉积一层铜籽晶层；如图3所示，图3显示为本发明中在凹槽结构内形成铜籽晶层后的结构示意图。也就是说步骤三中在所述凹槽结构E内的所述薄层衬垫层04上沉积一层所述铜籽晶层(Cu seed layer)05。
步骤四、在所述凹槽结构内填满铜；如图4所示，图4显示为本发明的凹槽结构内填满铜的结构示意图。本发明进一步地，本实施例的步骤四中在所述凹槽结构内填满铜的方法为：在所述凹槽结构内电镀铜以填满所述凹槽结构，形成铜层06。本发明中的所述扩散阻挡层02、薄层衬垫层03、金属薄层04以及铜籽晶层05分别形成于所述凹槽结构内部的同时，也分别形成于所述凹槽结构外的所述介电层01之上，亦即所述扩散阻挡层02除了形成于所述凹槽结构内的侧壁和底部以外，沉积时还形成于所述凹槽结构外的所述介电层01的上表面；而所述薄层衬垫层03除了形成于所述凹槽结构内的所述扩散阻挡层02上以外，还形成于所述凹槽结构之外的所述扩散阻挡层02上；而所述金属薄层04除了形成于所述凹槽结构内的所述薄层衬垫层03上以外，还形成于所述凹槽结构之外的所述薄层衬垫层03上；所述铜籽晶层05除了形成于所述凹槽结构内的所述金属薄层04上以外，还形成于所述凹槽结构之外的所述金属薄层04上。因此，所述铜层06中的一部分填充满所述凹槽结构，另一部分位于所述凹槽结构上表面并覆盖了所述铜籽晶层05。
步骤五、化学机械研磨所述凹槽结构上表面以去除露出的铜，并且研磨至将所述介电层露出为止。如图5所示，图5显示为本发明中去除凹槽结构上表面露出的铜后形成的结构示意图。
本发明的优化衬垫层质量的方法中，所述衬垫层指的是图1至图6中的所述薄层衬垫层03，并且本实施例的所述薄层衬垫层03为钴材料的衬垫层。
本发明进一步地，本实施例还包括步骤六、在所述凹槽结构的铜上形成帽层。步骤六中形成的所述帽层的材料为钴。如图6所示，图6显示为本发明中在凹槽结构中的铜上形成帽层后的结构示意图。本实施例中的所述帽层07的材料为钴(Co)。
综上所述，本发明针对铜互连工艺进行改进，通过对介电层的凹槽中的薄层衬垫层利用金属材料进行物理气相沉积，利用高偏压的条件轰击薄层衬垫层，以去除其内部杂质，使得薄层衬垫层更加致密化，有效提高了薄层衬垫层的成膜质量，降低接触孔的接触电阻。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (19)

1.一种优化衬垫层质量的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供具有凹槽结构的介电层，在所述凹槽结构内依次沉积一层扩散阻挡层和薄层衬垫层；
步骤二、使用金属材料对所述薄层衬垫层进行物理气相沉积工艺，去除所述薄层衬垫层内的杂质以致密化所述薄层衬垫层，同时在所述薄层衬垫层上形成一层金属薄层；
步骤三、在所述凹槽结构内沉积一层铜籽晶层；
步骤四、在所述凹槽结构内填满铜；
步骤五、化学机械研磨所述凹槽结构上表面以去除露出的铜，并且研磨至将所述介电层露出为止。
2.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤一中所述介电层中凹槽结构的形成方法为：通过光刻和刻蚀在所述介电层上形成所述凹槽结构。
3.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤一中的所述扩散阻挡层为TaN层或TiN层。
4.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤一中的所述扩散阻挡层为TaN层和Ta层构成的双层结构。
5.根据权利要求3或4所述的优化衬垫层质量的方法，其特征在于：步骤一中沉积的所述扩散阻挡层的厚度为
Figure FDA0002712451160000011
6.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤一中沉积所述薄层衬垫层的方法为化学气相沉积法。
7.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤一中的所述薄层衬垫层为钴。
8.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤一中的所述薄层衬垫层为钌。
9.根据权利要求7所述的优化衬垫层质量的方法，其特征在于：步骤一中沉积的所述薄层衬垫层的厚度为
Figure FDA0002712451160000012
10.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤二中进行物理气相沉积工艺使用的所述金属材料为铜。
11.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤二中进行物理气相沉积工艺使用的所述金属材料为含铜的合金。
12.根据权利要求11所述的优化衬垫层质量的方法，其特征在于：步骤二中进行物理气相沉积工艺使用的所述金属材料为CuMn合金或CuAL合金。
13.根据权利要求11或12所述的优化衬垫层质量的方法，其特征在于：步骤二中进行物理气相沉积工艺使用的所述含铜的合金中铜的含量大于99％。
14.根据权利要求11或12所述的优化衬垫层质量的方法，其特征在于：步骤二中进行所述物理气相沉积工艺使用的偏压为2000W。
15.根据权利要求14所述的优化衬垫层质量的方法，其特征在于：步骤二中进行所述物理气相沉积工艺使用的直流能量为100～2000W；射频功率为50～2000W。
16.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤二中在所述薄层衬垫层上形成的所述金属薄层的厚度为
Figure FDA0002712451160000021
17.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：步骤四中在所述凹槽结构内填满铜的方法为：在所述凹槽结构内电镀铜以填满所述凹槽结构。
18.根据权利要求1所述的优化衬垫层质量的方法，其特征在于：该方法还包括步骤六、在所述凹槽结构的铜上形成帽层。
19.根据权利要求18所述的优化衬垫层质量的方法，其特征在于：步骤六中形成的所述帽层的材料为钴。
CN202011061130.8A 2020-09-30 2020-09-30 一种优化衬垫层质量的方法 Pending CN112201618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011061130.8A CN112201618A (zh) 2020-09-30 2020-09-30 一种优化衬垫层质量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011061130.8A CN112201618A (zh) 2020-09-30 2020-09-30 一种优化衬垫层质量的方法

Publications (1)

Publication Number Publication Date
CN112201618A true CN112201618A (zh) 2021-01-08

Family

ID=74012534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011061130.8A Pending CN112201618A (zh) 2020-09-30 2020-09-30 一种优化衬垫层质量的方法

Country Status (1)

Country Link
CN (1) CN112201618A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809001A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 半导体器件及其形成方法
CN114038794A (zh) * 2021-10-21 2022-02-11 上海华力集成电路制造有限公司 接触孔的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110104890A1 (en) * 2008-07-18 2011-05-05 Ulvac, Inc Method for forming cu electrical interconnection film
CN102132383A (zh) * 2008-08-29 2011-07-20 应用材料股份有限公司 于阻障表面上的钴沉积
CN103081066A (zh) * 2010-08-20 2013-05-01 美光科技公司 半导体构造和在开口内提供导电材料的方法
US20180294162A1 (en) * 2017-04-07 2018-10-11 Applied Materials, Inc. Barrier film deposition and treatment
CN110214200A (zh) * 2017-01-24 2019-09-06 应用材料公司 通过掺杂钌增强的钴抗团聚性与缝隙填充性能

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110104890A1 (en) * 2008-07-18 2011-05-05 Ulvac, Inc Method for forming cu electrical interconnection film
CN102132383A (zh) * 2008-08-29 2011-07-20 应用材料股份有限公司 于阻障表面上的钴沉积
CN103081066A (zh) * 2010-08-20 2013-05-01 美光科技公司 半导体构造和在开口内提供导电材料的方法
CN110214200A (zh) * 2017-01-24 2019-09-06 应用材料公司 通过掺杂钌增强的钴抗团聚性与缝隙填充性能
US20180294162A1 (en) * 2017-04-07 2018-10-11 Applied Materials, Inc. Barrier film deposition and treatment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809001A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 半导体器件及其形成方法
CN113809001B (zh) * 2021-09-03 2023-12-01 长江存储科技有限责任公司 半导体器件及其形成方法
CN114038794A (zh) * 2021-10-21 2022-02-11 上海华力集成电路制造有限公司 接触孔的制作方法

Similar Documents

Publication Publication Date Title
US11990368B2 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US9245798B2 (en) Semiconductor reflow processing for high aspect ratio fill
US7704886B2 (en) Multi-step Cu seed layer formation for improving sidewall coverage
US20070152342A1 (en) Via structure and process for forming the same
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
CN104253108A (zh) 互连结构及其形成方法
CN112201618A (zh) 一种优化衬垫层质量的方法
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
CN103426815B (zh) 用于部件填充的半导体反流处理
JPWO2005067025A1 (ja) 配線構造の形成方法及び半導体装置
US20080258303A1 (en) Novel structure for reducing low-k dielectric damage and improving copper EM performance
CN102437104A (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
US20130240484A1 (en) Electroless copper alloy capping
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
SG192391A1 (en) Electroless copper deposition
CN113380763A (zh) 一种铜互连结构及其制备方法
JP2008515229A (ja) 後工程のための均一な銅相互接続部及び形成方法
CN103426816B (zh) 用于高深宽比填充的半导体反流处理
WO2021053419A1 (en) Trapezoidal interconnect at tight beol pitch
TWI625773B (zh) 用於特徵塡充的半導體重流處理
Ahn et al. Improvement of Ru-Co Liner for void-free Cu interconnect in extremely small pitch
US20240258165A1 (en) Method of Back End of Line Metal Via Process
US7875979B2 (en) Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same
CN117524978A (zh) 后段工艺中TaN/Ta阻挡层的形成方法
JP2004128109A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210108

RJ01 Rejection of invention patent application after publication