[go: up one dir, main page]

CN112166498A - 单元中的有源区上方的栅极触点 - Google Patents

单元中的有源区上方的栅极触点 Download PDF

Info

Publication number
CN112166498A
CN112166498A CN201980035109.XA CN201980035109A CN112166498A CN 112166498 A CN112166498 A CN 112166498A CN 201980035109 A CN201980035109 A CN 201980035109A CN 112166498 A CN112166498 A CN 112166498A
Authority
CN
China
Prior art keywords
gate
metal
gem
contacts
vertical conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980035109.XA
Other languages
English (en)
Other versions
CN112166498B (zh
Inventor
理查德·T·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN112166498A publication Critical patent/CN112166498A/zh
Application granted granted Critical
Publication of CN112166498B publication Critical patent/CN112166498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10W20/0698—
    • H10W20/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

描述了一种用于布置标准单元的电网连接的系统和方法。在各种实施方案中，将栅极金属放置在非平面垂直导电结构上，所述非平面垂直导电结构用于形成非平面器件(晶体管)。栅极触点将栅极金属连接至所述栅极金属上方的栅极延伸金属(GEM)。GEM放置在所述栅极金属上方，并通过一个或多个栅极触点与栅极金属连接。在所述GEM上在有源区上方形成栅极延伸触点。与栅极触点类似，以相比使用自对准触点工艺不太复杂的制造工艺来形成栅极延伸触点。栅极延伸触点将GEM连接至互连层，例如金属零层。栅极延伸触点与所述非平面垂直导电结构中的一者垂直对准。因此，在实施方案中，一个或多个栅极延伸触点位于所述有源区上方。

Description

单元中的有源区上方的栅极触点
背景技术
相关技术的描述
随着半导体制造过程发展和片上几何尺寸减小，半导体芯片在消耗更少空间的同时提供更多的功能性和性能。虽然已取得许多进展，但在处理和集成电路设计的现代技术中仍然出现限制潜在益处的设计问题。例如，电容性耦合、电迁移、漏电流和处理良率是影响跨半导体芯片的整个裸片的器件布局和信号布线的一些问题。另外，随着晶体管尺寸的减小，短沟道效应增加。除漏电流外，短沟道效应的其它实例是闩锁效应、漏致势垒降低(DIBL)、穿通、对温度的性能依赖性、碰撞电离以及对硅衬底和用于源极区和漏极区的阱的寄生电容。因此，这些问题有可能延迟设计完成并影响上市时间。
非平面晶体管是用于降低短沟道效应的半导体加工的最近发展。三栅极晶体管、鳍式场效应晶体管(FET)和栅极全包围(GAA)晶体管是非平面晶体管的实例。非平面器件(晶体管)的处理步骤比平面器件(晶体管)的处理步骤更为复杂。为了改进具有非平面器件的标准单元布局的伸缩和金属布线中的每一者，当改变处理步骤能提供足够成品率并且不会超过极限地增加制造成本时，进行这些改变。当对布局进行这些改变时，用于非平面器件的布局布线(PNR)布局工具和规则设置也会改变。
当在标准单元布局中触点的放置灵活时，整个标准单元库的伸缩和金属布线都将得到改善。然而，当发生短路时灵活性会降低，这降低了成品率，并且处理步骤变得相当复杂。当触点放置的灵活性降低时，标准单元的大小会增加，并且可用于布线的金属走线数量会减少。
鉴于上述情况，需要用于创建非平面单元的布局的高效的方法和系统。
附图说明
通过结合附图参考以下描述，可更好地理解本文描述的方法和机制的优点，在附图中：
图1是具有非平面器件的单元布局的顶视图和截面图的概图。
图2是单元布局的顶视图和截面图的概图。
图3是用于创建单元布局的方法的概图，所述单元布局具有在非平面器件的有源区中的栅极上方的触点。
图4是用于创建单元布局的方法的概图，所述单元布局具有在非平面器件的有源区中的栅极上方的触点。
图5是具有非平面器件的单元布局的顶视图和截面图的概图。
图6是具有非平面器件的单元布局的顶视图和截面图的概图。
图7是用于创建单元布局的方法的概图，所述单元布局具有在非平面器件的有源区中的栅极上方的触点。
虽然本发明容易有各种修改和替代形式，但是通过举例方式在附图中示出特定的实施方案并在本文中对其进行详细描述。然而，应理解，附图及其详细描述并不意图将本发明局限于所公开的特定形式，而是相反地，本发明将涵盖落入如所附权利要求限定的本发明的范围内的所有修改、等效物和替代方案。
具体实施方式
在以下描述中，阐述了众多特定细节以提供对本文呈现的方法和机制的透彻理解。然而，本领域普通技术人员应认识到，可在没有这些特定细节的情况下实践各种实施方案。在一些情况下，并未详细示出众所周知的结构、部件、信号、计算机程序指令和技术，以避免混淆本文描述的方法。应理解，为了使说明清楚简单，附图中所示的元件未必按比例绘制。例如，一些元件的尺寸可相对于其它元件被放大。
考虑了用于创建非平面单元的布局的系统和方法。在一些实施方案中，单元布局是在单元布局库中的标准单元。在其它实施方案中，单元布局是自定义设计的单元，它与标准单元布局库分开。在各种实施方案中，将栅极金属放置在非平面垂直导电结构上。非平面垂直导电结构用于形成非平面器件(晶体管)。非平面器件的实例是三栅极晶体管、鳍式场效应晶体管(FET)和栅极全包围(GAA)晶体管。在一些实施方案中，栅极触点将栅极金属连接至栅极金属上方的栅极延伸金属(GEM)。在一个实施方案中，仅在栅极金属上方使用GEM。
在实施方案中，在单元布局中每列栅极金属包括单个栅极触点以将栅极金属连接至GEM。在其它实施方案中，使用两个或更多个栅极触点将栅极金属连接至GEM，这提高了成品率。在一些实施方案中，将分开的两个或更多个栅极触点放置在单元布局的顶部和底部成几列。
通常，栅极触点或栅极通孔不直接位于有源区上方，例如在非平面垂直导电结构中的一者上方。为此，通常包括复杂的半导体制造工艺，所述工艺包括对扩散触点和栅极触点使用自对准触点工艺。通过将栅极触点放置在有源区之外，并因此与非平面垂直导电结构分开放置，无需使用包括对栅极触点使用自对准触点工艺的复杂的半导体制造工艺。而是，使用不太复杂的制造工艺来放置栅极触点。接着，将GEM放置在栅极金属上方，并通过一个或多个栅极触点与栅极金属连接。
在各种实施方案中，在GEM上的有源区上方形成栅极延伸触点。与栅极金属和GEM之间的栅极触点类似，在各种实施方案中，以相比使用自对准触点工艺不太复杂的制造工艺来形成栅极延伸触点。栅极延伸触点将GEM连接至互连层，例如金属零层。栅极延伸触点未连接至栅极触点或栅极金属。在一些实施方案中，栅极延伸触点与非平面垂直导电结构中的一者垂直对准。因此，在实施方案中，一个或多个栅极延伸触点位于有源区上方。因此，在实施方案中，减小了单元布局的高度，这改善了可伸缩性和金属走线布线。
参见图1，示出了非平面单元布局100的概括性框图，即单元布局的顶视图。另外，示出了从A侧看的相同单元布局的截面图的概括性框图。如图所示，A侧在非平面单元布局100的左侧。在所示实施方案中，p型金属氧化物半导体(pmos)场效应晶体管(fet)位于单元布局100的顶部。n型金属氧化物半导体(nmos)场效应晶体管(fet)位于单元布局100的底部。在此，为了便于说明，未在单元布局100中示出有源区。在一些实施方案中，单元布局100是标准单元布局库的一部分。在其它实施方案中，单元布局100是用于芯片设计的具体区域的定制布局单元。
在各种实施方案中，图1至图2和图5至图7中所示的布局技术用于各种其它标准单元和定制单元，所述定制单元用于各种复杂栅极和功能单元。在各种实施方案中，单元布局100中的器件(晶体管)是非平面器件(晶体管)。非平面器件是用于降低短沟道效应的半导体加工的最近发展。三栅极晶体管、鳍式场效应晶体管(FET)和栅极全包围(GAA)晶体管是非平面器件的实例。
非平面垂直导电结构110以三维方式延伸出页面。如本文所使用，非平面垂直导电结构110也被称为“垂直结构110”。注意，尽管垂直结构110在水平方向上布线，但是由于垂直结构110以三维方式延伸出页面，因此所述垂直结构被视为垂直的。在各种实施方案中，垂直结构110包括在上述类型的非平面器件中的一者中：例如三栅极晶体管、鳍式场效应晶体管(FET)和栅极全包围(GAA)晶体管。
在一些实施方案中，单元布局100中的非平面器件通过浸没式光刻技术、双重图案化技术、极紫外光刻(EUV)技术和定向自组装(DSA)光刻技术中的一种进行制造。在一些实施方案中，EUV技术相对于其它技术提供相对于通孔和触点模块的更多灵活性。如图所示，单元布局100在垂直方向上使用栅极金属112。在一些实施方案中，氮化钛(TiN)用于栅极金属112。为了易于说明，未示出有源区的边界，但是有源区的矩形边界在垂直结构110和栅极金属112的相对近距离内。层140用于切割栅极层并显示栅极金属112开始和停止的位置。如图所示，由于层140放置在单元布局100的中间，因此第三列和第六列中的每一者具有用于列的顶部和底部的单独栅极。
在类似于栅极金属112的垂直方向上对局部互连130进行布线。在一些实施方案中，局部互连130是铜、钨或钴，并且所使用的材料是基于电阻与工艺可靠性之间的设计折衷。在实施方案中，铜、钨或钴触点132用于源极区和漏极区。金属0(M0或Metal0)120用于水平方向上的局部互连。为了便于说明，Metal0 120未在单元布局100中显示，而仅在截面图中显示。
栅极触点114将栅极金属112连接至栅极延伸金属(GEM)116。在所示的实施方案中，GEM 116仅在栅极金属112上方使用。在单元布局100的顶部和单元布局100的底部看到几列分离的栅极触点114。在一些实施方案中，单元布局100中每列包括单个栅极触点114，以将栅极金属112连接至GEM 116。在其它实施方案中，两个或更多个栅极触点114用于将栅极金属112连接至GEM 116，这增加了成品率。
通常，栅极触点或栅极通孔不直接位于有源区上方，例如垂直结构110中的一者上方。为此，通常包括复杂的半导体制造工艺，所述工艺包括对扩散触点和栅极触点使用自对准触点工艺。在此，如在单元布局100和截面图中的每一者中所示，栅极触点114放置在有源区之外，因此与垂直结构110分开放置。因此，不使用包括对栅极触点114使用自对准触点工艺的复杂的半导体制造工艺。而是，替代地使用不太复杂的制造工艺将栅极触点114放置在有源区之外。接着，将GEM 116放置在栅极金属112上方，并通过栅极触点114与栅极金属112进行连接。现在，在各种实施方案中，在有源区上方形成栅极触点118。类似于栅极触点114，在各种实施方案中，以相比使用自对准触点工艺不太复杂的制造工艺来形成栅极延伸触点118。
栅极延伸触点118将GEM 116连接至水平Metal0 120。栅极延伸触点118不连接至栅极触点114或栅极金属112。注意，栅极延伸触点118中的一个或多个与垂直结构110中的一者垂直对准。因此，在实施方案中，一个或多个栅极延伸触点118位于有源区上方。因此，在实施方案中，减小了单元布局100的高度，这改善了可伸缩性和金属走线布线。
现在转向图2，示出了非平面单元布局100的概括性框图，即单元布局的顶视图。另外，示出了从B侧看的相同单元布局的截面图的概括性框图。如图所示，B侧在非平面单元布局100的底部。早前描述的布局元素被相同地编号。尽管每个单元布局100被示为二维图，但是在这些图中描绘了三维元素。如前所述，尽管垂直结构110在水平方向上布线，但是由于垂直结构110中的每一者以三维方式延伸出页面，因此所述垂直结构被视为垂直的。
在实施方案中，在截面图中，源极/漏极触点132比栅极延伸触118以三维方式延伸出页面更多。接下来，栅极延伸触点118比每个栅极触点114延伸出页面更多。与源极/漏极触点132接触的Metal0120比与栅极延伸触点118接触的metal0 120延伸出页面更多。因此，截面图中的虚线用于分隔metal0 120的两个单独的水平布线。虚线右侧的metal0 120比虚线左侧的metal0 120延伸出页面更多。在实施方案中，在截面图中，栅极延伸触点118和垂直结构110中的每一者彼此延伸出页面一样多。因此，在截面图中，栅极延伸触点118与垂直结构110垂直对准，并且栅极延伸触点118位于有源区上方。
现在参考图3，示出了用于创建单元布局的方法300的概括性框图，所述单元布局具有在非平面器件的有源区中的栅极上方的触点。出于讨论的目的，以顺序的次序示出此实施方案中(以及图4和图8中)的步骤。然而，在其它实施方案中，一些步骤以与所示不同的次序发生，一些步骤同时执行，一些步骤与其它步骤结合，并且一些步骤不存在。
在硅衬底上形成一个或多个非平面垂直导电结构(框302)。在各种实施方案中，非平面垂直导电结构用于制造多种非平面器件中的一者，例如三栅极晶体管、鳍式场效应晶体管(FET)和栅极全包围(GAA)晶体管。将栅极金属放置在一个或多个非平面垂直导电结构的一部分上(框304)。在金属栅极的一个或多个末端上形成栅极触点(框306)。在各种实施方案中，栅极触点不形成在非平面垂直导电结构中的一者上。
将栅极延伸金属(GEM)在金属栅极上方放置在一个或多个栅极触点上(框308)。在实施方案中，GEM的长度等于或大于栅极金属的长度。在另一实施方案中，GEM的长度小于栅极金属的长度。在GEM上的位于非平面垂直导电结构中的一者上且与所述非平面垂直导电结构中的一者对准的位置处形成栅极延伸触点(框310)。因此，在各种实施方案中，在有源区上方形成栅极延伸触点。放置局部金属层以连接局部布线和电源连接(框312)。例如，放置金属零层以与栅极延伸触点接触并将信号路由到其它通孔。在一些实施方案中，单元布局是在单元布局库中的标准单元。在其它实施方案中，单元布局是自定义设计的单元，它与标准单元布局库分开。
现在参考图4，示出了用于创建单元布局的方法400的概括性框图，所述单元布局具有在非平面器件的有源区中的栅极上方的触点。选择在硅衬底上形成的非平面垂直导电结构上方的栅极延伸金属(GEM)上具有现有栅极延伸触点的区(框402)。在一个实例中，再次简要地参考图2的单元布局100，选择从左起第六列的顶部包括栅极延伸触点118的区。放置局部互连层，使所述层平行于金属栅极的在GEM下方位于选定区与不包括栅极延伸触点的源极/漏极区之间的一部分延伸(框404)。
在源极/漏极区中的局部互连层上的位置处形成源极/漏极触点(框406)。再次简要地参考图2的单元布局100，源极/漏极触点132放置在从左起第六列顶部的栅极延伸触点118的右侧和下方。如图2的截面图所示，局部互连层130和源极/漏极触点132中的每一者被放置在两个栅极金属与两个栅极延伸金属(GEM)中的每一者之间。放置用于连接局部布线和电源连接的局部金属层(框408)。在一些实施方案中，单元布局是在单元布局库中的标准单元。在其它实施方案中，单元布局是自定义设计的单元，它与标准单元布局库分开。
现在转向图5，示出了非平面单元布局100的概括性框图，即单元布局的顶视图。另外，示出了从B侧看的相同单元布局的截面图的概括性框图。如图所示，B侧在非平面单元布局100的底部。早前描述的布局元素被相同地编号。尽管单元布局100和500中的每一者被示为二维图，但是在这些图中描绘了三维元素。如前所述，尽管垂直结构110在水平方向上布线，但是由于垂直结构110中的每一者以三维方式延伸出页面，因此所述垂直结构被视为垂直的。另外，在实施方案中，在截面图中，源极/漏极触点132比栅极延伸触点118以三维方式延伸出页面更多。接下来，栅极延伸触点118比每个栅极触点114延伸出页面更多。
如前所述，与源极/漏极触点132接触的metal0 120比与栅极延伸触点118接触的metal0 120延伸出页面更多。因此，截面图中的虚线用于分隔metal0 120的两个单独的水平布线。虚线右侧的metal0120比虚线左侧的metal0 120延伸出页面更多。在实施方案中，在截面图中，栅极延伸触点118和垂直结构110中的每一者彼此延伸出页面一样多。因此，在截面图中，栅极延伸触点118与垂直结构110垂直对准，并且栅极延伸触点118位于有源区上方。
如图所示，局部互连层130形成在源极/漏极区(区域)142上方。在各种实施方案中，通过注入工艺形成源极/漏极区域142。在所示实施方案中，截面图中的每个栅极金属112被隔离的间隔物150包围。类似地，每个GEM 116被隔离的间隔物152包围。在一些实施方案中，隔离的间隔物150和152中的每一者包括相同的材料。在其它实施方案中，隔离的间隔物150和152中的每一者包括不同的材料。在实施方案中，用于隔离的间隔物150和152中的一个或多个的材料是氮化硅。
在实施方案中，将栅极金属112放置成达到隔离的间隔物150的顶部的高度。在栅极金属112上方形成隔离的间隔物，并且将两种材料蚀刻到栅极金属112的最终高度附近。将隔离更多的间隔物150放置在栅极金属112的顶部，然后进行蚀刻和抛光。例如，使用SiN沉积和化学机械平坦化(CMP)步骤。将用于栅极触点114的区域蚀刻至隔离的间隔物150中，使得栅极触点114与GEM 116和栅极112进行物理连接。接下来，进行原硅酸四乙酯(TEOS)或其它氧化物沉积，然后形成用于GEM 116的沟槽。在另一实施方案中，在栅极金属112上沉积隔离的间隔物150之后，对隔离的间隔物150进行图案化和蚀刻，随后进行氧化物沉积，例如TEOS沉积。之后，形成用于GEM116的沟槽，然后进行最终的通孔蚀刻。
单元布局500显示了源极/漏极触点132由GEM 116和Metal0层120双重自对准。Metal0层120在页面内外自对准源极/漏极触点132。GEM 116上的隔离的间隔物152自对准源极/漏极触点132。如果GEM116未对准，则栅极金属112上的隔离的间隔物150将源极/漏极触点132自对准到局部互连层130。
现在转向图6，示出了非平面单元布局100的概括性框图，即单元布局的顶视图。另外，示出了从B侧看的相同单元布局的截面图的概括性框图。如图所示，B侧在非平面单元布局100的底部。早前描述的布局元素被相同地编号。在所示的实施方案中，如截面图所示，隔离的间隔物154向下到达栅极金属112。隔离的间隔物154提供进一步的对准和进一步的隔离。在一些实施方案中，隔离的间隔物150和154中的每一者包括相同的材料。在其它实施方案中，隔离的间隔物150和154中的每一者包括不同的材料。
现在转向图7，示出了用于创建单元布局的方法700的概括性框图，所述单元布局具有在非平面器件的有源区中的栅极上方的触点。将栅极金属放置在一个或多个非平面垂直导电结构的一部分上(框702)。将隔离的间隔物放置在栅极金属的任一侧上(框704)。将隔离的间隔物放置在栅极金属的顶部上(框706)。放置局部互连层，使所述层平行于金属栅极的在栅极金属的侧间隔物之间的一部分延伸(框708)。
将栅极延伸金属(GEM)在金属栅极上方放置在一个或多个栅极触点上(框710)。将隔离的间隔物放置在GEM的任一侧上(框712)。将隔离的间隔物放置在GEM的顶部(框714)。在源极/漏极区中的局部互连层上的位置处形成源极/漏极触点(框716)。放置用于连接局部布线和电源连接的局部金属层(框718)。在一些实施方案中，单元布局是在单元布局库中的标准单元。在其它实施方案中，单元布局是自定义设计的单元，它与标准单元布局库分开。
应注意，上述实施方案中的一个或多个包括软件。在此类实施方案中，实现方法和/或机制的程序指令被传送或存储在计算机可读介质上。被配置为存储程序指令的各种类型的介质是可获得的并且包括硬盘、软盘、CD-ROM、DVD、闪存、可编程ROM(PROM)、随机存取存储器(RAM)和各种其它形式的易失性或非易失性存储装置。一般来说，计算机可存取存储介质包括在用于向计算机提供指令和/或数据期间可由所述计算机存取的任何存储介质。例如，计算机可存取存储介质包括存储介质，例如磁性或光学介质，例如，磁盘(固定的或可移动的)、磁带、CD-ROM或DVD-ROM、CD-R、CD-RW、DVD-R、DVD-RW或蓝光。存储介质还包括易失性或非易失性存储器介质，例如RAM(例如同步动态RAM(SDRAM)、双倍数据速率(DDR、DDR2、DDR3等)SDRAM、低功耗DDR(LPDDR2等)SDRAM、Rambus DRAM(RDRAM)、静态RAM(SRAM)等)、ROM、闪存、可经由外围接口(例如通用串行总线(USB)接口)存取的非易失性存储器(例如，闪存)等。存储介质包括微机电系统(MEMS)以及可经由通信介质(例如网络和/或无线链路)存取的存储介质。
另外，在各种实施方案中，程序指令包括以高级编程语言(例如C语言)或设计语言(HDL)(例如Verilog、VHDL)或数据库格式(例如GDS II流格式(GDSII))对硬件功能性的行为级描述或寄存器传输级(RTL)描述。在一些情况下，所述描述由合成工具读取，所述合成工具对描述进行合成以从合成库产生包括一系列门的网表。所述网表包括门集合，所述门还表示包括系统的硬件的功能性。然后对网表进行布局和布线，以产生描述要应用于掩模的几何形状的数据集。所述掩模然后用于各种半导体制造步骤中，以产生对应于系统的一个或多个半导体电路。替代地，根据需要，计算机可存取存储介质上的指令是网表(带有或不带有合成库)或数据集。另外，利用指令以便由来自此类供应商(例如
Figure BDA0002796715170000112
和Mentor
Figure BDA0002796715170000113
)的基于硬件的类型模拟器进行模拟。
尽管已相当详细地描述了以上实施方案，但一旦完全了解以上公开内容，各种变型和修改对本领域技术人员将变得显而易见。以下权利要求意图解释为包含所有此类变化和修改。

Claims (20)

1.一种用于创建标准单元布局的半导体器件制造方法，其包括：
在硅衬底上形成一个或多个非平面垂直导电结构；
将栅极金属放置在所述一个或多个非平面垂直导电结构的一部分上；
在所述金属栅极的一个或多个末端上形成一个或多个栅极触点；
将栅极延伸金属(GEM)在所述栅极金属上方放置在所述一个或多个栅极触点上；以及
在所述GEM上的位于所述一个或多个非平面垂直导电结构中的一者上且与所述一个或多个非平面垂直导电结构中的一者对准的位置处形成栅极延伸触点，其中局部金属零层可用于对栅极连接进行布线。
2.如权利要求1所述的半导体器件制造方法，其进一步包括：
选择在硅衬底上形成的非平面垂直导电结构上方的栅极延伸金属(GEM)上具有栅极延伸触点的区；以及
放置局部互连层，使所述层平行于栅极金属的在所述GEM下方位于所述选定区与不包括栅极延伸触点的源极/漏极区之间的一部分延伸。
3.如权利要求2所述的半导体器件制造方法，其进一步包括在不包括栅极延伸触点的所述源极/漏极区中的所述局部互连层上的位置处形成源极/漏极触点。
4.如权利要求1所述的半导体器件制造方法，其进一步包括：
将隔离的间隔物放置在所述栅极金属的任一侧和所述栅极金属的顶部；以及
放置局部互连层，使所述层平行于所述栅极金属的沿着所述栅极金属的所述侧上的间隔物的一部分延伸。
5.如权利要求1所述的半导体器件制造方法，其进一步包括：
将隔离的间隔物放置在所述GEM的任一侧和所述GEM的顶部；以及
沿着所述GEM的所述侧上的间隔物形成源极/漏极触点。
6.如权利要求1所述的半导体器件制造方法，其中所述GEM的长度大于或等于所述GEM下方的栅极金属的长度。
7.如权利要求1所述的半导体器件制造方法，其中所述一个或多个非平面垂直导电结构中的每一者包括半导体鳍。
8.如权利要求1所述的半导体器件制造方法，其中所述一个或多个非平面垂直导电结构中的每一者包括半导体纳米线。
9.一种半导体结构，其包括：
在硅衬底上的一个或多个非平面垂直导电结构；
在所述一个或多个非平面垂直导电结构的一部分上的栅极金属；
在所述金属栅极的一个或多个末端上的一个或多个栅极触点；
在所述栅极金属上方的在所述一个或多个栅极触点上的栅极扩展金属(GEM)；以及
在所述GEM上的位于所述一个或多个非平面垂直导电结构中的一者上且与所述一个或多个非平面垂直导电结构中的一者对准的位置处的栅极延伸触点，其中局部金属零层可用于对栅极连接进行布线。
10.如权利要求9所述的半导体结构，其进一步包括：
在硅衬底上形成的非平面垂直导电结构上方的栅极延伸金属(GEM)上具有栅极延伸触点的区；以及
局部互连层，其平行于栅极金属的在所述GEM下方位于所述选定区与不包括栅极延伸触点的源极/漏极区之间的一部分延伸。
11.如权利要求10所述的半导体结构，其进一步包括在不包括栅极延伸触点的所述源极/漏极区中的所述局部互连层上的位置处的源极/漏极触点。
12.如权利要求9所述的半导体结构，其进一步包括：
在所述栅极金属的任一侧和所述栅极金属的顶部的隔离的间隔物；以及
局部互连层，其平行于所述栅极金属的沿着所述栅极金属的所述侧上的间隔物的一部分延伸。
13.如权利要求9所述的半导体结构，其进一步包括：
在所述GEM的任一侧和所述GEM的顶部的隔离的间隔物；以及
沿着所述GEM的所述侧上的间隔物的源极/漏极触点。
14.如权利要求9所述的半导体结构，其中所述GEM的长度大于或等于所述GEM下方的栅极金属的长度。
15.如权利要求9所述的半导体结构，其中所述一个或多个非平面垂直导电结构中的每一者包括半导体鳍。
16.如权利要求9所述的半导体结构，其中所述一个或多个非平面垂直导电结构中的每一者包括半导体纳米线。
17.一种存储程序指令的非暂时性计算机可读存储介质，其中用于执行半导体制造方法的所述程序指令可由处理器执行以：
在硅衬底上形成一个或多个非平面垂直导电结构；
将栅极金属放置在所述一个或多个非平面垂直导电结构的一部分上；
在所述金属栅极的一个或多个末端上形成一个或多个栅极触点；
将栅极延伸金属(GEM)在所述栅极金属上方放置在所述一个或多个栅极触点上；以及
在所述GEM上的位于所述一个或多个非平面垂直导电结构中的一者上且与所述一个或多个非平面垂直导电结构中的一者对准的位置处形成栅极延伸触点，其中局部金属零层可用于对栅极连接进行布线。
18.如权利要求17所述的非暂时性计算机可读存储介质，其中所述程序指令可进一步由处理器执行以：
选择在硅衬底上形成的非平面垂直导电结构上方的栅极延伸金属(GEM)上具有栅极延伸触点的区；以及
放置局部互连层，使所述层平行于栅极金属的在所述GEM下方位于所述选定区与不包括栅极延伸触点的源极/漏极区之间的一部分延伸。
19.如权利要求18所述的非暂时性计算机可读存储介质，其中所述程序指令可进一步由处理器执行以在不包括栅极延伸触点的所述源极/漏极区中的所述局部互连层上的位置处形成源极/漏极触点。
20.如权利要求17所述的非暂时性计算机可读存储介质，其中所述程序指令可进一步由处理器执行以：
将隔离的间隔物放置在所述栅极金属的任一侧和所述栅极金属的顶部；以及
放置局部互连层，使所述层平行于所述栅极金属的沿着所述栅极金属的所述侧上的间隔物的一部分延伸。
CN201980035109.XA 2018-05-25 2019-03-27 单元中的有源区上方的栅极触点 Active CN112166498B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/989,604 US10818762B2 (en) 2018-05-25 2018-05-25 Gate contact over active region in cell
US15/989,604 2018-05-25
PCT/US2019/024364 WO2019226229A1 (en) 2018-05-25 2019-03-27 Gate contact over active region in cell

Publications (2)

Publication Number Publication Date
CN112166498A true CN112166498A (zh) 2021-01-01
CN112166498B CN112166498B (zh) 2025-08-08

Family

ID=66102798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980035109.XA Active CN112166498B (zh) 2018-05-25 2019-03-27 单元中的有源区上方的栅极触点

Country Status (6)

Country Link
US (2) US10818762B2 (zh)
EP (1) EP3803962A1 (zh)
JP (1) JP7572948B2 (zh)
KR (2) KR20210002649A (zh)
CN (1) CN112166498B (zh)
WO (1) WO2019226229A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152347B2 (en) * 2018-04-13 2021-10-19 Qualcomm Incorporated Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
US10818762B2 (en) * 2018-05-25 2020-10-27 Advanced Micro Devices, Inc. Gate contact over active region in cell
US10846327B2 (en) * 2018-11-02 2020-11-24 A9.Com, Inc. Visual attribute determination for content selection
EP3723127A1 (en) * 2019-04-10 2020-10-14 IMEC vzw A standard cell device and a method for forming an interconnect structure for a standard cell device
US10796061B1 (en) * 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
DE102020125647A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Komplementärfeldeffekttransistor des Typs mit vergrabenenen Logikleitern, Layout-Diagramm-Herstellungsverfahren und System dafür
US11362090B2 (en) 2020-01-31 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having buried logic conductor type of complementary field effect transistor, method of generating layout diagram and system for same
US12205897B2 (en) 2021-09-23 2025-01-21 Advanced Micro Devices, Inc. Standard cell design architecture for reduced voltage droop utilizing reduced contacted gate poly pitch and dual height cells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367367A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 用于高速rom单元的装置
CN104584222A (zh) * 2012-09-19 2015-04-29 英特尔公司 有源栅极之上的栅极触点结构及其制造方法
US20160329241A1 (en) * 2015-05-07 2016-11-10 United Microelectronics Corp. Integrated circuit structure and method for forming the same
WO2018042986A1 (ja) * 2016-08-29 2018-03-08 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889329A (en) 1994-11-02 1999-03-30 Lsi Logic Corporation Tri-directional interconnect architecture for SRAM
DE102004063926B4 (de) 2004-03-24 2017-10-19 Infineon Technologies Ag Konfigurierbare Treiberzelle eines logischen Zellenfeldes
US7761831B2 (en) 2005-12-29 2010-07-20 Mosaid Technologies Incorporated ASIC design using clock and power grid standard cell
JP4322888B2 (ja) 2006-06-01 2009-09-02 エルピーダメモリ株式会社 半導体装置
US7984395B2 (en) 2008-01-17 2011-07-19 Synopsys, Inc. Hierarchical compression for metal one logic layer
JP5410082B2 (ja) 2008-12-12 2014-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8533641B2 (en) 2011-10-07 2013-09-10 Baysand Inc. Gate array architecture with multiple programmable regions
US8716124B2 (en) * 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
KR20130070252A (ko) 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 메모리 소자의 스페어 로직 구현방법 및 그 구조
KR101913457B1 (ko) * 2012-01-13 2018-10-30 텔라 이노베이션스, 인코포레이티드 선형 ＦｉｎＦＥＴ 구조들을 갖는 회로들
US10283437B2 (en) 2012-11-27 2019-05-07 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography
US9331013B2 (en) 2013-03-14 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
JPWO2015083281A1 (ja) 2013-12-06 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置
KR102369511B1 (ko) 2015-07-08 2022-03-03 삼성전자주식회사 반도체 집적 회로 및 이를 포함하는 전자 시스템
US10672708B2 (en) 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
US9881872B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a local interconnect in a semiconductor device
US11189569B2 (en) 2016-09-23 2021-11-30 Advanced Micro Devices, Inc. Power grid layout designs for integrated circuits
US9837398B1 (en) 2016-11-23 2017-12-05 Advanced Micro Devices, Inc. Metal track cutting in standard cell layouts
US10270430B2 (en) 2016-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cell of transmission gate free circuit and integrated circuit and integrated circuit layout including the same
US10503859B2 (en) 2017-08-30 2019-12-10 Arm Limited Integrated circuit design and/or fabrication
US11120190B2 (en) 2017-11-21 2021-09-14 Advanced Micro Devices, Inc. Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
US10818762B2 (en) * 2018-05-25 2020-10-27 Advanced Micro Devices, Inc. Gate contact over active region in cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367367A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 用于高速rom单元的装置
CN104584222A (zh) * 2012-09-19 2015-04-29 英特尔公司 有源栅极之上的栅极触点结构及其制造方法
US20160329241A1 (en) * 2015-05-07 2016-11-10 United Microelectronics Corp. Integrated circuit structure and method for forming the same
WO2018042986A1 (ja) * 2016-08-29 2018-03-08 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
JP7572948B2 (ja) 2024-10-24
US20190363167A1 (en) 2019-11-28
US20210028288A1 (en) 2021-01-28
JP2021525974A (ja) 2021-09-27
KR20240033144A (ko) 2024-03-12
KR20210002649A (ko) 2021-01-08
CN112166498B (zh) 2025-08-08
KR102876341B1 (ko) 2025-10-27
US10818762B2 (en) 2020-10-27
WO2019226229A1 (en) 2019-11-28
US11424336B2 (en) 2022-08-23
EP3803962A1 (en) 2021-04-14

Similar Documents

Publication Publication Date Title
CN112166498B (zh) 单元中的有源区上方的栅极触点
US10651164B2 (en) Metal zero contact via redundancy on output nodes and inset power rail architecture
CN110692137B (zh) 用于5纳米及以上的标准单元布局架构和绘图样式
CN110582849B (zh) 一种标准单元布局和用于创建标准单元布局的半导体器件加工方法
JP7062767B2 (ja) セル面積を縮小し、チップレベルでのセル配置を改善するための金属０電源接地スタブ経路（ｍｅｔａｌ ｚｅｒｏ ｐｏｗｅｒ ｇｒｏｕｎｄ ｓｔｕｂ ｒｏｕｔｅ）
CN110582767B (zh) 利用euv光刻的电网架构和优化
CN114586152A (zh) 采用euv光刻的标准单元和电网架构
CN118020148A (zh) 交叉场效应晶体管（xfet）架构过程
CN120167140A (zh) 具有正面功率连接和背面功率连接的三维交叉场效应自对准晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant