CN111987048A - 电子封装件及其制法 - Google Patents

Abstract

一种电子封装件及其制法，包括于一承载结构上设置电子元件与多个导电柱，且该导电柱的周面形成有隔离层，再以封装层包覆该电子元件、导电柱与隔离层，以于该导电柱上植设焊球时，使焊锡材不会随着植设作业所用的助焊剂延伸至该导电柱的周面，避免相邻两处的焊球发生桥接的问题。

Description

电子封装件及其制法

技术领域

本发明关于一种半导体封装制程，特别是关于一种电子封装件及其制法。

背景技术

随着近年来便携式电子产品的蓬勃发展，各类相关产品的开发也朝向高密度、高性能以及轻、薄、短、小的趋势发展，各实施例的半导体封装结构也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。

为配合产品薄化的趋势，芯片也越磨越薄，故芯片的强度及信赖性也备受考验。目前薄化芯片后，会采用模压保护方法，但对于高接点(I/O)数量且尺寸相对小的半导体封装件，欲形成对外电性连接的导电元件以细长的铜柱取代焊球，以避免因间距过小而造成桥接的问题。

如图1所示，现有半导体封装件1于一基板10的下侧电镀形成多个铜柱13，并于该基板10的上、下两侧设置半导体元件11,12，之后以封装胶体(molding compound)15包覆该些半导体元件11,12与该些铜柱13，并使该基板10的铜柱13外露于该封装胶体15，再形成多个焊球17于该些铜柱13的外露表面上，以供该半导体封装件1通过该焊球17接置如电路板的电子装置。

然而，现有半导体封装件1中，形成该铜柱13后，需植设该焊球17，导致该焊球17的焊锡材容易随着植设作业所用的助焊剂延伸(爬上)至该铜柱13，因而造成该焊锡材(相邻两焊球17)的桥接，且于爬锡状况后，会增加该焊球17的接垫面积，导致该焊球17的高度无法控制。

此外，于该基板10上电镀形成多个铜柱13，其制作成本极高，不符合经济效益。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，以避免相邻两处的焊球发生桥接的问题。

本发明的电子封装件，包括：一承载结构；至少一电子元件，其设于该承载结构上且电性连接该承载结构；多个导电柱，其设于该承载结构上且电性连接该承载结构；一隔离层，其形成于各该导电柱的周面；以及一封装层，其包覆该电子元件、导电柱与隔离层。

本发明还提供一种电子封装件的制法，其包括：将导电架及至少一电子元件设于一承载结构上，其中，该导电架包含有板体与多个连接该板体的导电柱，并以该导电柱结合于该承载结构上，且于各该导电柱的周面上形成有隔离层；以封装层包覆该电子元件、导电柱与隔离层；以及移除该板体。

前述的电子封装件及其制法中，该承载结构具有相对的第一侧与第二侧，以令该导电柱结合于该承载结构的第一侧及/或第二侧上，该电子元件布设于该第一侧及/或该第二侧上，以及该封装层形成于该第一侧及/或该第二侧上。

前述的电子封装件及其制法中，该电子元件的部分表面外露出该封装层。

前述的电子封装件及其制法中，该导电柱经由导电体结合及电性连接该承载结构。

前述的电子封装件及其制法中，该导电柱的端面外露于该封装层的表面。

前述的电子封装件及其制法中，该导电柱的端面齐平或低于该封装层的外表面。

前述的电子封装件及其制法中，该隔离层还形成于该板体的外表面上，以于移除该板体时，一并移除该板体表面上的隔离层。或者，于移除该板体时，保留该隔离层，使该隔离层保留于该封装层的外表面上。

前述的电子封装件及其制法中，还包括形成导电元件于该导电柱的端面上。

前述的电子封装件及其制法中，还包括形成对位部于该封装层的表面上。例如，该对位部的制程包括：于该导电架上形成凸部，并以该隔离层包覆该凸部；于移除该板体后，以令该凸部外露出该封装层；以及移除该凸部，以形成凹部于该封装层的表面上，且令该凹部作为该对位部。

由上可知，本发明的电子封装件及其制法中，主要经由该隔离层包覆该导电柱的周面，以于进行植球作业时，可使焊锡材不会随着植设作业所用的助焊剂延伸至该导电柱的周面上，故相较于现有技术，本发明于植球作业中能避免相邻两处的焊球发生桥接的问题。

另一方面，本发明的电子封装件因不会发生爬锡状况而能避免增加该焊球的接垫面积的问题，故能有效控制该焊球的高度。

此外，本发明经由该导电架的设计，以将该导电柱置放于该承载结构20上，故相较于现有技术，本发明的制法的制作成本能大幅降低，因而能符合经济效益。

附图说明

图1为现有半导体封装件的剖面示意图。

图2A至图2E为本发明的电子封装件的制法的第一实施例的剖面示意图。

图2A’为图2A的另一实施例的示意图。

图2D’及图2D”为图2D的其它不同实施例的示意图。

图2E’为图2E的另一实施例的示意图。

图3A至图3C为本发明的电子封装件的制法的第二实施例的剖面示意图。

符号说明

1 半导体封装件

10 基板

11,12 半导体元件

13 铜柱

15 封装胶体

17 焊球

2,2’,3 电子封装件

2a 导电架

20 承载结构

20a 第一侧

20b 第二侧

200 线路层

201 绝缘层

21 第一电子元件

21a 作用面

21b 非作用面

210 电极垫

211,220 导电凸块

22 第二电子元件

23 导电柱

23a,23a’ 端面

23c 周面

230 导电体

24 板体

25 第一封装层

25a 第一表面

25b 第二表面

26 第二封装层

27 导电元件

29 隔离层

30 凸部

31 对位部。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2E为本发明的电子封装件2的制法的第一实施例的剖面示意图。

如图2A所示，提供一导电架2a，其包含一板体24及多个分离设于该板体24上的导电柱23。接着，形成一隔离层29于该导电架2a上，以包覆该导电柱23的周面23c。

在本实施例中，该板体24与导电柱23为一体成形，例如，以蚀刻、激光或其它方式移除一金属板的部分材料，以形成该导电架2a。在另一实施例中，也可于该板体24上经由图案化制程形成(如以电镀、沉积、粘贴或其它方式)该些导电柱23，如图2A’所示。

此外，该隔离层29为绝缘材，如绿漆，其于制程中，先涂布(或浸润)于该导电架2a(包含板体24及导电柱23)的表面上，再移除(如利用研磨方式)该导电柱23的端面23a上的隔离层29，以外露出该导电柱23的端面23a。

另外，该隔离层29(绿漆)不会与焊锡材形成共晶，故可抑制焊锡材流动至绿漆上。

如图2B所示，将该导电架2a以其导电柱23设置于一承载结构20上，且设置至少一第一电子元件21于该承载结构20上。

在本实施例中，该承载结构20具有相对的第一侧20a与第二侧20b，且该承载结构20例如为具有核心层与线路部的封装基板(substrate)或具有线路部的无核心层(coreless)式封装基板，其线路部具有至少一绝缘层201与设于该绝缘层201上的线路层200，该线路层200例如为扇出(fan out)型重布线路层(redistribution layer，简称RDL)。具体地，形成该线路层200的材料例如为铜，且形成该绝缘层201的材料例如为聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该承载结构也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)或硅中介板(silicon interposer)，并不限于上述。

此外，该第一电子元件21设于该承载结构20的第一侧20a上，且该第一电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该第一电子元件21具有相对的作用面21a与非作用面21b，其作用面21a具有多个电极垫210经由多个如焊锡材料的导电凸块211以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可经由多个焊线(图略)以打线方式电性连接该线路层200。然而，有关该第一电子元件电性连接该承载结构的方式不限于上述。

另外，该导电架2a以其导电柱23的端面23a经由如焊锡材的导电体230结合至该承载结构20的第一侧20a的线路层200上。

如图2C所示，形成第一封装层25于该承载结构20的第一侧20a上，以包覆该第一电子元件21、该些导电柱23及导电体230。

在本实施例中，该第一封装层25具有相对的第一表面25a与第二表面25b，且其以第一表面25a结合于该承载结构20的第一侧20a上。

此外，形成于该第一封装层25的材料例如为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)，但不限于上述。

另外，该第一封装层25填入该第一电子元件21与该承载结构20的第一侧20a之间以包覆该些导电凸块211；或者，可先填充底胶(图略)于该第一电子元件21与该承载结构20的第一侧20a之间以包覆该些导电凸块211，再使该第一封装层25包覆该底胶。

如图2D所示，进行整平制程，以移除该板体24与部分该隔离层29(甚至部分该第一封装层25)，以令该导电柱23的端面23a、该隔离层29与该第一封装层25的第二表面25b共平面(齐平)，使该导电柱23的端面23a与该隔离层29外露于该第一封装层25的第二表面25b。

在本实施例中，采用研磨、蚀刻、烧灼、切除或其它适合方式移除该板体24与部分该隔离层29(甚至部分该第一封装层25)。

此外，如图2D’所示，移除该导电柱23的部分材料，使该导电柱23的端面23a’低于该第一封装层25的第二表面25b；或者，可依需求仅移除该板体24，以保留第一电子元件21上方的隔离层29及该第一封装层25，如图2D”所示，供印刷字样于其上或建立后端制程所需的辨识点。

此外，如图2D所示，该第一电子元件21的非作用面21b可选择性不外露于该第一封装层25的第二表面25b；或者，如图2D’所示，该第一电子元件21的非作用面21b可外露于该第一封装层25的第二表面25b。

如图2E所示(翻转图2D视之)，于该些导电柱23的外露表面(端面23a)上形成有如焊球的导电元件27，以形成电子封装件2，从而供回焊该导电元件27以将电子封装件2接置如电路板或另一封装件的电子装置(图未示)。

在本实施例中，该承载结构20的第二侧20b可用于接置(如堆叠)如封装基板或另一封装件的电子装置(图未示)。

在另一实施例中，如图2E’所示，接续图2D的制程(翻转图2D视之)，可设置至少一第二电子元件22于该承载结构20的第二侧20b上，再形成第二封装层26于该承载结构20的第二侧20b上以包覆该第二电子元件22。之后，于该些导电柱23的端面23a上形成有如焊球的导电元件27，以形成电子封装件2’。

在本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该第二电子元件22经由多个如焊锡材料的导电凸块220以覆晶方式设于该线路层200上；或者，该第二电子元件22可经由多个焊线(图略)以打线方式电性连接该线路层200；亦或，该第二电子元件22可直接接触该线路层200。然而，有关该第二电子元件电性连接该承载结构的方式不限于上述。

此外，形成于该第二封装层26的材料例如为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)，但不限于上述，其可用压合(lamination)或模压(molding)的方式形成于该承载结构20的第二侧20b上，且该第一封装层25的材料与该第二封装层26的材料可相同或不相同。

本发明的电子封装件2的制法中，主要经由将该隔离层29包覆该导电柱23的周面23c，以于进行植球作业(形成该导电元件27)时，可使焊锡材(该导电元件27)不会随着植设作业所用的助焊剂延伸至该导电柱23的周面23c，故相较于现有技术，本发明的制法于植设该导电元件27的过程中能避免相邻两处的导电元件27发生桥接的问题。因此，本发明的电子封装件2不会发生爬锡状况，因而能避免增加该导电元件27的接垫面积的问题，故能有效控制该导电元件27的高度。

此外，经由该导电架2a的设计，以将该导电柱23置放于该承载结构20上，故相较于现有技术，本发明的制法的制作成本能大幅降低，因而能符合经济效益。

图3A至图3C为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于增设对位部，其它制程大致相同，故以下仅说明相异处。

如图3A所示，于该导电架2a上增设至少一凸部30，并以该隔离层29包覆该凸部30。

在本实施例中，该凸部30可为导电材，其一体成形于该板体24上或增设于该板体24上。在另一实施例中，该凸部30可为绝缘材，其粘贴于该板体24上。因此，该凸部30的构造与制程并无特别限制。

如图3B所示，进行第2B、2C及2D”图所示的制程，并使该凸部30外露出该第一封装层25的第二表面25b。

如图3C所示，移除该凸部30，以形成如凹部的对位部31于该第一封装层25的第二表面25b上。

在本实施例中，采用蚀刻方式移除该凸部30，且一并蚀刻移除该导电柱23的部分材料，使该导电柱23的端面23a’低于该隔离层29。导电柱23的端面23a’低于隔离层29可避免后续植球时发生偏移的状况。

本发明的制法主要经由该对位部31的设计，以供于进行植球(形成该导电元件27)时，作为植球机台针对电子封装件3的辨识点，避免该承载结构20发生偏移而造成于植球时发生如偏移的异常状况。

另外，应可理解地，该导电柱23也可依需求结合于该承载结构20的第二侧20b上，且该第二封装层26包覆该导电柱23，并使该导电柱23的端面23a外露于该第二封装层26。

本发明还提供一种电子封装件2,2’,3，其包括：一承载结构20、至少一第一电子元件21、多个导电柱23、一隔离层29以及一第一封装层25。

所述的承载结构20具有相对的第一侧20a与第二侧20b，且该承载结构20配置有至少一线路层200。

所述的第一电子元件21设于该承载件20的第一侧20a上并电性连接该承载结构20的线路层200。

所述的导电柱23设于该承载结构20的第一侧20a上且电性连接该承载结构20的线路层200。

所述的隔离层29形成于该导电柱23的周面23c上。

所述的第一封装层25包覆该第一电子元件21、导电柱23与隔离层29，其中，该第一封装层25具有相对的第一表面25a与第二表面25b，且其以第一表面25a结合于该承载结构20的第一侧20a上。

在一实施例中，第二电子元件22布设于该承载结构20的第二侧20b上。

在一实施例中，第二封装层26形成于该承载结构20的第二侧20b上。

在一实施例中，该第一电子元件21的部分表面(非作用面21b)外露于该第一封装层25的第二表面25b。

在一实施例中，该导电柱23经由导电体230结合及电性连接该承载结构20的线路层200。

在一实施例中，该导电柱23的端面23a外露于该第一封装层25的第二表面25b。

在一实施例中，该导电柱23的端面23a齐平或低于该第一封装层25的第二表面25b。

在一实施例中，该隔离层29延伸于该封装层25的第二表面25b上。

在一实施例中，所述的电子封装件2,2’,3还包括多个形成于该导电柱23端面23a上的导电元件27。

在一实施例中，所述的电子封装件3还包括至少一形成于该第一封装层25第二表面25b上的对位部31。

综上所述，本发明的电子封装件及其制法，主要经由该隔离层包覆该导电柱的周面，以于进行植球作业时，该导电元件不会随着植设作业所用的助焊剂延伸至该导电柱的周面上，因而于植设该导电元件的过程中能避免相邻两处的导电元件发生桥接的问题，故本发明的电子封装件不会发生爬锡状况，以利于控制该导电元件的高度。

此外，本发明经由该导电架的设计，以将该导电柱置放于该承载结构上，故能大幅降低制作成本，因而能符合经济效益。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征在于，包括：

一承载结构；

至少一电子元件，其设于该承载结构上且电性连接该承载结构；

多个导电柱，其设于该承载结构上且电性连接该承载结构；

一隔离层，其形成于各该导电柱的周面上；以及

一封装层，其包覆该电子元件、导电柱与隔离层。

2.根据权利要求1所述的电子封装件，其特征在于，该承载结构具有相对的第一侧与第二侧，以令该导电柱结合于该承载结构的第一侧及/或第二侧上，该电子元件布设于该第一侧及/或该第二侧上，以及该封装层形成于该第一侧及/或该第二侧上。

3.根据权利要求1所述的电子封装件，其特征在于，该电子元件的部分表面外露出该封装层。

4.根据权利要求1所述的电子封装件，其特征在于，该导电柱经由导电体结合及电性连接该承载结构。

5.根据权利要求1所述的电子封装件，其特征在于，该导电柱的端面外露出该封装层。

6.根据权利要求1所述的电子封装件，其特征在于，该导电柱的端面齐平或低于该封装层的外表面。

7.根据权利要求1所述的电子封装件，其特征在于，该隔离层延伸于该封装层的外表面上。

8.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该导电柱端面上的导电元件。

9.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该封装层表面上的对位部。

10.一种电子封装件的制法，其特征在于，包括：

将一导电架及至少一电子元件设于一承载结构上，其中，该导电架包含有板体与多个连接该板体的导电柱，并以该导电柱结合于该承载结构上，且于各该导电柱的周面形成有隔离层；

以封装层包覆该电子元件、导电柱与隔离层；以及

移除该板体。

11.根据权利要求10所述的电子封装件的制法，其特征在于，该承载结构具有相对的第一侧与第二侧，以令该导电柱结合于该承载结构的第一侧及/或第二侧上，该电子元件布设于该第一侧及/或该第二侧上，以及该封装层形成于该第一侧及/或该第二侧上。

12.根据权利要求10所述的电子封装件的制法，其特征在于，该电子元件的部分表面外露出该封装层。

13.根据权利要求10所述的电子封装件的制法，其特征在于，该导电柱经由导电体结合及电性连接该承载结构。

14.根据权利要求10所述的电子封装件的制法，其特征在于，该导电柱的端面外露出该封装层。

15.根据权利要求10所述的电子封装件的制法，其特征在于，该导电柱的端面齐平或低于该封装层的外表面。

16.根据权利要求10所述的电子封装件的制法，其特征在于，该隔离层还形成于该板体的表面上，以于移除该板体时，一并移除该板体表面上的隔离层。

17.根据权利要求10所述的电子封装件的制法，其特征在于，该隔离层还形成于该板体的表面上，以于移除该板体时，保留该隔离层，使该隔离层保留于该封装层的外表面上。

18.根据权利要求10所述的电子封装件的制法，其特征在于，该制法还包括形成导电元件于该导电柱的端面上。

19.根据权利要求10所述的电子封装件的制法，其特征在于，该制法还包括形成对位部于该封装层的表面上。

20.根据权利要求19所述的电子封装件的制法，其特征在于，该对位部的制程包括：

于该导电架上形成凸部，并以该隔离层包覆该凸部；

于移除该板体后，以令该凸部外露于该封装层；以及

移除该凸部，以于该封装层的表面上形成凹部，并令该凹部作为该对位部。

Images