[go: up one dir, main page]

CN1119749C - 高速缓存使能架构 - Google Patents

高速缓存使能架构 Download PDF

Info

Publication number
CN1119749C
CN1119749C CN98118871A CN98118871A CN1119749C CN 1119749 C CN1119749 C CN 1119749C CN 98118871 A CN98118871 A CN 98118871A CN 98118871 A CN98118871 A CN 98118871A CN 1119749 C CN1119749 C CN 1119749C
Authority
CN
China
Prior art keywords
read
write
data bus
speed buffer
buffer processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98118871A
Other languages
English (en)
Other versions
CN1211008A (zh
Inventor
夏威尔·莱贝格
雷纳·施维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP97115527A external-priority patent/EP0901077A1/en
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of CN1211008A publication Critical patent/CN1211008A/zh
Application granted granted Critical
Publication of CN1119749C publication Critical patent/CN1119749C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种高速缓存使能架构，其中光学存储器读和/或写装置(2)、高速缓存处理器(5)以及大容量写和读装置(3)各自与数据总线(1)连接。光学存储器读和/或写装置通过数据总线直接与高速缓存处理器交换信息。高速缓存利用大容量写和读装置作为高速缓存存储器。

Description

高速缓存使能架构
技术领域
本发明涉及一种高速缓存使能架构(cache enabling architecture)，其中可对存储器读和/或写装置的输出和/或输入处的信息进行高速缓冲存储。该高速缓存使能架构可以例如在所述存储器读和/或写装置连接到的计算机系统中实现。一般说来，连接通过数据总线来进行。
背景技术
从存储器装置高速缓存信息是公知技术。具体地作为例子说来，已知有许多解决方案来对随机存取存储器(RAM)、硬盘驱动器和其他大容量存储装置进行高速缓存。所述各种存储装置通常在计算机中使用或者与计算机结合使用。对一存储装置进行高速缓存的要求基本上是提供一更快的存储器，在其中信息可比在所述存储装置中得到更有效地存取，并且基本上是把已确定的信息从所述的存储装置复制到该更快的存储器或者相反。所述已确定的信息可以例如是最有可能需要的或者最经常需要的信息。在包含在存储装置(或更快的存储器)中的信息中的已确定信息的复制和识别用高速缓存处理器进行。高速缓存处理器可以例如是在计算上运行的软件程序。因此高速缓存改进了信息处理系统的总的性能，所述信息是例如存储在RAM中的微处理器处理信息或者存储在大容量存储器外设中的计算机处理信息。
计算机一般与诸如磁性的和/或光学存储装置之类的外设一起使用。这些存储装置直接或间接连接到数据总线上。微处理器在数据总线上执行连接到该数据总线上的各装置之间的信息交换。用存储在各存储装置中的信息访问次数表达的性能随各存储装置的特性而变化。例如磁性硬盘驱动器的性能显著优于光盘装置的性能。已知通过使用磁盘驱动器作为较快的存储器来对光盘装置进行高速缓存。
在高速缓存的一种实现中，高速缓存处理器通过使用在光盘装置和硬盘驱动器之间交换信息的直接连接来进行高速缓存。这种直接连接是必需的，因为不涉及微处理器而要在光盘装置和磁性硬盘装置之间交换信息没有别的办法，而涉及微处理器又显著降低计算机的速度。另一方面，直接连接是一个硬件，该硬件不属于标准的计算机设备从而可能增加配备有存储器外设的计算机的生产成本。
最近的计算机硬件包括一种数据总线，在该数据总线上两个外设可以交换数据而不明显干扰连接在该数据总线上的其他外设。这意味着也称作中央处理单元的微处理器除了执行两个外设之间的信息交换之外还可执行其他任务。例如，微处理器可处理存储在RAM中的数据。这种数据总线可以例如以IEEE 1394总线为基础。
发明内容
本发明的一个目的是寻找一种解决方案，使得可以用另一存储装置外设来对光学存储装置外设进行高速缓存，而无需在该两外设之间具有自已的直接连接。本解决方案应该尽量利用现有的计算机硬件。
按照本发明，找到了上述问题的一种解决方案，即一种高速缓存使能装置，用于对光学存储器读和/或写装置的输出和/或输入处的信息进行高速缓存，该高速缓存使能装置包括至少一个大容量写和读装置、一套数据总线和一个高速缓存处理器，所述大容量写和读装置以磁性硬盘驱动器为基础；所述数据总线上并行连接有所述大容量写和读装置以及高速缓存处理器，来自除光学存除装置之外的别的一些装置的指令也通过所述数据总线到达所述大容量写和读装置；所述高速缓存处理器通过使用该大容量写和读装置来对信息进行高速缓存。高速缓存处理器直接连接到大容量写和读装置。光学存储器读和/或写装置的输出和/或输入以及高速缓存处理器通过数据总线相连接，以便在所述输出和/或输入及所述高速缓存处理器之间直接交换信息。
按照本发明，找到了上述问题的另一解决方案，即一种在计算机系统中使用的磁性硬盘驱动器。该计算机系统包括至少一个中央处理单元、一个光学存储器读和/或写装置和一套数据总线，所述中央处理单元和所述光学存储器读和/或写装置间接或直接地连接到所述数据总线。所述磁性硬盘驱动器还包括一连接电路和一高速缓存处理器，连接电路用于与高速缓存处理器并行地把磁性硬盘驱动器连接到数据总线，高速缓存处理器从数据总线接收请求，以读和/或写旨在用于光学存储器读和/或写装置的信息，高速缓存处理器还在磁性硬盘驱动器和光学存储器读和/或写装置之间通过数据总线进行信息交换，以对光学存储器读和/或写装置进行高速缓存。
附图简要说明
根据参考附图1对各实施例的以下说明，本发明的其他目的和特征将变得显而易见。
图1是高速缓存架构的示意图。
具体实施方式
所描述的各实施例不是限制性的，本领域的技术人员可以考虑仍在本发明范围内的其他实施例。
图1表示可以是计算机(未示出)的一部分的数据总线1。该数据总线1可以例如为基于IEEE 1394的总线。IEEE 1394总线是允许传送数字数据的高速串行总线。此外，IEEE 1394还允许与连接到该总线的各装置的直接通信和互相间的数据交换。
光学存储器读和/或写装置2通过输出和/或输入连接器连接电路22连接到数据总线1。光学存储器读和/或写装置2可例如是CD-ROM，DVD-ROM/RAM或CD-RW(可改写)驱动器，即数据用光学或磁-光方法读出/写入。光盘驱动器提供相对便宜的方法来访问/存储大量信息。
大容量写和读装置3通过连接4连接到数据总线1。该大容量写和读装置3可例如是磁性硬盘驱动器。磁性硬盘驱动器提供有利的性能/价格比，所以用在大多数计算机中。
高速缓存处理器5通过连接6连接到大容量写和读和装置3，通过连接4连接到数据总线1。
用对信息的访问次数和传输速率表示的大容量写和读装置3的性能一般优于光盘存储器读和/或写装置2的性能。高速缓存处理器5直接通过数据总线1进行与光学存储器读和/或写装置2之间的信息交换。高速缓存处理器5可例如向光学存储器读和/或写装置2发送对信息的请求，收到请求后，光学存储器读和/或写装置2向高速缓存处理器5发送所请求的信息。高速缓存处理器5把收到的所请求的信息传送给存储该信息的大容量写和读装置3。
因此，在光学存储器读和/或写装置与大容量写和读装置之间不需要专门的直接连接。本高速缓存使能架构利用了两种装置通过数据总线彼此交换信息的可能性。
在一般情况下，把另一器件7连接到数据总线1。该另一器件7可例如是微处理器。另一器件7向大容量写和读装置3或向代表光学存储器读和/或写装置2的高速缓存处理器5发出对信息的请求。高速缓存处理器5处理对信息的这些请求，如果所请求的信息已存储在大容量写和读装置3中，就从那里获得所请求的信息，否则从光学存储器读和/或写装置2获得所请求的信息，最后把该信息送给另一器件7。
高速缓存处理器5也可以在一段时间内按照高速缓存策略来分析对信息的请求。对于本领域的技术人员来说，高速缓存策略是众所周知的。作为分析的结果，高速缓存处理器5可确定另一器件7比别的信息更经常请求的已确定信息是哪些。只要该已确定的信息经常被请求，高速缓存处理器5就可将其存储在大容量写和读装置中。高速缓存处理器5也可以实现称之为提前读的高速缓存策略，从而预先等待另一器件7对信息的请求。
在另一实施例中，也可以使用高速缓存处理器5来在数据总线1上接收由另一器件7发送的、旨在存储在光学存储器读和/或写装置2中的信息。高速缓存处理器5将首先把收到的信息发送给大容量写和读装置3，后者先存储该信息，然后把它从大容量写和读装置3复制到光学存储器读和/或写装置2。通过利用大容量写和读装置3的写特性，实质上提高了光学存储器读和/或写装置2的写特性。
连接到数据总线1上的各个装置使用通信协议来交换信息。在一优选实施例中，在光学存储器读和/或写装置2和高缓存处理器5之间的通信协议可以是在另一器件7和高速缓存处理器5之间的通信协议的优化版本，以增强简单性和性能。
一般说，大容量写和读装置3可包括对其自身进行高速缓存的自己的专用高速缓存处理器。在一优选实施例中，高速缓存处理器5的功能性可包括该专用的高速缓存处理器的功能，从而免去了对一物理上各别的专用高速缓存处理器的需要和进一步降低了成本。

Claims (5)

1.在光学存储读和/或写装置(2)的输出和/或输入处对信息进行高速缓存的高速缓存使能装置，包括：
基于磁性硬盘驱动器的至少一个大容量写和读装置(3)，
数据总线(1)，在其上并行连接有所述大容量写和读装置(3)以及高速缓存处理器(5)，来自除所述光学存储器读和/或写装置(2)之外的别的器件(7)的指令也通过所述数据总线(1)到达所述大容量写和读装置(3)，
高速缓存处理器(5)，它通过使用所述大容量写和读装置(3)来对所述信息进行高速缓存，所述高速缓存处理器(5)直接连接到所述大容量写和读装置(3)，
其中所述光学存储器读和/或写装置(2)的所述输出和/或输入与所述高速缓存处理器(5)通过所述数据总线(1)相连接，以便在所述输出和/或输入及所述高速缓存处理器(5)之间直接交换所述信息。
2.按照权利要求1所述的高速缓存使能装置，其特征在于所述高速缓存处理器(5)是所述大容量写和读装置(3)的组成部分。
3.按照权利要求1所述的高速缓存使能装置，其特征在于所述数据总线(1)以IEEE 1394总线为基础。
4.按照权利要求2所述的高速缓存使能装置，其特征在于所述数据总线(1)以IEEE 1394总线为基础。
5.在计算机系统中使用的磁性硬盘驱动器，所述计算机系统包括：至少一个中央处理单元、光学存储器读和/或写装置(2)以及数据总线(1)，其中所述中央处理单元和所述光学存储器读和/或写装置(2)间接或直接地连接到所述数据总线(1)，所述磁性硬盘驱动器进一步包括：
高速缓存处理器(5)，它从所述数据总线(1)接收请求以读和/或写旨在用于所述光学存储器读和/或写装置(2)的信息所述高速缓存处理器(5)还在所述磁性硬盘驱动器和所述光学存储器读和/或写装置(2)之间通过所述数据总线(1)进行信息交换以对所述光学存储器读和/或写装置(2)进行高速缓存；和
连接电路，用于与所述高速缓存处理器(5)并行地把所述磁性硬盘驱动器连接到所述数据总线(1)。
CN98118871A 1997-09-08 1998-09-04 高速缓存使能架构 Expired - Fee Related CN1119749C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US5845297P 1997-09-08 1997-09-08
EP97115527.0 1997-09-08
EP97115527A EP0901077A1 (en) 1997-09-08 1997-09-08 Cache enabling architecture
US058,452 1997-09-08
US058452 1997-09-08

Publications (2)

Publication Number Publication Date
CN1211008A CN1211008A (zh) 1999-03-17
CN1119749C true CN1119749C (zh) 2003-08-27

Family

ID=26145768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98118871A Expired - Fee Related CN1119749C (zh) 1997-09-08 1998-09-04 高速缓存使能架构

Country Status (6)

Country Link
JP (1) JPH11167469A (zh)
KR (1) KR100580933B1 (zh)
CN (1) CN1119749C (zh)
ID (1) ID20659A (zh)
MY (1) MY118599A (zh)
SG (1) SG70114A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101403982B (zh) * 2008-11-03 2011-07-20 华为技术有限公司 一种多核处理器的任务分配方法和系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101403982B (zh) * 2008-11-03 2011-07-20 华为技术有限公司 一种多核处理器的任务分配方法和系统
US8763002B2 (en) 2008-11-03 2014-06-24 Huawei Technologies Co., Ltd. Method, system, and apparatus for task allocation of multi-core processor

Also Published As

Publication number Publication date
ID20659A (id) 1999-02-11
MY118599A (en) 2004-12-31
CN1211008A (zh) 1999-03-17
KR19990029463A (ko) 1999-04-26
HK1017115A1 (zh) 1999-11-12
SG70114A1 (en) 2000-01-25
KR100580933B1 (ko) 2006-10-24
JPH11167469A (ja) 1999-06-22

Similar Documents

Publication Publication Date Title
US6219693B1 (en) File array storage architecture having file system distributed across a data processing platform
CN102541468B (zh) 虚拟化环境下的脏数据回写系统
CN111309266B (zh) 一种基于ceph的分布式存储元数据系统日志优化系统与方法
CN118427135A (zh) 一种基于fpga的pcie dma数据传输方法及系统
CN113900965A (zh) 净荷高速缓存
KR102818037B1 (ko) 응용 프로세서와 데이터를 제공하는 데이터 저장 장치를 포함하는 시스템
JPH05274252A (ja) コンピュータシステムにおけるトランザクション実行方法
JPH06175786A (ja) ディスクアレイ装置
RU2183850C2 (ru) Способ выполнения операций считывания в мультипроцессорной компьютерной системе
CN1262931C (zh) 在系统逻辑器件中使用随机存取存储器来优化计算机系统中的数据流的方法和装置
CN100351767C (zh) 适配器读取和写入系统存储器的方法和系统
CN1119749C (zh) 高速缓存使能架构
CN1299098A (zh) 用于直接存取存储设备的公平电梯调度算法
JPH08212178A (ja) 並列計算機
US7725654B2 (en) Affecting a caching algorithm used by a cache of storage system
CN115994115B (zh) 芯片控制方法、芯片组及电子设备
CN118964029A (zh) 一种基于gpu的数据密集型任务调度方法、装置及存储介质
CN1258714C (zh) 网络化光盘库
US6434592B1 (en) Method for accessing a network using programmed I/O in a paged, multi-tasking computer
US6175895B1 (en) Cache enabling architecture
CN119003410B (zh) 一种存储控制器间通信优化方法、装置、设备及存储介质
HK1017115B (zh) 高速缓存使能架构
EP0901078A1 (en) Cache enabling architecture
US20020087752A1 (en) Method of real time statistical collection for I/O controllers
CN121166019A (zh) 请求处理方法、装置、设备、介质和程序产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030827

Termination date: 20160904