[go: up one dir, main page]

CN111952171A - 一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT - Google Patents

一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT Download PDF

Info

Publication number
CN111952171A
CN111952171A CN202010627782.7A CN202010627782A CN111952171A CN 111952171 A CN111952171 A CN 111952171A CN 202010627782 A CN202010627782 A CN 202010627782A CN 111952171 A CN111952171 A CN 111952171A
Authority
CN
China
Prior art keywords
layer
bonding
substrate
collector
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010627782.7A
Other languages
English (en)
Inventor
张文婷
安运来
查祎英
杨霏
夏经华
田丽欣
桑玲
罗松威
田亮
牛喜平
吴军民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Zhejiang Electric Power Co Ltd
Global Energy Interconnection Research Institute Co Ltd
State Grid Corp of China SGCC
Original Assignee
State Grid Zhejiang Electric Power Co Ltd
Global Energy Interconnection Research Institute Co Ltd
State Grid Corp of China SGCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Zhejiang Electric Power Co Ltd, Global Energy Interconnection Research Institute Co Ltd, State Grid Corp of China SGCC filed Critical State Grid Zhejiang Electric Power Co Ltd
Priority to CN202010627782.7A priority Critical patent/CN111952171A/zh
Publication of CN111952171A publication Critical patent/CN111952171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT，在SiC衬底表面依次形成N‑漂移层、N+缓冲层和P+集电层，并对选取的键合基片进行图形化处理；采用键合工艺对所述P+集电层和处理后的键合基片进行键合，之后去除SiC衬底，或先去除SiC衬底，之后采用键合工艺对所述P+集电层和处理后的键合基片进行键合；采用减薄工艺去除部分键合基片，在N‑漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极，在键合前对的键合基片进行图形化处理，避免键合过程中出现键合界面会出现空洞以及应力问题，器件在流片的过程中容易被识别，同时增加了薄片的支撑能力，减少了碎片概率，提高了SiC IGBT的成品率，减小导通电阻，降低了生产成本。

Description

一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT
技术领域
本发明涉及功率半导体技术领域，具体涉及一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT。
背景技术
目前，国际上对于SiC N型衬底研究的比较成熟，6英寸已经能够量产，但是对于P型衬底制备还未成熟，无法在市场上进行商用推广，因此，无法满足在P型衬底上直接制备N-IGBT器件结构。对于超高压(10kV以上)SiC IGBT，外延层总厚度超过100μm，对材料的掺杂浓度、均匀性、翘曲度以及外延缺陷控制等方面提出较高的要求。若直接在N型SiC衬底上直接生长叠层IGBT材料结构，一方面P型外延材料的质量无法保障，另一方面超厚外延层应力较大，在流片过程中容易碎片，难以满足常规的流片工艺。通过在衬底上直接生长薄层IGBT结构，采用将衬底完全去掉后在C面制备正面结构，薄片工艺在流片过程中同样会增加碎片的风险，因此，我们需要通过键合方式增加薄片的厚度，提升材料的支撑能力。
键合方式可以减少薄片流片过程中碎片的风险，国内通过键合方式制备的材料主要是金属材料、陶瓷材料和氧化物等，键合技术主要用于SiC IGBT封装方面，还未在SiCIGBT制备领域有成熟的应用。但由于功率半导体器件制造工艺的特殊性，键合过程不能引入其他任何杂质且需要耐高温，对衬底及半导体制造设备不会产生污染。因此采用原子与原子化学键的结合形成统一整体的键合工艺，这种键合结构在高温和受力情况下不会发生分离，通过键合工艺可以增加衬底的厚度，但在键合的过程中键合界面会出现空洞以及应力的问题，导致器件流片的过程中无法被识别。
发明内容
为了克服上述现有技术中器件流片的过程中无法被识别的不足，本发明提供一种基于图形化工艺制备SiC IGBT的方法，包括：
在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，并对选取的键合基片进行图形化处理；
采用键合工艺对所述P+集电层和处理后的键合基片进行键合；
采用减薄工艺去除部分键合基片，在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极。
所述对选取的键合基片进行图形化处理，包括：
采用等离子体刻蚀工艺对选取的键合基片进行图形化处理，得到具有阵列特性的图形的键合基片。
所述具有阵列特性的图形包括圆形、长方形、梯形和/或方形；
所述图形的间距为1um-10cm，宽度为1um-5cm，深度为50nm-500um。
所述采用键合工艺对所述P+集电层和处理后的键合基片进行键合，包括：
采用去离子水对P+集电层和键合基片进行清洗，之后采用等离子体活化工艺对P+集电层和键合基片进行处理；
在预设的键合温度和键合时间下，采用直接键合工艺或辅助键合工艺对P+集电层和键合基片进行键合。
所述采用键合工艺对所述P+集电层和处理后的键合基片进行键合，之前或之后还包括，去除SiC衬底。
所述在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极，包括：
采用离子注入工艺或外延工艺在N-漂移层的表面形成N型载流子阻挡层；
采用离子注入工艺在N型载流子阻挡层的表面形成P阱区、N+区和P+区；
采用栅氧工艺在N+区之间的正面形成栅介质层；
采用化学气相淀积工艺在栅介质层表面形成栅极；
依次采用减薄工艺和化学机械研磨工艺去除剩余键合基片，并采用酸性溶液对P+集电层表面进行清洗；
在N型载流子阻挡层表面形成发射极，并在P+集电层表面形成集电极；
对所述栅极、发射极和集电极表面进行金属加厚。
所述在N型载流子阻挡层表面形成发射极，并在P+集电层表面形成集电极，包括：
采用金属材料在N型载流子阻挡层正面淀积正面金属，并在预设退火温度、预设退火时间和退火氛围下对正面金属进行退火，形成发射极；
采用金属材料在P+集电层背面淀积背面金属，并在预设退火温度、预设退火时间和退火氛围对背面金属进行退火，形成集电极。
所述发射极采用的金属材料为Ni、Ti和Al中的一种或几种的合金；
所述集电极采用的金属材料为Ni。
所述去除SiC衬底，包括：
依次采用减薄工艺和化学机械研磨工艺去除SiC衬底和部分键合基片；
采用酸性溶液对N-漂移层表面进行清洗。
所述键合温度为20℃-1500℃；
所述键合时间为1min-10h。
所述SiC衬底采用N型衬底，其掺杂浓度为1E14cm-3-1E19cm-3；
所述N-漂移层的厚度为5μm-300μm，其掺杂浓度为1E13cm-3-1E17cm-3；
所述N+缓冲层的厚度为0.1μm-50μm，其掺杂浓度为1E13cm-3-1E19cm-3；
所述P+集电层的厚度为0.1μm-50μm，掺杂浓度为1E18cm-3-1E20cm-3；
所述键合基片采用的材料为SiC、Si或氮化铝。
所述在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，包括：
采用RCA标准工艺对SiC衬底进行清洗；
采用高温化学气相沉积工艺在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层。
另一方面，本发明还提供一种利用上述基于图形化工艺制备方法制备得到的SiCIGBT，包括N+缓冲层、N-漂移层、P+集电层、栅极、发射极和集电极；
N-漂移层、N+缓冲层和P+集电层依次位于SiC衬底上表面，集电极位于P+集电层下表面；
栅极和发射极为采用键合工艺对所述P+集电层和处理后的键合基片进行键合并采用减薄工艺去除部分键合基片，之后在N-漂移层表面形成。
所述N-漂移层的厚度为5-300μm，其掺杂浓度为1E13cm-3-1E17cm-3；
所述N+缓冲层的厚度为0.1-50μm，其掺杂浓度为1E13cm-3-1E19cm-3；
所述P+集电层的厚度为0.1-50μm，掺杂浓度为1E18cm-3-1E20cm-3。
本发明提供的技术方案具有以下有益效果：
本发明提供的基于图形化工艺制备SiC IGBT的方法中，在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，并对选取的键合基片进行图形化处理；采用键合工艺对所述P+集电层和处理后的键合基片进行键合；采用减薄工艺去除部分键合基片，在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极，在键合前对的键合基片进行图形化处理，避免键合过程中出现键合界面会出现空洞以及应力问题，器件在流片的过程中容易被识别，减少了碎片概率，降低了生产成本；
本发明采用等离子体刻蚀工艺对选取的键合基片进行图形化处理，得到具有阵列特性的图形的键合基片，增加了薄片的支撑能力，提高了SiC IGBT的成品率；
本发明中P+集电层掺杂浓度为1E18cm-3-1E20cm-3，掺杂浓度高，降低了SiC IGBT的损耗，提高了SiC IGBT的导通特性；
本发明提供的制备方法采用减薄工艺和化学机械研磨工艺，同时进行多次不同方式的清洗，提高了SiC IGBT的质量，减小导通电阻，进一步降低了SiC IGBT的损耗。
附图说明
图1是本发明实施例中基于图形化工艺制备SiC IGBT的方法流程图；
图2是本发明实施例中SiC衬底示意图；
图3是本发明实施例中在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层示意图；
图4是本发明实施例中键合基片示意图；
图5是本发明实施例中图形化处理后的键合基片示意图；
图6是本发明实施例中对P+集电层和处理后的键合基片进行键合示意图；
图7是本发明实施例中去除SiC衬底示意图；
图8是本发明实施例中形成P阱区、N+区和P+区示意图；
图9是本发明实施例中去除SiC衬底和部分键合基片示意图；
图10是本发明实施例中在N-漂移层表面形成发射极和集电极示意图；
图11是本发明实施例中基于图形化工艺制备的iC IGBT示意图；
图中，301-SiC衬底，302-N-漂移层，303-N+缓冲层，304-P集电层，305-键合基片，306-P+区，307-N+区，308-P阱区，309-发射极，310-集电极，311-N型载流子阻挡层，312-栅介质层，313-栅极。
具体实施方式
下面结合附图对本发明作进一步详细说明。
实施例1
本发明实施例1提供了一种基于图形化工艺制备SiC IGBT的方法，具体流程图如图1所示，具体过程如下：
S101：在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，并对选取的键合基片进行图形化处理；
S102：采用键合工艺对所述P+集电层和处理后的键合基片进行键合；
S103：采用减薄工艺去除部分键合基片，在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极。
在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，包括：
采用RCA标准工艺对SiC衬底进行清洗；本发明实施例1中选取的SiC衬底如图2所示；
采用高温化学气相沉积工艺在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，如图3所示；本发明实施例1中N-漂移层、N+缓冲层和P+集电层可以分别是多层不同掺杂浓度的复合层。
对选取的键合基片进行图形化处理，包括：
采用等离子体刻蚀工艺对选取的键合基片进行图形化处理，得到具有阵列特性的图形的键合基片。
本发明实施例1中，选取的键合基片如图4所示，具有阵列特性的图形的键合基片如图5所示。
具有阵列特性的图形包括圆形、长方形、梯形和/或方形；本发明实施例1中，采用等离子体刻蚀工艺对选取的键合基片进行图形化处理，键合基片上的图形为具有阵列特性的多个长方形，深度为5um。
图形的间距为1um-10cm，宽度为1um-5cm，深度为50nm-500um。
采用键合工艺对所述P+集电层和处理后的键合基片进行键合，包括：
采用去离子水对P+集电层和键合基片进行清洗，之后采用等离子体活化工艺对P+集电层和键合基片进行处理；使得P+集电层和键合基片表面的Si和C键处于活化状态；
在预设的键合温度和键合时间下，采用直接键合工艺或辅助键合工艺对P+集电层和键合基片进行键合，如图6所示。
键合温度为20℃-1500℃；键合时间为1min-10h。本发明实施例1中键合温度为200℃，键合时间为5h。
采用键合工艺对所述P+集电层和处理后的键合基片进行键合，之前或之后还包括，去除SiC衬底，即采用键合工艺对P+集电层和处理后的键合基片进行键合，之后去除SiC衬底，或先去除SiC衬底，之后采用键合工艺对P+集电层和处理后的键合基片进行键合；即采用键合工艺对P+集电层和处理后的键合基片进行键合的过程和去除SiC衬底的过程可以换顺序。
去除SiC衬底，包括：
依次采用减薄工艺和化学机械研磨工艺去除SiC衬底和部分键合基片，保证流片厚度为常规厚度；去除SiC衬底时要减薄到N-漂移层，如图7所示，即完全去除SiC衬底，保证衬底及N-过渡层完全去除干净，表面层为N-漂移层，本发明实施例1中，SiC衬底的去除厚度为352μm，部分键合基片的去除厚度为200μm；
采用酸性溶液对N-漂移层表面进行清洗，使N-漂移层表面平整，提高SiC IGBT的良品率；
在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极，包括：
采用离子注入工艺或外延工艺在N-漂移层的表面形成N型载流子阻挡层；
采用离子注入工艺在N型载流子阻挡层的表面形成P阱区、N+区和P+区，如图8所示；
采用栅氧工艺在N+区之间的正面形成栅介质层；
采用化学气相淀积工艺(即PECVD工艺)在栅介质层表面形成栅极(即多晶硅)；
依次采用减薄工艺和化学机械研磨工艺去除剩余键合基片，并采用酸性溶液对P+集电层表面进行清洗；采用减薄工艺和化学机械研磨工艺要减薄到P+集电层，达到完全去除键合基片目的，如图9所示，本发明实施例1中去除的剩余键合基片厚度为151μm；
在N型载流子阻挡层正面形成发射极，并在P+集电层背面形成集电极，如图10所示；
对栅极、发射极和集电极表面进行金属加厚。
在N型载流子阻挡层正面形成发射极，并在P+集电层背面形成集电极，包括：
采用金属材料在N型载流子阻挡层正面淀积正面金属，并在预设退火温度、预设退火时间和退火氛围下对正面金属进行退火，使发射极与P+区之间形成欧姆接触，形成发射极；
采用金属材料在P+集电层背面淀积背面金属，并在预设退火温度、预设退火时间和退火氛围对背面金属进行退火，使集电极与P+集电层之间形成欧姆接触，形成集电极。
本发明实施例1中，对发射极进行退火时，预设退火温度为1030℃，预设退火时间5min，对集电极进行退火时，预设退火温度为950℃，预设退火时间3min。退火分为都为氮气氛围。
发射极采用的金属材料为Ni、Ti和Al中的一种或几种的合金；
集电极采用的金属材料为Ni。
SiC衬底采用N型衬底，其掺杂浓度为1E14cm-3-1E19cm-3；
N-漂移层的厚度为5μm-300μm，其掺杂浓度为1E13cm-3-1E17cm-3；本发明实施例1中，N-漂移层的掺杂浓度为2E14cm-3，厚度为200μm。
N+缓冲层的厚度为0.1μm-50μm，其掺杂浓度为1E13cm-3-1E19cm-3；本发明实施例1中，N+缓冲层的掺杂浓度为2E17cm-3，厚度为5μm。
P+集电层的厚度为0.1μm-50μm，掺杂浓度为1E18cm-3-1E20cm-3；本发明实施例1中，P+集电层的掺杂浓度为2E19cm-3，厚度为3μm。
所述键合基片采用的材料为SiC、Si或氮化铝。也可以是除这几种以外的其他耐高温和具有支撑的材料。本发明实施例1中键合基片采用的材料为SiC，厚度为350μm。
实施例2
基于同一发明构思，本发明实施例2还提供一种利用本发明实施例1提供的基于图形化工艺制备方法制备得到的SiC IGBT，如图11所示，包括N+缓冲层、N-漂移层、P+集电层、栅极、发射极和集电极；
N-漂移层、N+缓冲层和P+集电层依次位于SiC衬底上表面，集电极位于P+集电层下表面；
栅极和发射极为采用键合工艺对所述P+集电层和处理后的键合基片进行键合并采用减薄工艺去除部分键合基片，之后在N-漂移层表面形成。
所述N-漂移层的厚度为5-300μm，其掺杂浓度为1E13cm-3-1E17cm-3；
所述N+缓冲层的厚度为0.1-50μm，其掺杂浓度为1E13cm-3-1E19cm-3；
所述P+集电层的厚度为0.1-50μm，掺杂浓度为1E18cm-3-1E20cm-3。
如图11所示，除了上述N+缓冲层、N-漂移层、P+集电层、栅极、发射极和集电极，本发明实施例2提供的SiC IGBT还包括栅介质层312、P阱区308、P+区306、N+区307和N型载流子阻挡层311。
为了描述的方便，以上所述装置的各部分以功能分为各种模块或单元分别描述。当然，在实施本申请时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的保护范围之内。

Claims (14)

1.一种基于图形化工艺制备的SiC IGBT的方法，其特征在于，包括：
在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，并对选取的键合基片进行图形化处理；
采用键合工艺对所述P+集电层和处理后的键合基片进行键合；
采用减薄工艺去除部分键合基片，在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极。
2.根据权利要求1所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述对选取的键合基片进行图形化处理，包括：
采用等离子体刻蚀工艺对选取的键合基片进行图形化处理，得到具有阵列特性的图形的键合基片。
3.根据权利要求2所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述具有阵列特性的图形包括圆形、长方形、梯形和/或方形；
所述图形的间距为1um-10cm，宽度为1um-5cm，深度为50nm-500um。
4.根据权利要求1所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述采用键合工艺对所述P+集电层和处理后的键合基片进行键合，包括：
采用去离子水对P+集电层和键合基片进行清洗，之后采用等离子体活化工艺对P+集电层和键合基片进行处理；
在预设的键合温度和键合时间下，采用直接键合工艺或辅助键合工艺对P+集电层和键合基片进行键合。
5.根据权利要求1或4所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述采用键合工艺对所述P+集电层和处理后的键合基片进行键合，之前或之后还包括，去除SiC衬底。
6.根据权利要求1所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极，包括：
采用离子注入工艺或外延工艺在N-漂移层的表面形成N型载流子阻挡层；
采用离子注入工艺在N型载流子阻挡层的表面形成P阱区、N+区和P+区；
采用栅氧工艺在N+区之间的正面形成栅介质层；
采用化学气相淀积工艺在栅介质层表面形成栅极；
依次采用减薄工艺和化学机械研磨工艺去除剩余键合基片，并采用酸性溶液对P+集电层表面进行清洗；
在N型载流子阻挡层正面形成发射极，并在P+集电层背面形成集电极；
对所述栅极、发射极和集电极表面进行金属加厚。
7.根据权利要求6所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述在N型载流子阻挡层正面形成发射极，并在P+集电层背面形成集电极，包括：
采用金属材料在N型载流子阻挡层正面淀积正面金属，并在预设退火温度、预设退火时间和退火氛围下对正面金属进行退火，形成发射极；
采用金属材料在P+集电层背面淀积背面金属，并在预设退火温度、预设退火时间和退火氛围对背面金属进行退火，形成集电极。
8.根据权利要求7所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述发射极采用的金属材料为Ni、Ti和Al中的一种或几种的合金；
所述集电极采用的金属材料为Ni。
9.根据权利要求5所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述去除SiC衬底，包括：
依次采用减薄工艺和化学机械研磨工艺去除SiC衬底和部分键合基片；
采用酸性溶液对N-漂移层表面进行清洗。
10.根据权利要求1或4所述的基于图形化工艺制备SiC IGBT的方法，其特征在于，所述键合温度为20℃-1500℃；
所述键合时间为1min-10h。
11.根据权利要求1所述的基于图形化工艺制备SiC IGBT的方法，其特征在于，所述SiC衬底采用N型衬底，其掺杂浓度为1E14cm-3-1E19cm-3；
所述N-漂移层的厚度为5μm-300μm，其掺杂浓度为1E13cm-3-1E17cm-3；
所述N+缓冲层的厚度为0.1μm-50μm，其掺杂浓度为1E13cm-3-1E19cm-3；
所述P+集电层的厚度为0.1μm-50μm，掺杂浓度为1E18cm-3-1E20cm-3；
所述键合基片采用的材料为SiC、Si或氮化铝。
12.根据权利要求1所述的基于图形化工艺制备的SiC IGBT的方法，其特征在于，所述在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，包括：
采用RCA标准工艺对SiC衬底进行清洗；
采用高温化学气相沉积工艺在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层。
13.一种利用权利要求1-12任一基于图形化工艺制备方法制备得到的SiC IGBT，其特征在于，包括N+缓冲层、N-漂移层、P+集电层、栅极、发射极和集电极；
所述N-漂移层、N+缓冲层和P+集电层依次位于SiC衬底上表面，所述集电极位于P+集电层下表面；
所述栅极和发射极为采用键合工艺对所述P+集电层和处理后的键合基片进行键合并采用减薄工艺去除部分键合基片，之后在N-漂移层表面形成。
14.根据权利要求13所述的基于图形化工艺制备得到的SiC IGBT，其特征在于，所述N-漂移层的厚度为5-300μm，其掺杂浓度为1E13cm-3-1E17cm-3；
所述N+缓冲层的厚度为0.1-50μm，其掺杂浓度为1E13cm-3-1E19cm-3；
所述P+集电层的厚度为0.1-50μm，掺杂浓度为1E18cm-3-1E20cm-3。
CN202010627782.7A 2020-07-01 2020-07-01 一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT Pending CN111952171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010627782.7A CN111952171A (zh) 2020-07-01 2020-07-01 一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010627782.7A CN111952171A (zh) 2020-07-01 2020-07-01 一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT

Publications (1)

Publication Number Publication Date
CN111952171A true CN111952171A (zh) 2020-11-17

Family

ID=73336974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010627782.7A Pending CN111952171A (zh) 2020-07-01 2020-07-01 一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT

Country Status (1)

Country Link
CN (1) CN111952171A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268213A (zh) * 2022-08-03 2022-11-01 清华大学 一种光学组件的加工方法及光学组件
CN119562539A (zh) * 2024-11-13 2025-03-04 陕西电子芯业时代科技有限公司 一种igbt器件的制造方法及igbt器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244136A1 (en) * 2007-12-27 2010-09-30 Sharp Kabushiki Kaisha Semiconductor device, single-crystal semiconductor thin film-including substrate, and production methods thereof
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
CN106783719A (zh) * 2017-02-07 2017-05-31 成都海威华芯科技有限公司 一种不易变形的碳化硅基芯片背面工艺
CN107393957A (zh) * 2017-06-19 2017-11-24 西安电子科技大学 肖特基接触增强型SiC PIGB及其制备方法
CN107452618A (zh) * 2017-06-19 2017-12-08 西安电子科技大学 基于埋氧化层的SiC PNM IGBT及其制备方法
US20180315842A1 (en) * 2017-04-28 2018-11-01 Fuji Electric Co., Ltd. Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244136A1 (en) * 2007-12-27 2010-09-30 Sharp Kabushiki Kaisha Semiconductor device, single-crystal semiconductor thin film-including substrate, and production methods thereof
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
CN106783719A (zh) * 2017-02-07 2017-05-31 成都海威华芯科技有限公司 一种不易变形的碳化硅基芯片背面工艺
US20180315842A1 (en) * 2017-04-28 2018-11-01 Fuji Electric Co., Ltd. Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
CN107393957A (zh) * 2017-06-19 2017-11-24 西安电子科技大学 肖特基接触增强型SiC PIGB及其制备方法
CN107452618A (zh) * 2017-06-19 2017-12-08 西安电子科技大学 基于埋氧化层的SiC PNM IGBT及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268213A (zh) * 2022-08-03 2022-11-01 清华大学 一种光学组件的加工方法及光学组件
CN119562539A (zh) * 2024-11-13 2025-03-04 陕西电子芯业时代科技有限公司 一种igbt器件的制造方法及igbt器件

Similar Documents

Publication Publication Date Title
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
CN103578978B (zh) 一种基于硅基键合材料的高压快恢复二极管制造方法
CN104037070B (zh) 半导体器件及其生产方法
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
CN105977154A (zh) 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN103606516A (zh) GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN103579367A (zh) 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法
JP5735077B2 (ja) 半導体装置の製造方法
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN112038398B (zh) 一种碳化硅功率二极管器件的制备方法
CN111952171A (zh) 一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT
CN110896098A (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
CN102832121B (zh) 快恢复二极管制造方法
CN110783400B (zh) 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法
CN110112055B (zh) 一种用于晶圆表面保护碳膜的去除方法
WO2011161906A1 (ja) 炭化珪素半導体素子の製造方法と製造装置
CN110896102B (zh) 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法
CN106910794B (zh) 基于氧化锌透明电极的异面型光导开关及其制作方法
CN106971943B (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN105489658B (zh) 一种高htrb的高压快恢复二极管芯片及其生产工艺
CN111952172A (zh) 一种基于键合工艺制备SiC IGBT的方法及SiC IGBT
CN113299552A (zh) 一种碳化硅n沟道双极型功率器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination