[go: up one dir, main page]

CN111937118A - 基于氧化铪的铁电材料的覆盖层 - Google Patents

基于氧化铪的铁电材料的覆盖层 Download PDF

Info

Publication number
CN111937118A
CN111937118A CN201980024523.0A CN201980024523A CN111937118A CN 111937118 A CN111937118 A CN 111937118A CN 201980024523 A CN201980024523 A CN 201980024523A CN 111937118 A CN111937118 A CN 111937118A
Authority
CN
China
Prior art keywords
hfo
layer
capping layer
capping
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980024523.0A
Other languages
English (en)
Inventor
衡石·亚历山大·尹
朱忠伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN111937118A publication Critical patent/CN111937118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P14/69392—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H10D64/0134—
    • H10P14/6514—
    • H10P14/6544—
    • H10P14/6548—
    • H10P14/69215—
    • H10P14/69391—
    • H10P14/69433—
    • H10P50/242—
    • H10P50/267—
    • H10P50/283—
    • H10P72/0402—
    • H10P95/90—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种在衬底处理系统中形成铁电氧化铪(HfO2)的方法包括：在衬底上沉积HfO2层；在所述HfO2层上沉积覆盖层；使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2；以及选择性地蚀刻所述覆盖层以去除所述覆盖层而不去除所述HfO2层。

Description

基于氧化铪的铁电材料的覆盖层
相关申请的交叉引用
本申请要求2018年4月2日提交的美国临时申请No.62/651,466的权益。以上引用的申请的全部公开内容通过引用合并于此。
技术领域
本公开涉及用于处理衬底的方法，并且更具体地涉及用于减少基于氧化铪的铁电材料中的泄漏电流的方法。
背景技术
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
在基于氧化铪(HfO2)的材料中铁电性能的发现振兴了对铁电存储器(FeRAM)的研究。常规的铁电材料，例如锆钛酸铅(PZT)，对于厚度低于50纳米(nm)没有足够的开关窗。因此，PZT不能用于特征尺寸小于50nm的设备。
由于高矫顽场，HfO2的铁电开关迟滞低至6nm的厚度。HfO2也是3D存储器结构的理想选择。HfO2已在CMOS技术中广泛用作栅极电介质。在这些应用中，使用共形原子层沉积(ALD)沉积HfO2。因此，HfO2可能适合使用当前的3D NAND集成方案集成到3D FeRAM中。
发明内容
一种在衬底处理系统中形成铁电氧化铪(HfO2)的方法包括：在衬底上沉积HfO2层；在所述HfO2层上沉积覆盖层；使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2；以及选择性地蚀刻所述覆盖层以去除所述覆盖层而不去除所述HfO2层。
在其他特征中，所述覆盖层包括选自由氮化硅(SiN)、二氧化硅(SiO2)和氧化铝(Al2O3)组成的组中的材料。所述覆盖层不包含钛和钽中的任何一种。所述方法还包括在沉积所述覆盖层之前氮化所述HfO2层。所述方法还包括在去除所述覆盖层之后在所述HfO2层上沉积顶部电极。所述顶部电极包括选自由钛、钽和钨组成的组中的材料。
在其他特征中，选择性地蚀刻所述覆盖层包括使用稀释的氢氟酸溶液湿法蚀刻所述覆盖层。选择性地蚀刻所述覆盖层包括使用由碳氟化合物等离子体和卤素等离子体中的至少一种产生的等离子体对所述覆盖层进行干法等离子体蚀刻。使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2包括在500至1000℃范围内的温度下执行快速热退火工艺。
在其他特征中，所述方法还包括在所述衬底上沉积底部电极，其中沉积所述HfO2层包括在所述底部电极上沉积所述HfO2层。所述方法还包括在沉积所述覆盖层之前对所述HfO2层进行等离子体处理。所述方法还包括：在选择性地蚀刻所述覆盖层之后修复所述HfO2层；以及在修复所述HfO2层之后，在所述HfO2层上沉积顶部电极。修复所述HfO2层包括将额外的HfO2材料沉积到所述HfO2层上。
一种被配置为在处理室中的衬底上形成铁电氧化铪(HfO2)的系统包括：气体输送系统，其被配置为向所述处理室供应工艺气体；和射频(RF)产生系统，其被配置为在所述处理室内选择性地产生等离子体。控制器被配置为通过控制所述气体输送系统和所述RF产生系统以：在所述衬底上沉积HfO2层，在所述HfO2层上沉积覆盖层，使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2；以及选择性地蚀刻所述覆盖层以去除所述覆盖层而不去除所述HfO2层。
在其他特征中，所述覆盖层包含选自由氮化硅(SiN)、二氧化硅(SiO2)和氧化铝(Al2O3)组成的组中的材料。所述覆盖层不包括钛和钽中的任何一种。所述控制器还被配置为在沉积所述覆盖层之前使所述HfO2层氮化。所述控制器还被配置为在去除所述覆盖层之后在HfO2层上沉积顶部电极。所述顶部电极包含选自由钛、钽和钨组成的组中的材料。
在其他特征中，选择性地蚀刻所述覆盖层包括使用稀释的氢氟酸溶液湿法蚀刻所述覆盖层。选择性地蚀刻所述覆盖层包括使用由碳氟化合物等离子体和卤素等离子体中的至少一者产生的等离子体对所述覆盖层进行干法等离子体蚀刻。使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2包括：在500至1000℃范围内的温度下执行快速热退火工艺。
在其他特征中，所述控制器还被配置为在所述衬底上沉积底部电极，其中沉积所述HfO2层包括在所述底部电极上沉积所述HfO2层。所述控制器还被配置为在沉积所述覆盖层之前对所述HfO2层进行等离子体处理。所述控制器还被配置为：在选择性蚀刻所述覆盖层之后修复所述HfO2层；以及在修复所述HfO2层之后，在所述HfO2层上沉积顶部电极。修复所述HfO2层包括将额外的HfO2材料沉积到所述HfO2层上。
根据详细描述、权利要求和附图，本公开内容的适用性的进一步的范围将变得显而易见。详细描述和具体示例仅意在用于说明的目的，并非意在限制本公开的范围。
附图说明
根据详细描述和附图将更充分地理解本公开，其中：
图1是根据本公开内容的用于形成铁电氧化铪(HfO2)层的示例性衬底处理系统的功能框图；
图2A至图2F是用于形成包括铁电HfO2的设备的示例性工艺的侧视截面图；
图3A和图3B是用于修复铁电HfO2层的示例性工艺的侧视截面图；
图4A至图4F是根据本公开内容的用于形成包括铁电HfO2的设备的示例性工艺的侧视截面图；以及
图5示出了根据本公开内容的使用牺牲覆盖层形成铁电HfO2层的示例性方法。
在附图中，可以重复使用附图标记来标识相似和/或相同的元件。
具体实施方式
HfO2的热稳定性是FeRAM应用商业化的障碍。尽管600-650℃的温度足够高以使沉积的非晶HfO2结晶成铁电相，但许多集成方案要求的热预算至少为1000℃。较高的工艺温度会通过增加泄漏电流和/或使设备短路而使基于HfO2的FeRAM退化。高温退火后的泄漏源包括在顶部电极/HfO2界面处产生缺陷。泄漏电流的另一个来源包括HfO2的膜破裂。随着HfO2的裂解，来自顶部和底部电极(通常是TiN)的原子会自由地扩散到HfO2中，这最终使设备失效。例如，顶部电极在退火过程中用作盖，以防止HfO2层转变为热力学稳定的单斜晶相。在单斜晶相中，HfO2不是铁电的。
根据本公开的系统和方法实现了覆盖层，该覆盖层被配置为形成在半导体衬底上具有减少的缺陷和泄漏的铁电HfO2层。例如，覆盖层可以包括除TiN以外的氧化物和/或氮化物或用于氮化HfO2层。例如，覆盖层可以包括氮化硅(SiN)、二氧化硅(SiO2)、氧化铝(Al2O3)、氧氮化硅(SiOxNy)、氮化铝(AlN)、氧氮化铝(AlOxNy)等。在一些示例中，覆盖层可以包括钛或钽，例如五氧化二钽(Ta2O5)、氮氧化钽(TaOxNy)、氧化钛(TiO2)、氮氧化钛(TiOxNy)等。选择覆盖层的材料，以使铁电HfO2将通过对HfO2进行退火而形成，可以在退火后从HfO2中选择性地去除(例如，通过干法蚀刻或湿法蚀刻进行蚀刻)覆盖层，并且覆盖层中的原子不会扩散到HfO2中，也不会清除HfO2中的氧原子。还可以选择覆盖层的材料以减小界面应力并调节HfO2的晶粒尺寸和取向、转换速度、残余极化以及其他性质。
覆盖层有助于在退火期间正交晶铁电HfO2的形成，同时消除了由Ti扩散引起的HfO2的降解。然后可以去除覆盖层并且将顶部电极沉积在HfO2上。在一些示例中，可以在退火之后并且在顶部电极沉积之前执行HfO2的额外沉积，以修复由退火引起的HfO2中的任何破裂。例如，HfO2的额外沉积可以包括执行两个或更多个沉积循环。
图1示出了根据本公开内容的用于使用原子层沉积(ALD)来沉积和任选地掺杂HfO2层并且沉积覆盖层以形成铁电HfO2的示例性衬底处理系统100。尽管在该示例中在同一处理室中进行HfO2层的沉积和掺杂以及覆盖层的沉积，但是可以使用分开的处理室。例如，可以使用变压器耦合等离子体(TCP)室、等离子体增强化学气相沉积(PECVD)室、高压CVD(HPCVD)室和/或使用远程等离子体源的处理室来执行一个或更多沉积或蚀刻步骤，如下文所述。
衬底处理系统100包括处理室102，处理室102包围衬底处理系统100的其他部件并包含RF等离子体。衬底处理室102包括上电极104和衬底支撑件，例如静电卡盘(ESC)106。在操作期间，衬底108布置在ESC106上。
仅举例而言，上电极104可包括喷头109，其引入和分配处理气体。喷头109可包括杆部，杆部包括连接到处理室的顶部表面的一端。基部部分通常为圆柱形，并且在与处理室的顶部表面间隔开的位置处从杆部的相对端径向向外延伸。喷头的基部部分的面向衬底的表面或面板包括让处理气体或清扫气体流过的多个孔。替代地，上电极104可包括导电板，并且可以以另一种方式引入处理气体。
ESC 106包括用作下电极的导电基板110。基板110支撑加热板112，所述加热板可对应于陶瓷多区加热板。热阻层114可以布置在加热板112和基板110之间。基板110可以包括用于使冷却剂流过基板110的一个或多个冷却剂通道116。
RF产生系统120产生RF电压并将RF电压输出到上电极104和下电极(例如，ESC 106的基板110)中的一个。上电极104和基板110中的另一个可以是DC接地的、AC接地的或浮动的。仅举例而言，RF产生系统120可以包括RF电压产生器122，其产生RF电压，该RF电压由匹配和分配网络124馈送到上电极104或基板110。在其他示例中，可以感应或远程生成等离子体。
气体输送系统130包括一个或多个气体源132-1、132-2、…和132-N(统称为气体源132)，其中N是大于零的整数。气体源提供一种或多种沉积前体及其混合物。气体前体可以包括用于HfO2层和/或其他层的前体气体。气体源还可以供应清扫气体和包含用于等离子体氮化的氮物质和/或用于其他等离子体处理的其他气体物质(例如，Ar、Ar/H2、NH3、O2、O3等)的气体。也可以使用汽化的前体。气体源132通过阀134-1、134-2、…和134-N(统称为阀134)和质量流量控制器136-1、136-2、…和136-N(统称为质量流量控制器136)与歧管138连接。歧管138的输出被供给到处理室102。仅举例而言，歧管138的输出被供给到喷头109。在一些示例中，在质量流量控制器136和歧管138之间可以提供任选的臭氧产生器140。在一些示例中，衬底处理系统100可以包括液体前体输送系统141。液体前体输送系统141可以如图所示并入气体输送系统130内，或者可以在气体输送系统130外部。液体前体输送系统141被配置为经由鼓泡器、直接液体注入、蒸气抽吸等提供在室温下为液体和/或固体的前体。
温度控制器142可以连接到多个布置在加热板112中的热控制元件(TCE)144。例如，TCE 144可以包括但不限于对应于多区域加热板中的每个区域的相应的大TCE和/或跨多区域加热板的多个区域设置的微TCE 阵列，如图2A和图2B中更详细描述的。温度控制器142可以用于控制多个加热元件144，以控制ESC 106和衬底108的温度。
温度控制器142可以与冷却剂组件146(例如，包括冷却剂泵、冷却剂贮存器或冷却剂源)连通以控制流过通道116的冷却剂流。温度控制器142操作冷却剂组件146以选择性地使冷却剂流过通道116以冷却ESC106。
阀150和泵152可用于从处理室102排空反应物。系统控制器160可用于控制衬底处理系统100的部件。机械手170可用于将衬底输送到ESC 106上，和从ESC 106去除衬底。例如，机械手170可以在ESC 106和加载锁172之间传送衬底。虽然温度控制器142示出为单独的控制器，但是温度控制器142可以在系统控制器160内实现。
现在参考图2A、2B、2C、2D、2E和2F，示出了用于在设备200中形成基于(HfO2)的铁电材料的示例性工艺。在图2A中，设备200包括衬底(例如，一个或多个下伏层)204和布置在下伏层204上的界面层208。例如，下伏层204包含硅(Si)。在一些示例中，界面层208对应于包含氮化钛(TiN)、氮化钽(TaN)或钨(W)的底部电极，但是可以使用其他电极材料。其他示例包括但不限于铂(Pt)、金(Au)、钯(Pd)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)等。在其他示例中，界面层208可以包含二氧化硅(SiO2)或氮氧化硅(SiON)。在一些示例中，使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来沉积界面层208。在其他示例中，可以经由Si的热氧化来形成界面层208。例如，可以通过以下方式来形成界面层208：在具有氮物质(例如，N2O或N2)的氧环境中对Si进行热氧化以形成SiON，对SiO2进行等离子体氮化，等等。
如图2B所示，在界面层208上沉积HfO2层212。在一些示例中，沉积的HfO2层212的厚度在2nm至12nm的范围内。在一些示例中，使用选自由硅(Si)、铝(Al)、钇(Y)、锆(Zr)和/或镧(La)组成的组的掺杂剂物质来对HfO2层212进行掺杂。在一些示例中，使用原子层沉积(ALD)来沉积HfO2层212，但是可以使用其他工艺。例如，可以使用热ALD或等离子体增强的ALD。在一些示例中，HfO2层212是未掺杂的。在其他示例中，HfO2层212被掺杂到预定的掺杂水平，该预定的掺杂水平是所选掺杂剂物质的大于0mol％到小于或等于60mol％。在一些示例中，将HfO2层212掺杂到所选掺杂剂物质的3mol％至5mol％的预定掺杂水平。HfO2层212可以是非晶形的。
可以任选地执行对HfO2层212的等离子体处理。例如，HfO2层212被包含氮气物质的等离子体氮化。例如，可以使用分子氮(N2)气体。在一些示例中，在从15s到60s的范围内的预定时间段内进行氮化。在一些示例中，RF功率可以在100W到15kW的范围内。在一些示例中，等离子体功率在500W到1200W的范围内。在一些示例中，RF频率可以在1MHz到15MHz的范围内。在一些示例中，RF频率是2.0MHz和/或13.56MHz。
在等离子体处理之后，如图2C所示，在HfO2层212上沉积顶部电极216。在一些示例中，顶部电极216包括TiN、TaN或W，但是可以使用其他电极材料(例如，Pt、Au、Pd、Al、Mo、Ni、Ti等)。在一些示例中，使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来沉积顶部电极216。在沉积顶部电极216之后，将设备200在500℃至1100℃的预定温度下退火。在其他示例中，退火温度为800℃至1000℃。
在退火之后，如图2D、2E和2F所示对顶部电极216进行图案化。例如，如图2D所示，可以沉积掩模220。掩模220可以包含铂(Pt)。如图2E所示，使用湿法蚀刻或干法蚀刻来蚀刻顶部电极216。在一些示例中，如图2F所示，在蚀刻之后任选地去除掩模220。在其他示例中，不去除掩模。
现在参考图3A和3B，示出了用于修复设备300的示例性工艺，设备300包含以图2A-2F所示的方式形成的铁电HfO2层304。如图3A所示，对设备300进行退火(例如，如以上在图2C中所描述的)可导致HfO2层304中的破裂。例如，一个或多个裂纹308可部分或全部延伸穿过HfO2层304。因此，可以执行额外的HfO2沉积步骤(例如，在一个或多个循环中)以在HfO2层304上沉积薄的HfO2膜312来填充裂缝308和/或修复HfO2层304的表面上的其他缺陷，如图3B所示。HfO2层304的表面上的裂纹308和其他缺陷(例如，HfO2层304和顶部电极之间的界面处的缺陷)会促进Ti或Ta原子从顶部电极和底部电极扩散到HfO2层304中，增加漏电流，使设备300短路等，并可能导致设备300的故障。
现在参照图4A、图4B、图4C、图4D、图4E和图4F，示出了根据本公开的在使用牺牲覆盖层的设备400中形成基于(HfO2)的铁电材料的示例性工艺。在图4A中，设备400包括衬底(例如，一个或多个下伏层)404和布置在下伏层404上的界面层408。例如，下伏层404包括硅(Si)、锗(Ge)、硅-锗(SixGe(1-x))等。在一些示例中，界面层408对应于包含氮化钛(TiN)、氮化钽(TaN)或钨(W)的底部电极，但是可以使用其他电极材料(例如Pt、Au、Pd、Al、Mo、Ni、Ti等)。在其他示例中，界面层408可以包含二氧化硅(SiO2)或氮氧化硅(SiON)。在一些示例中，使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来沉积界面层408。
如图4B所示，在界面层408上沉积HfO2层412。在一些示例中，沉积的HfO2层412的厚度在2nm至12nm的范围内。在一些示例中，使用选自由硅(Si)、铝(Al)、钇(Y)、锆(Zr)和/或镧(La)组成的组中的掺杂剂物质来掺杂HfO2层412。在一些示例中，使用原子层沉积(ALD)来沉积HfO2层412，但是可以使用其他工艺。例如，可以使用热ALD或等离子体增强的ALD。在一些示例中，HfO2层412是未掺杂的。在其他示例中，HfO2层412被掺杂到预定的掺杂水平，该预定的掺杂水平是所选掺杂剂物质的大于0mol％到小于或等于60mol％。在一些示例中，将HfO2层412掺杂到所选掺杂剂物质的3mol％至5mol％的预定掺杂水平。HfO2层412可以是非晶形的。
可以任选地执行对HfO2层412的等离子体处理。例如，HfO2层412被包含氮气物质的等离子体氮化。例如，可以使用分子氮(N2)气体。在一些示例中，在15s到60s的范围内的预定时间段内进行氮化。在一些示例中，RF功率可以在100W到15kW的范围内。在一些示例中，等离子体功率在500W到1200W的范围内。在一些示例中，RF频率可以在1MHz到15MHz的范围内。在一些示例中，RF频率是2.0MHz和/或13.56MHz。
在等离子体处理之后，如图4C所示，在HfO2层412上沉积覆盖层416(例如，牺牲介电层)。在一些示例中，覆盖层416包括用于氮化HfO2层的除TiN之外的氧化物和/或氮化物。例如，覆盖层416可以包括氮化硅(SiN)、二氧化硅(SiO2)、氧化铝(Al2O3)、氧氮化硅(SiOxNy)、氮化铝(AlN)、氧氮化铝(AlOxNy)、五氧化钽(Ta2O5)、氧氮化钽(TaOxNy)、氧化钛(TiO2)、氧氮化钛(TiOxNy)等。在一些示例中，使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来沉积覆盖层416。在沉积覆盖层416之后，将设备400在500℃至1100℃的范围内的预定温度下退火以形成铁电HfO2。在其他示例中，退火温度在800℃至1000℃的范围内。
退火之后，如图4D所示，从HfO2层412去除覆盖层416(例如，通过干法蚀刻或湿法蚀刻)。例如，可以在与HfO2层412和覆盖层416的沉积不同的处理室中执行覆盖层416的去除。可以使用被配置为选择性地去除覆盖层416而不去除HfO2层412的材料来执行蚀刻。换句话说，蚀刻被配置为选择性地蚀刻覆盖层416的材料。
在示例性湿法蚀刻工艺中，可以将稀释的氢氟酸(HF)溶液供应至处理室，以选择性地蚀刻包含SiN的覆盖层416。在一示例中，稀释的氢氟酸溶液可包含溶解在水性或非水性(例如，醇)溶剂中的氢氟酸。溶液中溶剂与氢氟酸的比例可以介于10∶1和100∶1之间。稀释的氢氟酸溶液对蚀刻SiN具有选择性。相反，HfO2在稀释的氢氟酸中稳定。例如，使用稀释的氢氟酸暴露于湿法蚀刻中十分钟可能会导致从HfO2层412蚀刻出少于0.2nm的材料，同时完全去除覆盖层416。
配置为在HfO2上选择性刻蚀SiN的示例性干法等离子体刻蚀工艺可以使用但不限于由氟代甲烷(CH3F)和分子氧(O2)、三氟化氮(NF3)和氯(Cl2)、NF3和O2以及四氟甲烷(CF4)和O2生成的等离子体。配置为选择性蚀刻在HfO2上的SiO2的示例性干法等离子体蚀刻工艺可以使用由CF4和O2产生的等离子体。相反，用三氯化硼(BCl3)产生的等离子体可以基本上蚀刻HfO2层412。因此，用于选择性地干法蚀刻在HfO2上的SiN的合适的等离子体可以包含碳氟化合物和/或卤素等离子体。
在去除覆盖层416之后，可以执行一个或多个附加的修复和/或清洁步骤以修复在覆盖层416的退火和蚀刻期间可能对HfO2层412造成的任何损坏。例如，修复步骤可以包括执行一个或多个HfO2沉积循环，以在HfO2层412上沉积额外的HfO2材料。
然后，如图4E所示，在HfO2层412上沉积顶部电极420。在一些示例中，顶部电极420包括TiN、TaN或W，但是可以使用其他电极材料(例如，Pt、Au、Pd、Al、Mo、Ni、Ti等)。在一些示例中，使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来沉积顶部电极420。在沉积顶部电极420之后，可以如图4F所示(例如，通过在顶部电极420上沉积掩模，蚀刻顶部电极420，去除掩模等)对顶部电极420进行图案化。
现在参考图5，根据本公开的用于使用牺牲覆盖层形成铁电HfO2层的示例性方法500开始于504。在508，提供衬底。例如，包含一个或多个下伏层的衬底被布置在衬底处理室中的衬底支撑件上。在512，界面层沉积在衬底上。界面层可以包括二氧化硅(SiO2)或氮氧化硅(SiON)，和/或可以对应于包含氮化钛(TiN)、氮化钽(TaN)或钨(W)的底部电极。可以使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来沉积界面层。在516，将掺杂或未掺杂的HfO2层沉积在界面层上(例如，使用ALD)。在520，可以任选地执行对HfO2层的等离子体处理。例如，HfO2层可以被包含氮气物质的等离子体氮化。
在524，在HfO2层上沉积覆盖层(例如，牺牲覆盖层)。例如，覆盖层可以包括氮化硅(SiN)、二氧化硅(SiO2)、氧化铝(Al2O3)、氧氮化硅(SiOxNy)、氮化铝(AlN)、氧氮化铝(AlOxNy)、五氧化钽(Ta2O5)、氧氮化钽(TaOxNy)、氧化钛(TiO2)、氧氮化钛(TiOxNy)等。可以使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)沉积覆盖层。在528，将衬底、界面层、HfO2层和覆盖层在500℃至1100℃(例如800℃至1000℃)的范围内的预定温度下退火以形成铁电HfO2。在532，(例如，通过干法或湿法蚀刻)去除覆盖层。在536，可以可选地执行一个或多个附加的修复和/或清洁步骤。例如，修复步骤可以包括执行一个或多个HfO2沉积循环以在HfO2层上沉积额外的HfO2材料。
在540，将顶部电极(例如，TiN、TaN或W)沉积在经氮化的HfO2层上。例如，使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)沉积顶部电极。可以在544处图案化顶部电极(例如，可以在顶部电极上图案化掩模)并在548处蚀刻。方法500在550处结束。
前面的描述本质上仅仅是说明性的，并且绝不旨在限制本公开、其应用或用途。本公开的广泛教导可以以各种形式实现。因此，虽然本公开包括特定示例，但是本公开的真实范围不应当被如此限制，因为在研究附图、说明书和所附权利要求时，其他修改将变得显而易见。应当理解，在不改变本公开的原理的情况下，方法中的一个或多个步骤可以以不同的顺序(或同时地)执行。此外，虽然每个实施方式在上面被描述为具有某些特征，但是相对于本公开的任何实施方式描述的那些特征中的任何一个或多个，可以在任何其它实施方式的特征中实现和/或与任何其它实施方式的特征组合，即使该组合没有明确描述。换句话说，所描述的实施方式不是相互排斥的，并且一个或多个实施方式彼此的置换保持在本公开的范围内。
使用各种术语来描述元件之间(例如，模块之间、电路元件之间、半导体层之间等)的空间和功能关系，各种术语包括“连接”、“接合”、“耦合”、“相邻”、“紧挨”、“在...顶部”、“在...上面”、“在...下面”和“设置”。除非将第一和第二元件之间的关系明确地描述为“直接”，否则在上述公开中描述这种关系时，该关系可以是直接关系，其中在第一和第二元件之间不存在其它中间元件，但是也可以是间接关系，其中在第一和第二元件之间(在空间上或功能上)存在一个或多个中间元件。如本文所使用的，短语“A、B和C中的至少一个”应当被解释为意味着使用非排他性逻辑或(OR)的逻辑(A或B或C)，并且不应被解释为表示“A中的至少一个、B中的至少一个和C中的至少一个”。
在一些实现方式中，控制器是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器可以被编程以控制本文公开的任何工艺，包括处理气体的输送、温度设置(例如加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的加载锁。
广义上讲，控制器可以定义为电子器件，该电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到控制器的指令，从而定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。
在一些实现方式中，控制器可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或是晶片厂(fab)主机系统的全部或一部分，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到系统。在一些示例中，控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，使控制器被配置为与该工具接口或控制该工具。因此，如上所述，控制器可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例可以是在与远程定位(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。
示例系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。
如上所述，根据将由工具执行的一个或多个处理步骤，控制器可以与下列中的一个或多个通信：其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具。

Claims (26)

1.一种在衬底处理系统中形成铁电氧化铪(HfO2)的方法，该方法包括：
在衬底上沉积HfO2层；
在所述HfO2层上沉积覆盖层；
使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2；以及
选择性地蚀刻所述覆盖层以去除所述覆盖层而不去除所述HfO2层。
2.根据权利要求1所述的方法，其中，所述覆盖层包括选自由氮化硅(SiN)、二氧化硅(SiO2)和氧化铝(Al2O3)组成的组中的材料。
3.根据权利要求1所述的方法，其中，所述覆盖层不包含钛和钽中的任何一种。
4.根据权利要求1所述的方法，其还包括在沉积所述覆盖层之前氮化所述HfO2层。
5.根据权利要求1所述的方法，其还包括在去除所述覆盖层之后在所述HfO2层上沉积顶部电极。
6.根据权利要求5所述的方法，其中，所述顶部电极包括选自由钛、钽和钨组成的组中的材料。
7.根据权利要求1所述的方法，其中选择性地蚀刻所述覆盖层包括使用稀释的氢氟酸溶液湿法蚀刻所述覆盖层。
8.根据权利要求1所述的方法，其中，选择性地蚀刻所述覆盖层包括使用由碳氟化合物等离子体和卤素等离子体中的至少一种产生的等离子体对所述覆盖层进行干法等离子体蚀刻。
9.根据权利要求1所述的方法，其中使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2包括在500至1000℃范围内的温度下执行快速热退火工艺。
10.根据权利要求1所述的方法，其还包括在所述衬底上沉积底部电极，其中沉积所述HfO2层包括在所述底部电极上沉积所述HfO2层。
11.根据权利要求1所述的方法，其还包括在沉积所述覆盖层之前对所述HfO2层进行等离子体处理。
12.根据权利要求1所述的方法，其还包括：
在选择性地蚀刻所述覆盖层之后修复所述HfO2层；以及
在所述修复所述HfO2层之后，在所述HfO2层上沉积顶部电极。
13.根据权利要求12所述的方法，其中修复所述HfO2层包括将额外的HfO2材料沉积到所述HfO2层上。
14.一种被配置为在处理室中的衬底上形成铁电氧化铪(HfO2)的系统，该系统包括：
气体输送系统，其被配置为向所述处理室供应工艺气体；
射频(RF)产生系统，其被配置为在所述处理室内选择性地产生等离子体；和
控制器，其被配置为通过控制所述气体输送系统和所述RF产生系统以，
在所述衬底上沉积HfO2层，
在所述HfO2层上沉积覆盖层，
使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2；以及
选择性地蚀刻所述覆盖层以去除所述覆盖层而不去除所述HfO2层。
15.根据权利要求14所述的系统，其中，所述覆盖层包含选自由氮化硅(SiN)、二氧化硅(SiO2)和氧化铝(Al2O3)组成的组中的材料。
16.根据权利要求14所述的系统，其中，所述覆盖层不包括钛和钽中的任何一种。
17.根据权利要求14所述的系统，其中，所述控制器还被配置为在沉积所述覆盖层之前使所述HfO2层氮化。
18.根据权利要求14所述的系统，其中，所述控制器还被配置为在去除所述覆盖层之后在HfO2层上沉积顶部电极。
19.根据权利要求18所述的系统，其中，所述顶部电极包含选自由钛、钽和钨组成的组中的材料。
20.根据权利要求14所述的系统，其中，选择性地蚀刻所述覆盖层包括使用稀释的氢氟酸溶液湿法蚀刻所述覆盖层。
21.根据权利要求14所述的系统，其中，选择性地蚀刻所述覆盖层包括使用由碳氟化合物等离子体和卤素等离子体中的至少一者产生的等离子体对所述覆盖层进行干法等离子体蚀刻。
22.根据权利要求14所述的系统，其中使所述HfO2层和所述覆盖层退火以形成铁电铪HfO2包括：在500至1000℃范围内的温度下执行快速热退火工艺。
23.根据权利要求14所述的系统，其中，所述控制器还被配置为在所述衬底上沉积底部电极，其中沉积所述HfO2层包括在所述底部电极上沉积所述HfO2层。
24.根据权利要求14所述的系统，其中，所述控制器还被配置为在沉积所述覆盖层之前对所述HfO2层进行等离子体处理。
25.根据权利要求14所述的系统，其中，所述控制器还被配置为：
在选择性蚀刻所述覆盖层之后修复所述HfO2层；以及
在修复所述HfO2层之后，在所述HfO2层上沉积顶部电极。
26.根据权利要求25所述的系统，其中修复所述HfO2层包括将额外的HfO2材料沉积到所述HfO2层上。
CN201980024523.0A 2018-04-02 2019-03-26 基于氧化铪的铁电材料的覆盖层 Pending CN111937118A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862651466P 2018-04-02 2018-04-02
US62/651,466 2018-04-02
PCT/US2019/023992 WO2019195025A1 (en) 2018-04-02 2019-03-26 Capping layer for a hafnium oxide-based ferroelectric material

Publications (1)

Publication Number Publication Date
CN111937118A true CN111937118A (zh) 2020-11-13

Family

ID=68101506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980024523.0A Pending CN111937118A (zh) 2018-04-02 2019-03-26 基于氧化铪的铁电材料的覆盖层

Country Status (5)

Country Link
US (1) US11923189B2 (zh)
JP (1) JP7354138B2 (zh)
KR (1) KR102701940B1 (zh)
CN (1) CN111937118A (zh)
WO (1) WO2019195025A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447508A (zh) * 2020-11-24 2021-03-05 湘潭大学 一种通过等离子体技术增强氧化铪(HfO2)基铁电薄膜铁电性能的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890272A (zh) * 2019-11-22 2020-03-17 中国科学院微电子研究所 一种氧化铪基铁电薄膜的制备方法
JP7617822B2 (ja) 2021-08-24 2025-01-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20230360932A1 (en) * 2022-05-03 2023-11-09 Samsung Electronics Co., Ltd. Method of fabricating an electrode structure and apparatus for fabricating the electrode structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261395A1 (en) * 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
CN104233207A (zh) * 2014-09-04 2014-12-24 兰州空间技术物理研究所 一种增强漆膜抗原子氧侵蚀的方法
CN104810269A (zh) * 2014-01-27 2015-07-29 格罗方德半导体公司 具有铁电氧化铪的半导体装置及形成该半导体装置的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356558A (ja) * 2003-05-30 2004-12-16 Toshio Goto コーティング装置およびコーティング方法
US6785120B1 (en) * 2003-07-03 2004-08-31 Micron Technology, Inc. Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7402472B2 (en) * 2005-02-25 2008-07-22 Freescale Semiconductor, Inc. Method of making a nitrided gate dielectric
US7709402B2 (en) * 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
JP2007318018A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 強誘電体メモリセル及び強誘電体メモリセルの製造方法
KR20080010623A (ko) 2006-07-27 2008-01-31 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
WO2011101931A1 (ja) * 2010-02-17 2011-08-25 パナソニック株式会社 半導体装置及びその製造方法
US8724369B2 (en) * 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
DE102011076695B4 (de) * 2011-05-30 2013-05-08 Globalfoundries Inc. Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
US8846443B2 (en) * 2011-08-05 2014-09-30 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications
US9443736B2 (en) * 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
US10192751B2 (en) * 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US9793397B1 (en) * 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
JP7221224B2 (ja) * 2018-01-25 2023-02-13 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261395A1 (en) * 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
CN104810269A (zh) * 2014-01-27 2015-07-29 格罗方德半导体公司 具有铁电氧化铪的半导体装置及形成该半导体装置的方法
CN104233207A (zh) * 2014-09-04 2014-12-24 兰州空间技术物理研究所 一种增强漆膜抗原子氧侵蚀的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447508A (zh) * 2020-11-24 2021-03-05 湘潭大学 一种通过等离子体技术增强氧化铪(HfO2)基铁电薄膜铁电性能的方法

Also Published As

Publication number Publication date
KR102701940B1 (ko) 2024-09-02
WO2019195025A1 (en) 2019-10-10
JP7354138B2 (ja) 2023-10-02
US20210020433A1 (en) 2021-01-21
KR20200128449A (ko) 2020-11-12
JP2021520628A (ja) 2021-08-19
US11923189B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
CN111033686B (zh) 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法
TWI590329B (zh) 藉由微波電漿處理以提升半導體裝置中之高介電常數膜成核速率及電移動度的方法
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
KR102701940B1 (ko) 하프늄 옥사이드 기반 강유전체 (ferroelectric) 재료에 대한 캡핑 (capping) 층
JP2023106406A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
CN105428231A (zh) 用于新兴存储装置的电介质修复
US6943039B2 (en) Method of etching ferroelectric layers
TWI815891B (zh) 薄膜及沉積薄膜的方法
CN112335016B (zh) 高深宽比结构的有效率的清洁和蚀刻
TW202044560A (zh) 用於記憶體應用的垂直電晶體製造
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
KR101713336B1 (ko) 라이너의 제거 처리 방법
CN111971802B (zh) 用氮化铪层使氧化铪铁电性能改性
JP7471492B2 (ja) 炭化タングステン膜の接着性及び欠陥を改善する技法
TW201820386A (zh) 鍺與矽化鍺奈米線裝置之形成方法
US20160329213A1 (en) Highly selective deposition of amorphous carbon as a metal diffusion barrier layer
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201113