CN111917414A - 一种数字逻辑自触发电路及具有该电路的ifc、vfc转换电路 - Google Patents

Abstract

本发明提供了一种数字逻辑自触发电路及具有该电路的IFC、VFC转换电路，属于转换电路领域，数字逻辑电路，电阻R3和电阻R6一端分别与数字逻辑电路的通道1和通道2连接；电阻R2一端和电阻R4一端均与电阻R3另一端连接，电阻R2另一端接VDD；电阻R5一端和电阻R7一端均与电阻R6另一端连接，电阻R7另一端接GND；二极管D1与电阻R2和电阻R4并联，其阴极与R2另一端连接；二极管D2与电阻R5和电阻R7并联，其阳极与R7另一端连接；电阻R1一端、二极管D1的阳极和二极管D2的阴极均与R4另一端和R5另一端连接。该电路结构简单，仅仅需要几个普通电阻就可以达到原使用的两个比较器的效果，完全可以替换原有复杂电路效果；整体功耗明显减小，整体响应明显加快。

Description

一种数字逻辑自触发电路及具有该电路的IFC、VFC转换电路

技术领域

本发明属于电流/频率、电压/频率转换电路设计技术领域，具体涉及一种数字逻辑自触发电路及具有该电路的IFC、VFC转换电路。

背景技术

电流/频率转换电路(Current to Frequency Converter，简称CFC或IFC)、电压/频率转换(Voltage to Frequency Converter，简称VFC)是将模拟的电流信号/电压信号转换为数字脉冲信号，是模拟信号到数字信号转换的一种方式，该电路转换精度和线性度极高，因此被广泛应用于惯性导航中。

如图1所示，目前IFC、VFC电路由积分电路、比较器电路、双D触发器、正负恒流源、切换开关五部分构成。该电路存在以下缺陷：

1、比较器电路设计复杂，增加成本。由于IFC、VFC转换器存在正、负电流/电压输入，因此必须产生两个不同电平的触发阈值电压，通过两个比较器设定两个不同翻转阈值进行比较，才能保证转换电路正常工作。

2、需增加电平转换电路。积分器为正负电源供电(±15V)，但后级数字电路为单电源供电(5V或3.3V)，同时为保证接口兼容，输出级还必须将电平转换为数字逻辑相应的电平，器件较多，成本增加。

3、增加转换电路的功耗。为了提高转换电路的环路响应速度，比较器必须选用功耗较大的器件保证延迟足够小，而IFC、VFC为高精度电路，功耗增大不利于产品性能指标，和产品集成化设计。

4、脉冲输出并非真正数字化。原I/F转换器输出为数字脉冲信号，仍需要导航计算机进行脉冲计数处理，才能形成最终数字信号进行存储、处理。

因此，本申请提出一种数字逻辑自触发电路。

发明内容

为了克服上述现有技术存在的不足，本发明提供了一种数字逻辑自触发电路及具有该电路的IFC、VFC转换电路，其目的在于提出一种新的逻辑触发方法和逻辑输出方式，并应用在IFC、VFC电路中，能够简化电路结构，降低产品的功耗，数字化协议输出，真正提高转换电路的集成度。

为了实现上述目的，本发明提供如下技术方案：

一种数字逻辑自触发电路，包括：

数字逻辑电路，设有通道1和通道2、及标准的RS422或者其数字接口；

并联电阻R3和电阻R6，所述电阻R3和电阻R6一端分别与所述通道1和通道2连接；

电阻R2和电阻R4，所述电阻R2一端和电阻R4一端均与所述电阻R3另一端连接，所述电阻R2另一端接VDD；

电阻R5和电阻R7，所述电阻R5一端和电阻R7一端均与所述电阻R6另一端连接，所述电阻R7另一端接GND；

电阻R1、二极管D1和二极管D2，所述二极管D1与所述电阻R2和电阻 R4并联，其阴极与所述R2另一端连接；所述二极管D2与所述电阻R5和电阻 R7并联，其阳极与所述R7另一端连接；所述电阻R1一端、二极管D1的阳极和二极管D2的阴极均与所述R4另一端和R5另一端连接。

本发明还提供一种IFC转换电路，包括上述数字逻辑自触发电路，及积分器、正负恒流源模块和切换开关；

所述积分器的输入端口接收输入电流、输出端口与所述R1的另一端连接、电源端口与所述切换开关连接；所述正负恒流源模块的正负极与切换开关的正负极连接，所述切换开关的正负极还与所述数字逻辑电路连接。

本发明还提供一种一种VFC转换电路，包括上述数字逻辑自触发电路，及及积分器、正负基准电压模块和切换开关；

所述积分器的输入端口接收输入电流、输出端口与所述R1的另一端连接、电源端口与所述切换开关连接；所述正负基准电压模块的正负极与切换开关的正负极连接，所述切换开关的正负极还与所述数字逻辑电路连接。

本发明提供的数字逻辑自触发电路具有以下有益效果：

(1)结构简单，仅仅需要几个普通电阻就可以达到原使用的两个比较器的效果，完全可以替换原有复杂电路效果。

(2)适应性强，该电路可应用于所有模拟电平信号至数字电平信号的转换，同时针对不同供电电压的数字逻辑电路，只需要改变电阻比值关系，即可满足使用。

(3)整体功耗明显减小，原有两个比较器为了满足电路相应要求，比较器总的功耗超过100mW；采用新的电路结构，功耗仅为1mW-2mW，功耗降低明显。

(4)整体响应明显加快，采用原有方案的比较器部分响应约为0.1us—1us，采用现有方案，因为仅为电阻分压，考虑到数字逻辑电路内部寄生电容，响应时间仅为10ns-50ns。可以提高整个I/F转换器的响应时间。

(5)标准的数字接口协议与导航计算机进行通讯更加方便，同时降低了导航计算机的资源需求。

附图说明

图1为原有IFC转换器的原理框图；

图2为本发明实施例1的数字逻辑自触发电路的原理框图；

图3为本发明实施例1的数字逻辑自触发电路在IFC转换器中的应用原理框图；

图4为本发明实施例1的数字逻辑自触发电路在VFC转换器中的应用原理框图；

图5为本发明实施例1提供的数字自触发逻辑电路在转换器中的具体应用图。

具体实施方式

为了使本领域技术人员更好的理解本发明的技术方案并能予以实施，下面结合附图和具体实施例对本发明进行详细说明。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

实施例1

本发明提供了一种数字逻辑自触发电路，具体如图2所示，包括：

数字逻辑电路，设有通道1和通道2、及标准的RS422或者其数字接口；本实施例中的数字逻辑电路是一个通用的CPU芯片或者专用的ASIC芯片。

并联电阻R3和电阻R6，电阻R3和电阻R6一端分别与通道1和通道2连接；

电阻R2和电阻R4，电阻R2一端和电阻R4一端均与电阻R3另一端连接，电阻R2另一端接VDD；

电阻R5和电阻R7，电阻R5一端和电阻R7一端均与电阻R6另一端连接，电阻R7另一端接GND；

电阻R1、二极管D1和二极管D2，二极管D1与电阻R2和电阻R4并联，其阴极与R2另一端连接；二极管D2与电阻R5和电阻R7并联，其阳极与R7 另一端连接；电阻R1一端、二极管D1的阳极和二极管D2的阴极均与R4另一端和R5另一端连接。

本发明还提供一种IFC转换电路，如图3所示，包括上述数字逻辑自触发电路，及积分器、正负恒流源模块和切换开关；

积分器的输入端口接收输入电流、输出端口与R1的另一端连接、电源端口与切换开关连接；正负恒流源模块的正负极与切换开关的正负极连接，切换开关的正负极还与数字逻辑电路连接。

本发明还提供一种VFC转换电路，如图4所示，包括上述数字逻辑自触发电路，及及积分器、正负基准电压模块和切换开关；

积分器的输入端口接收输入电流、输出端口与R1的另一端连接、电源端口与切换开关连接；正负基准电压模块的正负极与切换开关的正负极连接，切换开关的正负极还与数字逻辑电路连接。

本实施例提供的IFC转换电路和VFC转换电路的工作原理说明如下：

所有数字逻辑芯片为了提高芯片集成度、降低芯片的功耗，均采用CMOS 工艺，COMS工艺中最基本单元为PMOS管和NMOS管，通过PMOS和NOMS 的互补导通和关断来判断高低电平，PMOS管和NOMS管本身有触发阈值V_G， V_G实际触发阈值与半导体制作工艺有关，其触发阈值一般在1/2V_DD----2/3V_DD (其中V_DD为电源电压)。当低于翻转阈值时，芯片认为输入为低电平；当高于翻转阈值时，芯片认为输入为高电平。

IFC、VFC转换器由于存在正、负电流输入，积分器输出有两种状态，为识别两种状态，因此必须产生两个不同的触发电压V_H、V_L。针对数字电路本身只存在一种固定阈值电压问题，因此将积分器输出的波形进行电平变换，形成 V_H、V_L。

其中V_H由R4和R5电阻分压组成。触发电压V_L由R2、R3通过与VDD 电源电压分压组成，

触发电压

(R1<<R4，因此R1可以忽略不计)，

触发电压

(R1<<R4，因此R1可以忽略不计)

同时为了保证电路的工作可靠性，V_H、V_L还应满足以下条件：

0≤V_H或V_L≤V_DD；

电平变换后的触发阈值V_H、V_L均为正电平，积分器输出波形自适应至正电平范围内，不再产生负电平信号。

其中R1电阻用于对IF转换器上电瞬间的限流保护，由于I/F转换器上电瞬间积分器输出为不确定状态，可能为负电压，此时若无限流电阻，I/F转换器可能输出较大电流，造成上电异常或I/F转换器烧毁。

其中D1、D2二极管用于保护数字逻辑电路，防止在非正常状态下，输入电压超出逻辑电路供电电压，造成数字逻辑器件过压烧毁。

其中R3、R6用于保护数字逻辑器件的端口，防止端口电流过大造成数字逻辑器件的烧毁。

电路工作原理为：

当积分器的输出电压高于V_H时，数字逻辑电路通道2触发，控制相应的切换通道进行反馈。数字逻辑电路通过内部的可逆计数器向下进行计数并记录，将记录的数据按照固定时间间隔(如5ms)转换为标准的RS232、RS422或者其他协议接口输出。

当积分器的输出电压低于V_L时，数字逻辑电路通道1触发，控制相应的切换通道进行反馈。数字逻辑电路通过内部的可逆计数器向上进行计数并记录，将记录的数据按照固定时间间隔(如5ms)转换为标准的RS232、RS422或者其他协议接口输出。

当积分器的输出电压在V_H与V_L之间时，数字电路的两通道均不触发，电路处于静止状态状态。数字逻辑电路通过内部的可逆计数器计数为0并记录，将记录的数据按照固定时间间隔(如5ms)转换为标准的RS232、RS422或者其他协议接口输出。

如图5所示，本实施例还提供字自触发逻辑电路在转换器中的具体应用实例：

数字逻辑电路供电电压为3.3V，本身触发阈值以1/2V_DD，即1.65V计算。

其中通道2对于积分器输出的触发阈值为：

其中通道1对于积分器输出的触发阈值为：

通过该实例，可以将数字逻辑器件单一触发阈值调整为两个不同的触发阈值(2.31V，0.99V)，当IFC输入正电流时，可以通过0.99V触发阈值进行工作；当IFC输入负电流时，可以通过2.31V触发阈值进行工作。结合IFC实际应用可达到自触发的目的。针对不同需求的触发阈值，只需要调整电阻分压即可实现。

以上所述实施例仅为本发明较佳的具体实施方式，本发明的保护范围不限于此，任何熟悉本领域的技术人员在本发明披露的技术范围内，可显而易见地得到的技术方案的简单变化或等效替换，均属于本发明的保护范围。

Claims (3)

1.一种数字逻辑自触发电路，其特征在于，包括：

数字逻辑电路，设有通道1和通道2、及标准的RS422或者其数字接口；

并联电阻R3和电阻R6，所述电阻R3和电阻R6一端分别与所述通道1和通道2连接；

电阻R2和电阻R4，所述电阻R2一端和电阻R4一端均与所述电阻R3另一端连接，所述电阻R2另一端接VDD；

电阻R5和电阻R7，所述电阻R5一端和电阻R7一端均与所述电阻R6另一端连接，所述电阻R7另一端接GND；

电阻R1、二极管D1和二极管D2，所述二极管D1与所述电阻R2和电阻R4并联，其阴极与所述R2另一端连接；所述二极管D2与所述电阻R5和电阻R7并联，其阳极与所述R7另一端连接；所述电阻R1一端、二极管D1的阳极和二极管D2的阴极均与所述R4另一端和R5另一端连接。

2.一种IFC转换电路，其特征在于，包括权利要求1所述的数字逻辑自触发电路，及积分器、正负恒流源模块和切换开关；

所述积分器的输入端口接收输入电流、输出端口与所述R1的另一端连接、电源端口与所述切换开关连接；所述正负恒流源模块的正负极与切换开关的正负极连接，所述切换开关的正负极还与所述数字逻辑电路连接。

3.一种VFC转换电路，其特征在于，包括权利要求1所述的数字逻辑自触发电路，及及积分器、正负基准电压模块和切换开关；

所述积分器的输入端口接收输入电流、输出端口与所述R1的另一端连接、电源端口与所述切换开关连接；所述正负基准电压模块的正负极与切换开关的正负极连接，所述切换开关的正负极还与所述数字逻辑电路连接。

Images