[go: up one dir, main page]

CN111900135A - 功率半导体模块装置 - Google Patents

功率半导体模块装置 Download PDF

Info

Publication number
CN111900135A
CN111900135A CN202010371904.0A CN202010371904A CN111900135A CN 111900135 A CN111900135 A CN 111900135A CN 202010371904 A CN202010371904 A CN 202010371904A CN 111900135 A CN111900135 A CN 111900135A
Authority
CN
China
Prior art keywords
housing
semiconductor substrate
mounting device
power semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010371904.0A
Other languages
English (en)
Other versions
CN111900135B (zh
Inventor
A·赫恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111900135A publication Critical patent/CN111900135A/zh
Application granted granted Critical
Publication of CN111900135B publication Critical patent/CN111900135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W76/15
    • H10W76/136
    • H10W70/685
    • H10W70/658
    • H10W70/69
    • H10W76/42
    • H10W40/255
    • H10W72/5363
    • H10W72/884
    • H10W74/00
    • H10W90/701
    • H10W90/734
    • H10W90/754

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了功率半导体模块装置,其包括:布置在外壳中的半导体衬底,其中,至少一个半导体主体布置在半导体衬底的上表面上;以及安装装置,包括框架或主体以及耦合到框架或主体的至少一个端子元件。安装装置插入并且耦合到外壳。安装装置包括下表面,当安装装置插入并且耦合到外壳时,下表面停留在外壳的至少一个接触表面上。当安装装置插入并且耦合到外壳时,至少一个端子元件中的每一个用第一端部机械接触和电接触半导体衬底。当安装装置插入并且耦合到外壳时,半导体衬底的上表面与至少一个接触表面之间在垂直方向上的距离等于第一端部在半导体衬底的上表面与安装装置的下表面之间的长度,其中,垂直方向是垂直于半导体衬底的上表面的方向。

Description

功率半导体模块装置
技术领域
本公开涉及功率半导体模块装置。
背景技术
功率半导体模块装置常常包括布置在外壳中的至少一个半导体衬底。包括多个可控半导体元件(例如,半桥构造中的两个IGBT)的半导体装置布置在至少一个衬底中的每一个上。每一个衬底通常包括衬底层(例如,陶瓷层)、沉积在衬底层的第一侧上的第一金属化层、以及沉积在衬底层的第二侧上的第二金属化层。可控半导体元件安装到例如第一金属化层上。第二金属化层可以可选地附接到基底板。可控半导体元件通常通过焊接或烧结技术安装到半导体衬底。
电线或电连接用于连接功率半导体装置的不同的半导体器件。此外,提供端子元件以从外壳的外部接触半导体装置。这种端子元件通常用第一端部电耦合到第一金属化层。端子元件的第二端部突出到外壳的外部。
需要功率半导体模块装置,其中,可以容易地安装端子元件,并且其中,可以容易地补偿由于与工艺有关的原因或由于半导体衬底的厚度变化而发生的公差。
发明内容
功率半导体模块装置包括:半导体衬底,所述半导体衬底布置在外壳中,其中,至少一个半导体主体布置在半导体衬底的上表面上;以及安装装置,所述安装装置包括框架或主体、以及耦合到框架或主体的至少一个端子元件。安装装置插入并且耦合到外壳。安装装置包括下表面,当安装装置插入并且耦合到外壳时,所述下表面位于外壳的至少一个接触表面上。当安装装置插入并且耦合到外壳时,至少一个端子元件中的每一个端子元件将半导体衬底与第一端部机械和电接触。当安装装置插入并且耦合到外壳时,半导体衬底的上表面与至少一个接触表面之间在垂直方向上的距离等于第一端部在半导体衬底的上表面与安装装置的下表面之间的长度,其中,垂直方向是垂直于半导体衬底的上表面的方向。
参考以下附图和描述可以更好地理解本发明。附图中的部件不一定是成比例的,而是将重点放在说明本发明的原理上。此外,在附图中,贯穿不同的视图,相似的附图标记指示对应的部分。
附图说明
图1是功率半导体模块装置的截面图。
包括图2A到图2C的图2示意性地示出了用于安装端子元件的安装装置的截面图。
包括图3A和3B的图3示意性地示出了用于安装端子元件的安装装置的更多的截面图。
包括图4A和4B的图4示意性地示出了用于安装端子元件的安装装置的更多的截面图。
图5示意性地示出了包括用于将端子元件布置在外壳内的安装装置的功率半导体模块装置的截面图。
图6示意性地示出了包括用于将端子元件布置在外壳内的安装装置的功率半导体模块装置的另一截面图。
具体实施方式
在下面的详细描述中,参考了附图。附图示出了可以实践本发明的特定示例。应当理解,除非另外特别指出,否则针对各种示例描述的特征和原理可以彼此组合。在说明书中以及在权利要求中,将某些元件命名为“第一元件”、“第二元件”、“第三元件”等不应被理解为列举。相反,这种命名仅用于称呼不同的“元件”。即,例如,“第三元件”的存在不需要“第一元件”和“第二元件”的存在。如本文所述的电线或电连接可以是单个的导电元件,或包括串联和/或并联连接的至少两个单独的导电元件。电线和电连接可以包括金属和/或半导体材料,并且可以是永久导电的(即,不可转换的)。本文所述的半导体主体可以由(掺杂的)半导体材料制成,并且可以是半导体芯片或被包括在半导体芯片中。半导体主体具有电连接焊盘,并且包括至少一个具有电极的半导体元件。
参考图1,示意性地示出了功率半导体模块装置300的截面图。功率半导体模块装置300包括外壳37和半导体衬底310。半导体衬底310包括电介质绝缘层311、附接到电介质绝缘层311的(结构化)第一金属化层3111、以及附接到电介质绝缘层311的(结构化)第二金属化层3112。电介质绝缘层311设置在第一和第二金属化层3111、3112之间。
第一和第二金属化层3111、3112中的每一个可以由以下材料之一组成或包括以下材料之一:铜;铜合金;铝;铝合金;在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底310可以是陶瓷衬底,即,其中电介质绝缘层311是陶瓷(例如薄陶瓷层)的衬底。陶瓷可以由以下材料之一组成或包括以下材料之一:氧化铝;氮化铝;氧化锆;氮化硅;氮化硼;或任何其他电介质陶瓷。例如,电介质绝缘层311可以由以下材料之一组成或包括以下材料之一:Al2O3、AlN、SiC、BeO或Si3N4。例如,衬底310可以是例如直接铜键合(DCB)衬底、直接铝键合(DAB)衬底或活性金属钎焊(AMB)衬底。此外,衬底310可以是绝缘金属衬底(IMS)。例如,绝缘金属衬底通常包括电介质绝缘层311,所述电介质绝缘层311包括诸如环氧树脂或聚酰亚胺的(填充)材料。例如,电介质绝缘层311的材料可以填充有陶瓷颗粒。这种颗粒可以包括例如Si2O、Al2O3、AlN或BrN,并且可以具有约1μm和约50μm之间的直径。衬底310也可以是具有非陶瓷电介质绝缘层311的常规印刷电路板(PCB)。例如,非陶瓷电介质绝缘层311可以由固化树脂组成或包括固化树脂。
半导体衬底310布置在外壳37中。在图1所示的示例中,半导体衬底310形成外壳37的接地表面,而外壳37本身仅包括侧壁和顶盖。但是,这仅是示例。外壳37还可以包括接地表面,并且半导体衬底310布置在外壳37内部。根据另一示例,半导体衬底310可以安装到基底板(未在图1中示出)上。在一些功率半导体模块装置300中,一个以上的半导体衬底310布置在单个基底板(未示出)上。基底板例如可以形成外壳37的接地表面。
一个或多个半导体主体320可以布置在至少一个半导体衬底310上。布置在至少一个半导体衬底310上的半导体主体320中的每一个可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或任何其他合适的半导体元件。
一个或多个半导体主体320可以在半导体衬底310上形成半导体装置。在图1中,仅示例性地示出了两个半导体主体320。图1中的半导体衬底310的第二金属化层3112是连续层。在图1所示的示例中,第一金属化层3111是结构化层。“结构化层”是指第一金属化层3111不是连续层,而是在该层的不同区段之间包括凹陷。在图1中示意性地示出了这种凹陷。在该示例中,第一金属化层3111包括三个不同的区段。但是,这仅是示例。任何其他数量的区段都是可能的。不同的半导体主体320可以安装到第一金属化层3111的相同或不同区段。第一金属化层的不同区段可以不具有电连接,或可以使用例如键合线33电连接到一个或多个其他区段。例如,电连接33还可以包括连接板或导体轨,仅举几个示例。一个或多个半导体主体320可以通过导电连接层330电连接和机械连接到半导体衬底310。例如,这种导电连接层可以是焊料层、导电粘合层或烧结金属粉末(例如烧结银粉末)层。
根据其他示例,第二金属化层3112也可以是结构化层。还可以省略第二金属化层3112。例如,第一金属化层3111也可以是连续层。
图1中所示的功率半导体模块装置300还包括端子元件34。端子元件34电连接到第一金属化层3111,并且在外壳37的内部和外部之间提供电连接。端子元件34可以用第一端部电连接到第一金属化层3111,而端子元件34的第二端部341突出到外壳37之外。可以在其第二端部341处从外部电接触端子元件34。端子元件34的第一部分可以在垂直方向y上延伸穿过外壳37的内部。垂直方向y是垂直于半导体衬底310的顶表面的方向,其中,半导体衬底310的顶表面是安装了至少一个半导体主体320的表面。端子元件34的第二端部341可以弯曲,使得它们在平行于半导体衬底310的顶表面的第一水平方向x上延伸。这样,可以更容易地电接触第二端部341。然而,图1中所示的端子元件34仅是示例。端子元件34可以以任何其他方式实施,并且可以布置在外壳37内的任何位置。例如,一个或多个端子元件34可以布置成靠近或邻近外壳37的侧壁。端子元件34也可以突出穿过外壳37的侧壁而不是穿过顶盖。第二端部341也可以在垂直方向y上延伸而不是在第一水平方向x上被弯曲。任何其他合适的实施方式都是可能的。
半导体主体320均可以包括芯片焊盘金属化部(未具体示出),例如,源极、漏极、阳极、阴极或栅极金属化部。芯片焊盘金属化部通常提供用于电连接半导体主体320的接触表面。例如,芯片焊盘金属化部可以电接触连接层330、端子元件34或电连接33。例如,芯片焊盘金属化部可以由诸如铝、铜、金或银的金属组成或包括诸如铝、铜、金或银的金属。例如,电连接33和端子元件34也可以由诸如铜、铝、金或银的金属组成或包括诸如铜、铝、金或银的金属。
根据一个示例,至少两个半导体主体320可以布置成半桥构造。然而,任何其他布置也是可能的。
端子元件34可以焊接或熔接到至少一个半导体衬底310中的一个。例如,端子元件34可以通过超声波熔接工艺的方式机械耦合和电耦合到至少一个半导体衬底310中的一个。通常,端子元件34可以简单地布置在至少一个半导体衬底310中的一个上,并且可以延伸穿过外壳37的内部,并且进一步穿过顶盖到外壳37的外部。然而,简单地布置被配置成在外壳内接触彼此相邻的不同电势的单独的端子元件34,会导致不需要的爬电电流。此外,在将不同的元件布置并且安装到外壳内部的工艺期间,端子元件34可能会被意外损坏。
现在参考图2,图1的功率半导体模块装置300还可以包括用于将一个或多个端子元件34安装到外壳37的安装装置40。根据一个示例,外壳37可以仅包括侧壁。安装装置40可以包括框架或主体41。框架或主体41可以是电绝缘的。框架或主体41可以插入到外壳37中,并且可以包括安装部分(未在图2中具体示出)。这种安装部分可以插入到外壳37的侧壁中的对应的相对物中。例如,安装部分可以包括引脚、夹具或钩,所述引脚、夹具或钩可以插入到外壳37的框架内的诸如插槽或孔的对应的相对物中。安装部分可以牢固地与对应的相对物接合,使得安装装置40牢固地附接到外壳37。安装装置40的框架或主体41在被安装到外壳37时,可以形成外壳37的至少一部分顶盖。一个或多个导电端子元件34可以耦合到或延伸穿过安装装置40的框架或主体41。当安装装置40安装到外壳37时,端子元件34的第二端部341可以从外壳37突出,使得可以从外壳37的外部接触端子元件34的第二端部341。端子元件34的第一端部342从安装装置40向半导体衬底310突出。端子元件34的第一端部342中的每一个可以接触第一金属化层3111的区段中的一个。例如,第一端部342可以焊接、熔接或烧结到第一金属化层3111。
现在参考图2A,示意性地示出了具有连接到其上的端子元件34的框架或主体41。在图2A所示的示例中,端子元件34布置成邻近框架或主体41的侧壁。即,端子元件34布置在框架或主体41的外部,并且不延伸穿过框架或主体41。端子元件34的第二端部341被弯曲,使得其沿着框架或主体41的顶表面411延伸,并且可以更容易地被接触。当安装装置40安装到框架37时,框架或主体41的顶表面是背离布置在外壳37内部的至少一个半导体衬底310的表面。然而,将端子元件34布置在框架或主体41的外部仅是示例。端子元件34还可以至少部分地延伸穿过框架或主体41的内部。即,端子元件34的部分可以由框架或主体41围绕,并且至少第一端部342和第二端部341延伸到框架或主体41的外部。
现在参考图2B,关于半导体衬底310和外壳37的区段示意性地示出了图2A的安装装置40。外壳37可以包括至少一个接触表面371。当安装到外壳37时,安装装置40达到至少停留在该接触表面371上。特别地,当将安装装置40安装到外壳37时,安装装置40的下表面412布置在接触表面371上(邻接接触表面371)。以这种方式,至少一个接触表面371形成用于安装装置40的下部端部停止部,并且防止安装装置进一步插入外壳37中。这在图2C中示意性地示出。接触表面371相对于半导体衬底310的顶表面的高度d1等于半导体衬底310的顶表面与安装装置40的下表面412之间的距离。半导体衬底310的顶表面是其上安装了至少一个半导体主体320的第一金属化层3111的表面。
端子元件34的第一端部342从框架或主体41的下表面412向半导体衬底310延伸的长度d2可以选择为等于半导体衬底310的顶表面与接触表面371之间的距离d1。以这种方式,当框架或主体41达到停留在接触表面371上时,端子元件34的第一端部342达到停留在半导体衬底310的顶表面上。第一端部342不需要进一步弯曲。这在图2C中示意性地示出。然而,在图2C中,仅示意性地示出了外壳37的形成接触表面371的区段。省略了与理解一般原理不相关的外壳的那些部分。接触表面371例如可以由外壳37的突出部、凹陷或凹部形成,特别是由外壳37的侧壁的突出部、凹陷或凹部形成。
如图3A示意性地示出,半导体衬底310在垂直于半导体衬底310的顶表面的垂直方向y上可以具有一定的厚度d3。然而,不同种类的衬底310可以具有不同的厚度d3。例如,AMB衬底可以具有约1mm的厚度。然而,这仅是示例。AMB衬底也可以更薄,并且具有约0.63mm或0.5mm与1.5mm之间的任何值的厚度d3。其他种类的衬底310可以具有甚至更大或更小的厚度d3。例如,Al2O3衬底(电介质绝缘层311包括Al2O3)可以具有约0.32mm的厚度d3。
在图3B中示意性地示出了具有厚度d3的半导体衬底310,所述半导体衬底310具有的厚度d3小于图3A的衬底310的厚度d3。从图3B中可以看出,与图3A的装置的半导体衬底310的顶表面与接触表面371之间的距离d1相比,半导体衬底310的顶表面与接触表面371之间的距离d1增加了。如果在包括较薄衬底310的功率半导体模块装置中使用相同的外壳37和相同的安装装置40,则不同元件的尺寸不再兼容。从图3B中可以看出,端子元件34的第一端部342没有向下到达半导体衬底310。因此,在端子元件34的第一端部342与半导体衬底310之间无法形成接触。
图4A中所示的装置对应于图3A的装置。现在参考图4B,如果较薄的半导体衬底310布置在功率半导体模块装置内,则接触表面371可以相对于半导体衬底310的下表面布置在不同的高度d4处。半导体衬底310的顶表面与接触表面371之间距离d1可以与图4A的装置相同。然而,可以通过改变接触表面371的高度d4来补偿半导体衬底310的较小的厚度d3。由于半导体衬底310与接触表面371之间的距离d1保持不变,因此相同的安装装置40可以用于图4A的装置中。
通常,端子元件34相当厚。常常在出售安装装置之前和在将安装装置40安装到外壳37之前预弯曲第一端部342。在第一端部342相当厚的情况下,难以更改端子元件34的第一端部342的最低点与框架或主体41的下表面412之间的距离d2,以使其适应半导体衬底310的不同厚度d3。因此,安装装置40本身保持不变,但是外壳37中的安装装置40的插入深度改变,以使装置适应不同的半导体衬底厚度d3。
现在参考图5,示意性地示出了包括安装装置40的半导体模块装置300的示例性截面图。安装装置40插入外壳37中。在图5的侧视图中示意性地指出了接触表面371。
现在参考图6,示例性地示出了功率半导体模块装置300的截面图,所述功率半导体模块装置300包括用于将至少一个端子元件34布置在外壳37内部的安装装置40。半导体衬底310布置在外壳37内的基底板380上。安装装置40插入外壳37中。安装装置40停留在外壳37的至少一个接触表面371上。在图6的示例中,安装装置40包括一个端子元件34。然而,图6中的端子元件34包括四个单独的第一端部342和三个单独的第二端部341。然而,这仅是示例。端子元件34通常可以包括任何合适数量的第一端部342和第二端部341,其中,第一端部342的数量可以等于或可以不同于第二端部341的数量。
例如,安装装置40可以位于外壳37的两个相对的侧壁上。例如,第一接触表面371可以由外壳37的第一侧壁形成,并且第二接触表面371可以由外壳37的与第一侧壁相对的第二侧壁形成。安装装置40可以插入外壳37中,使得其停留在第一和第二接触表面371上。在该最终安装位置中,安装装置40的端子元件34的第一端部342与布置在外壳37内部的半导体衬底310接触。

Claims (10)

1.一种功率半导体模块装置(300),包括:
半导体衬底(310),所述半导体衬底(310)布置在外壳(37)中,其中,至少一个半导体主体(320)布置在所述半导体衬底(310)的上表面上;以及
安装装置(40),所述安装装置(40)包括框架或主体(41)、以及耦合到所述框架或主体(41)的至少一个端子元件(34),其中,
所述安装装置(40)插入并且耦合到所述外壳(37),
所述安装装置(40)包括下表面(412),当所述安装装置(40)插入并且耦合到所述外壳(37)时,所述下表面(412)停留在所述外壳(37)的至少一个接触表面(371)上,
当所述安装装置(40)插入并且耦合到所述外壳(37)时,所述至少一个端子元件(34)中的每一个用第一端部(342)机械接触和电接触所述半导体衬底(310),并且
当所述安装装置(40)插入并且耦合到所述外壳(37)时,所述半导体衬底(310)的上表面与所述至少一个接触表面(371)之间在垂直方向(y)上的距离(d1)等于所述第一端部(342)在所述半导体衬底(310)的所述上表面与所述安装装置(40)的所述下表面(412)之间的长度(d2),其中,所述垂直方向(y)是垂直于所述半导体衬底(310)的所述上表面的方向。
2.根据权利要求1所述的功率半导体模块装置(300),其中,所述至少一个接触表面(371)形成用于所述安装装置(40)的下部端部停止部。
3.根据权利要求1或2所述的功率半导体模块装置(300),其中,所述至少一个接触表面(371)中的每一个由所述外壳(37)的突出部、凹陷或凹部形成。
4.根据权利要求3所述的功率半导体模块装置(300),其中,所述至少一个接触表面(371)中的每一个由所述外壳(37)的侧壁的突出部、凹陷或凹部形成。
5.根据权利要求4所述的功率半导体模块装置(300),其中,第一接触表面(371)形成在所述外壳(37)的第一侧壁处,并且第二接触表面(371)形成在所述外壳(37)的与所述第一侧壁相对的第二侧壁上。
6.根据权利要求1到5中任一项所述的功率半导体模块装置(300),其中,所述半导体衬底(310)在所述垂直方向(y)上具有在0.3mm与1.5mm之间的厚度(d3)。
7.根据前述权利要求中任一项所述的功率半导体模块装置(300),其中,所述端子元件(34)的所述第一端部(342)熔接或焊接到所述半导体衬底(310)。
8.根据前述权利要求中任一项所述的功率半导体模块装置(300),其中,所述端子元件(34)布置在所述安装装置(40)的所述框架或主体(41)的表面上,并且部分地沿所述安装装置(40)的所述框架或主体(41)的所述表面延伸。
9.根据前述权利要求中任一项所述的功率半导体模块装置(300),其中,所述半导体衬底是直接铜键合(DCB)衬底、直接铝键合(DAB)衬底、活性金属钎焊(AMB)、绝缘金属衬底(IMS)或印刷电路板(PCB)。
10.根据前述权利要求中任一项所述的功率半导体模块装置(300),其中,所述至少一个端子元件(34)中的每一个包括至少一个第二端部(341),当所述安装装置(40)插入并且耦合到所述外壳(37)时,所述至少一个第二端部(341)在平行于所述半导体衬底(310)的所述上表面的水平方向(x)上延伸。
CN202010371904.0A 2019-05-06 2020-05-06 功率半导体模块装置 Active CN111900135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19172723.9A EP3736854A1 (en) 2019-05-06 2019-05-06 Power semiconductor module arrangement
EP19172723.9 2019-05-06

Publications (2)

Publication Number Publication Date
CN111900135A true CN111900135A (zh) 2020-11-06
CN111900135B CN111900135B (zh) 2025-10-17

Family

ID=66439888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010371904.0A Active CN111900135B (zh) 2019-05-06 2020-05-06 功率半导体模块装置

Country Status (3)

Country Link
US (1) US11282774B2 (zh)
EP (1) EP3736854A1 (zh)
CN (1) CN111900135B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117397022A (zh) * 2021-05-28 2024-01-12 日立能源有限公司 用于制造功率半导体器件的夹持元件和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4068348B1 (en) * 2021-03-31 2023-11-29 Hitachi Energy Ltd Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1361609A2 (de) * 2002-05-02 2003-11-12 Vacuumschmelze GmbH & Co. KG Vergussgehäuse für elektrische und elektronische Bauelemente, Vorrichtung damit und Verfahren zu deren Herstellung
EP1729343A2 (en) * 2005-05-31 2006-12-06 Hitachi, Ltd. A power semiconductor device
US20110273861A1 (en) * 2010-05-07 2011-11-10 Mitsubishi Electric Corporation Semiconductor device
CN102810531A (zh) * 2011-06-03 2012-12-05 英飞凌科技股份有限公司 半导体模块系统、半导体模块及制造半导体模块的方法
US20130069217A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device and electrode terminal
US20130277819A1 (en) * 2012-04-20 2013-10-24 Hiroshi Yoshida Semiconductor device and method of manufacturing semiconductor device
EP2816599A2 (en) * 2009-02-05 2014-12-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method therefor
US20160322281A1 (en) * 2014-01-27 2016-11-03 Hitachi, Ltd. Power module and method for manufacturing the same
US20180122720A1 (en) * 2016-10-31 2018-05-03 Infineon Technologies Ag Package with vertically spaced partially encapsulated contact structures
CN109643707A (zh) * 2016-09-07 2019-04-16 三菱电机株式会社 电力用半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396566B2 (ja) 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
JP2003068979A (ja) 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
DE102006006423B4 (de) 2006-02-13 2009-06-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und zugehöriges Herstellungsverfahren
US8018047B2 (en) 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP2013055150A (ja) 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
JP5656907B2 (ja) 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
WO2015174158A1 (ja) 2014-05-15 2015-11-19 富士電機株式会社 パワー半導体モジュールおよび複合モジュール
WO2015176985A1 (en) 2014-05-20 2015-11-26 Abb Technology Ag Semiconductor power module with low stray inductance
DE102014115847B4 (de) * 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6591808B2 (ja) 2015-07-06 2019-10-16 ローム株式会社 パワーモジュールおよびインバータ装置
US9443792B1 (en) 2015-10-31 2016-09-13 Ixys Corporation Bridging DMB structure for wire bonding in a power semiconductor device module
CN110785842B (zh) 2017-05-02 2023-10-20 日立能源瑞士股份公司 具有dc端子的同轴布置的半桥模块

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1361609A2 (de) * 2002-05-02 2003-11-12 Vacuumschmelze GmbH & Co. KG Vergussgehäuse für elektrische und elektronische Bauelemente, Vorrichtung damit und Verfahren zu deren Herstellung
EP1729343A2 (en) * 2005-05-31 2006-12-06 Hitachi, Ltd. A power semiconductor device
EP2816599A2 (en) * 2009-02-05 2014-12-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method therefor
US20110273861A1 (en) * 2010-05-07 2011-11-10 Mitsubishi Electric Corporation Semiconductor device
CN102810531A (zh) * 2011-06-03 2012-12-05 英飞凌科技股份有限公司 半导体模块系统、半导体模块及制造半导体模块的方法
DE102012208146A1 (de) * 2011-06-03 2012-12-06 Infineon Technologies Ag Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
US20130069217A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device and electrode terminal
US20130277819A1 (en) * 2012-04-20 2013-10-24 Hiroshi Yoshida Semiconductor device and method of manufacturing semiconductor device
US20160322281A1 (en) * 2014-01-27 2016-11-03 Hitachi, Ltd. Power module and method for manufacturing the same
CN109643707A (zh) * 2016-09-07 2019-04-16 三菱电机株式会社 电力用半导体装置
US20180122720A1 (en) * 2016-10-31 2018-05-03 Infineon Technologies Ag Package with vertically spaced partially encapsulated contact structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117397022A (zh) * 2021-05-28 2024-01-12 日立能源有限公司 用于制造功率半导体器件的夹持元件和方法
US12125767B2 (en) 2021-05-28 2024-10-22 Hitachi Energy Ltd Clamping element and method for producing a power semiconductor device

Also Published As

Publication number Publication date
US11282774B2 (en) 2022-03-22
EP3736854A1 (en) 2020-11-11
US20200357731A1 (en) 2020-11-12
CN111900135B (zh) 2025-10-17

Similar Documents

Publication Publication Date Title
CN113206048B (zh) 半导体装置及其制造方法
US11699625B2 (en) Power semiconductor module arrangement
US8405200B2 (en) Electronic-component-housing package and electronic device
CN113903727A (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN120751756A (zh) 半导体装置
CN111900135B (zh) 功率半导体模块装置
US10957612B2 (en) Power semiconductor module arrangement and housing for a power semiconductor arrangement
CN111900133A (zh) 功率半导体模块装置
EP3644358A1 (en) Power semiconductor module arrangement including a contact element
EP3863045B1 (en) Power semiconductor module arrangement and method for producing the same
CN114156240A (zh) 用于半导体模块的底板和用于制造底板的方法
US20230170286A1 (en) Terminal Element or Bus Bar, and Power Semiconductor Module Arrangement Comprising a Terminal Element or Bus Bar
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
CN111584422B (zh) 半导体装置及其制造方法
JP5004837B2 (ja) 構造体及び電子装置
EP4510184A1 (en) Terminal element, and power semiconductor module arrangement comprising a terminal element
US20240304538A1 (en) Semiconductor module arrangement
US12482725B2 (en) Power semiconductor module arrangements and methods for producing power semiconductor module arrangements
US11862582B2 (en) Package with elevated lead and structure extending vertically from encapsulant bottom
CN114975288A (zh) 功率半导体模块装置
CN118053849A (zh) 衬底装置以及生产衬底装置的方法
CN118053819A (zh) 功率半导体模块装置及其组装方法
CN120545280A (zh) 半导体模块装置
CN120545196A (zh) 用于将端子元件连接到衬底的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant