CN111883898B - 微同轴结构的微延时线芯片的制作方法 - Google Patents

Abstract

本发明适用于射频微波技术领域，提供了一种微同轴结构的微延时线芯片的制作方法，该方法包括：在第一基片、第二基片和第三基片制备多个第一通孔，第二基片和第三基片制备多个第二通孔；第一基片和第三基片制备位置对应的第一凹槽和第二凹槽；在第二凹槽的两端槽内各制备一个转接支撑结构，每个转接支撑结构内设置第三通孔，在槽底制备第四通孔，第三通孔与第四通孔连通，在第三基片的下表面制备焊盘；在第二基片上制备同轴芯体；将第一基片、第二基片以及第三基片依次键合，获得微同轴结构的微延时线芯片，通过将微延时线芯片中的同轴芯体(传输线)进行转折、绕线或者堆叠等结构形式变换，可以控制传输线的长度同时调节芯片的延时量。

Description

微同轴结构的微延时线芯片的制作方法

技术领域

本发明属于射频微波技术领域，尤其涉及一种微同轴结构的微延时线芯片的制作方法。

背景技术

延时线，广泛应用于雷达、通信等技术领域。单片微波集成电路(MonolithicMicrowave Integrated Circuit，MMIC)的延时芯片由于随着延时量的增加，在大延时量时，延时器的插入损耗也随之增加，且温漂也变大，另外现有MMIC的延时芯片尺寸大、功能单一，从而导致该芯片在系统中应用困难，系统和组件指标很难优化。同轴线延时线又存在体积大，无法集成等问题。

发明内容

有鉴于此，本发明实施例提供了一种微同轴结构的微延时线芯片的制作方法，旨在解决现有技术中延时线技术中的损耗大、温漂大、体积大以及无法继承的问题。

为实现上述目的，本发明实施例的第一方面提供了一种微同轴结构的微延时线芯片的制作方法，包括：

在第一基片、第二基片和第三基片的第一预设位置分别制备位置对应的多个第一通孔，并在所述第二基片和所述第三基片的第二预设位置分别制备位置对应的多个二通孔，所述第一预设位置与所述第二预设位置不同；

在所述第一基片和所述第三基片上分别制备位置对应的第一凹槽和第二凹槽，所述多个第一通孔设置在对应的所述第一凹槽或者所述第二凹槽的周围；

在所述第二凹槽的两端槽内各制备一个转接支撑结构，每个转接支撑结构内设置第三通孔，在所述第二凹槽内的所述第三通孔对应位置制备第四通孔，在所述第三基片的下表面所述转接支撑结构对应区域制备焊盘，所述第三基片的下表面为所述第二凹槽对应的一面；

在第二基片上制备同轴芯体；

将所述第一基片、所述第二基片以及所述第三基片依次键合，并使各个基片上的第一通孔位置对应，所述第一凹槽与所述第二凹槽的位置和槽口分别对应，所述同轴芯体位于所述第一凹槽与所述第二凹槽构成的空腔内。

作为本申请另一实施例，所述在第二基片上制备同轴芯体，包括：

采用DRIE或湿法腐蚀的方法在所述第二基片上刻蚀多个第五通孔，使所述第二基片形成包括内空的第一硅片、多个硅梁和同轴芯体的结构，其中，所述同轴芯体位于所述第一硅片内，且所述同轴芯体的两端分别与所述第一硅片的O弯处连接，间隔排列的所述多个硅梁分别位于所述同轴芯体的两侧，作为所述同轴芯体的支撑梁。

作为本申请另一实施例，在所述在第二基片上制备同轴芯体结构之后，还包括：

在所述第一硅片的上下表面、所述第一硅片的内侧、除距离所述同轴芯体两端连接处预设长度之外的部分的外表面、所述多个第五通孔内部、所述第二基片上的多个第一通孔内部和多个第二通孔内部电镀第一金属层。

作为本申请另一实施例，所述多个第一通孔、所述多个第二通孔、所述第三通孔、所述第四通孔以及所述多个第五通孔的形状为圆形、长方形或者正方形，孔壁垂直于地平面或者孔壁与地平面之间存在倾角。

作为本申请另一实施例，所述第一凹槽与所述第二凹槽的宽度和深度根据所述同轴芯体的传输信号的频率确定；

所述第一凹槽与所述第二凹槽的刻蚀深度根据刻蚀工艺时间调整，槽壁垂直于地平面或者槽壁与地平面之间存在夹角。

作为本申请另一实施例，所述第二凹槽包括设置所述转接支撑结构的转接凹槽和除所述转接支撑结构对应凹槽之外的第三凹槽；所述转接凹槽在垂直信号传输方向的边长大于所述第三凹槽的在垂直信号传输方向的边长。

作为本申请另一实施例，还包括：

在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部电镀第二金属层，所述第一基片的下表面为所述第一凹槽所在的一面；

以及在所述第三基片的上表面、所述第三基片下表面的预设位置、所述转接支撑结构的上表面的预设位置、所述第三基片上的多个第一通孔内部、多个第二通孔内部所述第三通孔内部以及所述第四通孔内部电镀第三金属层，所述第三基片下表面的预设位置为除转接支撑结构对应区域之外的区域，所述转接支撑结构的上表面的预设位置为所述第三通孔周围的位置，所述第三基片的上表面为所述第二凹槽所在的一面。

作为本申请另一实施例，所述在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部电镀第二金属层，包括：

在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部采用溅射工艺制备种子层；

在所述种子层上涂覆光刻胶，将预设图形转移到所述光刻胶上，并根据所述预设图形进行光刻；

将所述光刻胶上光刻过的区域进行电镀，以加厚显露区域的图形；

将电镀区域外的光刻胶去除；

将种子层去除，形成包括电路结构的第二金属层。

作为本申请另一实施例，所述在所述第三基片的下表面所述转接支撑结构对应区域制备焊盘，包括：

在所述第三基片的下表面所述转接支撑结构对应的区域淀积介质层；

在所述介质层上采用化学沉积、溅射、蒸发或电镀的方式制备焊盘。

作为本申请另一实施例，所述第一金属层、所述第二金属层和所述第三金属层采用的金属为相同的金属。

本发明实施例与现有技术相比存在的有益效果是：与现有技术相比，本发明通过在第一基片、第二基片和第三基片的第一预设位置分别制备位置对应的多个第一通孔，并在所述第二基片和第三基片的第二预设位置分别制备位置对应的多个二通孔，所述第一预设位置与所述第二预设位置不同；在第一基片和第三基片上分别制备位置对应的第一凹槽和第二凹槽，多个第一通孔设置在对应的第一凹槽或者第二凹槽的周围；在第二凹槽的两端槽内各制备一个转接支撑结构，每个转接支撑结构内设置第三通孔，在所述第二凹槽内的所述第三通孔对应位置制备第四通孔，在所述第三基片的下表面所述转接支撑结构对应区域制备焊盘；在第二基片上制备同轴芯体；将第一基片、第二基片以及第三基片依次键合，获得微同轴结构的微延时线芯片，通过将微延时线芯片中的同轴芯体(传输线)进行转折、绕线或者堆叠的结构变换，可以控制传输线的长度同时调节芯片的延时量，从而可以解决现有技术中延时线技术中的损耗大、温漂大、体积大以及无法集成的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的微同轴结构的微延时线芯片的制作方法的实现流程示意图；

图2是本发明实施例提供的第一通孔的示意图；

图3是本发明实施例提供的第二凹槽的一端的示意图；

图4是本发明实施例提供的焊盘的示意图；

图5是本发明实施例提供的同轴芯体的一端的示意图；

图6是本发明实施例提供的折线型O环示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

图1为本发明实施例提供的微同轴结构的微延时线芯片的制作方法的实现流程示意图，详述如下。

步骤101，在第一基片、第二基片和第三基片的第一预设位置分别制备位置对应的多个第一通孔，并在所述第二基片和第三基片的第二预设位置分别制备位置对应的多个二通孔，所述第一预设位置与所述第二预设位置不同。

可选的，所述多个第一通孔和所述多个第二通孔的形状均可以为圆形、长方形或者正方形，孔壁垂直于地平面或者孔壁与地平面之间存在倾角。这里倾角指处90°角之外的夹角。

可选的，第一预设位置可以为第一基片的两端、第二基片的两端和第三基片的两端，第二预设位置可以为第一基片、第二基片和第三基片中除两端之外的位置。可选的，第一基片、第二基片和第三基片可以为硅圆片。

可选的，各个基片上的第一通孔内以及第二通孔内电镀第一金属，第一金属可以为金。

可选的，本步骤可以采用深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)或湿法腐蚀的方法分别在第一基片、第二基片和第三基片上制备多个第一通孔以及多个第二通孔。以第一基片为例说明制备多个第一通孔的步骤为：首先在第一基片的一个表面涂覆一层光刻胶，然后在光刻胶上光刻通孔位置的预设图形，然后根据预设图形进行光刻，并刻蚀为贯穿第一基片上下表面的通孔。同理，根据在第一基片上刻蚀多个第一通孔的方式在第二基片以及第三基片上分别刻蚀对应的通孔。

可选的，为了刻蚀方便，可以将第一通孔刻蚀成长度较长的长方形通孔，从而提高刻蚀效率。

可选的，不同位置区域的第一通孔的形状可以不同。如图2所示的第一通孔的示意图，例如，以第一基片为例，第一基片的两端的四周设置多个第一通孔，其中，多个第一通孔可以为相互垂直的三个长方形通孔(图2所示为第一基片的一端)。如图3所示，第三基片的两端的四周设置多个第一通孔，其中，多个第一通孔可以为相互垂直的三个长方形通孔，多个第二通孔设置在两端的第一通孔之间，第二通孔可以为圆通孔、正方形通孔或长方形通孔。图3中第二通孔为圆通孔。

步骤102，在所述第一基片和所述第三基片上分别制备位置对应的第一凹槽和第二凹槽，所述多个第一通孔设置在对应的所述第一凹槽或者所述第二凹槽的周围。

可选的，第一凹槽和第二凹槽的横截面的形状可以为规则图形或者不规则图形，例如，如图3所示第二凹槽的一端的示意图，第一凹槽和第二凹槽的横截面的形状可以为长方形、多个长方形连通而成的形状，还可以为边缘不是直线的形状。在本申请中不限定，第一凹槽和第二凹槽的横截面的形状。

可选的，所述第一凹槽与所述第二凹槽的宽度和深度根据所述同轴芯体的传输信号的频率确定；所述第一凹槽与所述第二凹槽的刻蚀深度根据刻蚀工艺时间调整，槽壁垂直于地平面或者槽壁与地平面之间存在夹角。槽壁作为同轴结构外导体的支撑壁。

可选的，本步骤可以采用深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)或湿法腐蚀的方法分别在所述第一基片和所述第二基片上制备位置对应的第一凹槽和第二凹槽。

在所述第一基片上制备第一凹槽的工艺流程可以包括：在第一基片的下表面(或者上表面)上涂覆光刻胶，然后在光刻胶上光刻显影，根据显影的图像进行刻蚀，刻蚀出第一凹槽的形状，并通过刻蚀工艺时间调整刻蚀深度。刻蚀完成后，将剩余的光刻胶去掉。

可选的，所述第二凹槽包括设置所述转接支撑结构的转接凹槽和除所述转接支撑结构对应凹槽之外的第三凹槽。如图3所示，所述转接凹槽在垂直信号传输方向的边长大于所述第三凹槽的在垂直信号传输方向的边长。可以理解的，制备第二凹槽时采用的光刻显影的图像与制备第一凹槽时的光刻显影的图像不同。

在制备完成第一基片上的第一凹槽后，还包括：在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部电镀第二金属层，其中，所述第一基片的下表面为所述第一凹槽所在的一面，第一基片的下表面包括第一凹槽的槽底。

可选的，所述在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部电镀第二金属层，可以包括：

在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部采用溅射工艺制备种子层；在所述种子层上涂覆光刻胶，将预设图形转移到所述光刻胶上，并根据所述预设图形进行光刻；将所述光刻胶上光刻过的区域进行电镀，以加厚显露区域的图形；将电镀区域外的光刻胶去除；将种子层去除，形成包括电路结构的第二金属层。

在采用溅射工艺制备种子层时，需要进行溅射工艺的前处理，例如，清洗溅射区域，并对清洗后的溅射区域进行等离子激活，然后进行溅射。种子层可采用的金属可以包括TiCu、WAu等，种子层可以起到阻挡以及粘附作用，为下一步的电镀提供制作基础。可选的，溅射时可以采用双面溅射的方式，多层金属同时或分别起到阻挡、粘附以及导电的作用。

可选的，在去除种子层时，可以采用湿法腐蚀或干法刻蚀的方式，将种子层去除，以形成设计的电路结构。

可选的，电镀形成的第二金属层对应的金属材料可以为金。

步骤103，在所述第二凹槽的两端槽内各制备一个转接支撑结构，每个转接支撑结构内设置第三通孔，在所述第二凹槽内的所述第三通孔对应位置制备第四通孔，在所述第三基片的下表面所述转接支撑结构对应区域制备焊盘，所述第三基片的下表面为所述第二凹槽对应的一面。

可选的，所述第三通孔以及所述第四通孔的形状为圆形、长方形或者正方形，孔壁垂直于地平面或者孔壁与地平面之间存在倾角。

如图3所示的第二凹槽的示意图。转接支撑结构制备在转接凹槽中，将第二凹槽所在的面设为第三基片的上表面，则焊盘可以制备在第三基片的下表面中转接凹槽对应的区域内，以使转接支撑结构上设置的第三通孔以及第二凹槽上设置的第四通孔可以与焊盘连通，进而接地。可选的，转接凹槽可以为方形凹槽。转接凹槽深度根据所述同轴芯体的传输信号的频率确定，刻蚀深度根据刻蚀工艺时间调整。

可选的，第三通孔可以设置在转接支撑结构的中间位置，例如图3中，转接支撑结构为由两边细长方体与中间粗长方体构成的支撑结构，而第三通孔可以设置在中间粗长方体中间位置，可选的，中间粗长方体也可以为正方体。可选的，转接支撑结构的长度可以与转接凹槽内长相同，或略小于转接凹槽内长。需要说明的是，转接支撑结构的结构构成在本申请中不限定，只要可以为同轴芯子提供支撑作用的结构都可以。

可选的，第四通孔可以设置在转接凹槽的槽底，与第三通孔连通。

可选的，制备转接支撑结构时可以与第三基片上的第二凹槽同时制备，或者在制备第二凹槽完成后，可以单独制备转接支撑结构，然后将转接支撑结构通过金属键合到转接凹槽中。

可选的，在制备完成第二凹槽以及转接支撑结构之后，在所述第三基片的上表面、所述第三基片下表面的预设位置、所述转接支撑结构的上表面的预设位置、所述第三基片上的多个第一通孔内部、多个第二通孔内部、所述第三通孔内部以及所述第四通孔内部电镀第三金属层，所述第三基片下表面的预设位置为除转接支撑结构对应区域之外的区域，所述转接支撑结构的上表面的预设位置为所述第三通孔周围的位置，所述第三基片的上表面为所述第二凹槽所在的一面。

可选的，电镀第三金属层采用的工艺方法为：在上述描述需电镀的位置采用溅射工艺制备种子层；在所述种子层上涂覆光刻胶，将预设图形转移到所述光刻胶上，并根据所述预设图形进行光刻；将所述光刻胶上光刻过的区域进行电镀，以加厚显露区域的图形；将电镀区域外的光刻胶去除；将种子层去除，形成包括电路结构的第三金属层。

可选的，电镀第三金属层采用的金属可以与电镀第二金属层采用的金属相同，例如电镀第三金属层采用的金属可以为金。

如图4所示焊盘的示意图。可选的，在第三基片的下表面所述转接凹槽对应的区域为正方形框区域，焊盘可以设置在正方形框区域中间。需要说明的是，第三通孔与转接凹槽上设置的第四通孔可以与焊盘连接，使接地。

可选的，所述在所述第三基片的下表面制备焊盘，可以包括：

在所述第三基片的下表面所述转接支撑结构对应的区域淀积介质层；在所述介质层上采用化学沉积、溅射、蒸发或电镀的方式制备焊盘。

可选的，可以采用化学气相沉积、溅射方式、蒸发方式或者氧化等方式制备介质层，制备介质层可以起到保护硅片、保护第三基片上的电路结构以及使第三基片的表面绝缘的作用。

可选的，制备的焊盘可用于植球工艺、铁焊、金丝键合以及金带键合等工艺。可选的，制备焊盘时采用的UBM金属层可以采用Ni、Pt、Cu、W或Rh等金属制备，UBM金属层周边的阻焊层可以采用化学气相沉积方式、溅射工艺、蒸发方式或者旋涂等方式制备，制备阻焊层采用的材料为Si3N4、SiO2或聚酰亚胺(PI)等。可选的，制备焊盘时可以先制备UBM金属层，再制备其周边的阻焊层，或者先用光刻工艺制备阻焊层，然后再制备阻焊层内包围的焊盘，在本申请中不限定两者的制备顺序。

可选的，转接凹槽内的转接支撑结构以及焊盘构成微同轴结构的微延时线芯片的转接结构，用于将同轴芯体上的信号进行转接。而焊盘可以作为信号的输入端口或者输出端口。

步骤104，在第二基片上制备同轴芯体。

可选的，本步骤可以包括：采用DRIE或湿法腐蚀的方法在所述第二基片上刻蚀多个第五通孔，使所述第二基片形成包括内空的第一硅片、多个硅梁和同轴芯体的结构，其中，第一硅片可以为O型硅片、矩形框硅片等形状，所述同轴芯体位于所述第一硅片内，且所述同轴芯体的两端分别与所述第一硅片的O弯处连接，间隔排列的所述多个硅梁分别位于所述同轴芯体的两侧，作为所述同轴芯体的支撑梁。

可选的，所述多个第五通孔的形状可以为圆形、长方形或者正方形，孔壁垂直于地平面或者孔壁与地平面之间存在倾角。

如图5所示同轴芯体的一端的示意图，相邻两个第五通孔沿信号传输方向之间形成支撑同轴芯体的硅梁，在垂直信号传输方向的相邻两个第五通孔之间形成同轴芯体。在步骤101中制备的多个第一通孔和多个第二通孔设置在第一硅片上。需要说明的是，同轴芯体的长度不限定，同时同轴芯体作为微同轴结构的传输线可以为直线、折线或者弯曲绕线等各种形式，可以进行转折、绕线或者堆叠等结构形式制备，从而控制传输线的长度同时调节延时线的延时量。第一硅片的形状随同轴芯体的形状变化而变化，即第一硅片可以为规则的O环，也可以为折线型O环(如图6所示)。

可选的，同轴芯体作为微同轴结构的微延时线芯片的传输线，其长度决定了不同频率下延时线的延时量。

可选的，多个硅梁的梁壁可以为垂直于地平面或者梁壁与地平面之间存在倾角。

可选的，制备得到同轴芯体后，在所述第一硅片的上下表面、所述第一硅片的内侧、除距离所述同轴芯体两端连接处预设长度之外的部分的外表面、所述多个第五通孔内部、所述第二基片上的多个第一通孔内部以及多个第二通孔内部电镀第一金属层。

在电镀第一金属层时，同轴芯体在与第一硅片连接的两端分别空闲有段距离，此段距离对应的同轴芯体不进行电镀，若进行电镀则同轴芯体上传到的信号不会通过第三基片的焊盘引出，或者焊盘引入的信号不会传导到同轴芯体上。

可选的，进行电镀第一金属层的方法与上述电镀第二金属层或者电镀第三金属层的方式相同，再次不进行一一赘述。电镀第一金属层采用的金属与电镀第二金属层采用的金属相同，也可以为金，电镀第一金属层采用的金属与电镀第三金属层采用的金属也可以相同，即第一金属层、第二金属、第三金属层采用的金属以及所有通孔内电镀的金属均可以为相同的金属，在本申请中可以为铁、铜、镍、银或金等，在本申请中可以采用金。

需要说明的是，在对第一基片、第二基片以及第三基片进行制备时，可以按第一基片、第二基片以及第三基片的顺序依次制备，也可以根据制备工艺的不同，不同基片上相同的工艺一起制作，从而可以提高制备效率。

步骤105，将所述第一基片、所述第二基片以及所述第三基片依次键合，并使各个基片上的第一通孔位置对应，所述第一凹槽与所述第二凹槽的位置和槽口分别对应，所述同轴芯体位于所述第一凹槽与所述第二凹槽构成的空腔内。

可选的，在制备完成后，需要将第一基片、所述第二基片以及所述第三基片依次键合，即将第一基片的下表面与第二基片的上表面键合，第二基片的下表面与第三基片的上表面键合，由于第二基片的上下表面一样，因此可以不区分其上下表面。第一基片的下表面为第一凹槽所在的一面，第三基片的上表面为第二凹槽所在的一面。可选的，键合时可以为采用圆片级键合，例如金属热压键合、共晶键合、阳极键合或者熔融键合等方式。

另外，所有基片上的第一通孔位置对应且连通，使得可以直接接地。第二基片和第三基片上的第二通孔位置对应。所述第一凹槽与所述第二凹槽的位置和槽口分别对应，所述同轴芯体位于所述第一凹槽与所述第二凹槽构成的空腔内，使得同轴芯体的信号在空腔内传输，并通过第三基片上的转接支撑结构上的第三通孔以及第四通孔与焊盘连接，并引出或输入。

可选的，在具体键合时，首先对所有基片进行表面处理，高精度对位，然后对基片所处环境抽真空，在真空环境下加热加压，获得微同轴结构的微延时线芯片。

在获得微同轴结构的微延时线芯片后，对键合后的第一基片、第二基片以及第三基片构成的微同轴结构的微延时线芯片与其它晶圆片部分通过划片方式隔开。可选的，划片方式可为砂轮划片或者激光划片等方式，以将制备的各个微同轴结构的微延时线芯片从大片的晶圆片上划分出来，得到微同轴结构的微延时线芯片。

可选的，本实施例中通过在三个大晶圆片上制备第一基片、第二基片以及第三基片，然后将制备完成的三个基片进行对位键合，并通过划片分割，不需要人工调节电路部分或者其他需要人工调节的连接部分，从而可以实现批量生成。

可选的，微同轴结构的微延时线芯片的延时量主要取决于传输线的长度，传输线可以是单层传输线，也可以是双层传输线。其中双层传输线，通过转接结构连接上下两层，在不增加平面(例如三维坐标系中x轴和y轴所表示区域)面积的情况下，通过增加纵向(例如三维坐标系中Z轴所表示方向)厚度来提高绕线长度，以增加延时量。例如，通过转接结构将两个微同轴结构的微延时线芯片进行输入输出连接，使之成为一个双层的微同轴结构的微延时线芯片。

上述微同轴结构的微延时线芯片的制作方法，通过在第一基片、第二基片和第三基片的第一预设位置分别制备位置对应的多个第一通孔，第二基片和第三基片的第二预设位置分别制备位置对应的多个第二通孔；在第一基片和第三基片上分别制备位置对应的第一凹槽和第二凹槽，多个第一通孔设置在对应的第一凹槽或者第二凹槽的周围；在第二凹槽的两端槽内各制备一个转接支撑结构，每个转接支撑结构内设置第三通孔，在所述第二凹槽内的所述第三通孔对应位置制备第四通孔，在所述第三基片的下表面所述转接支撑结构对应区域制备焊盘；在第二基片上制备同轴芯体；将第一基片、第二基片以及第三基片依次键合，获得微同轴结构的微延时线芯片，通过将微延时线芯片中的同轴芯体(传输线)进行转折、绕线或者堆叠等不同结构形式制备，从而可以控制传输线的长度同时调节芯片的延时量，降低损耗。通过微同轴结构的微延时线芯片可以通过在不增加平面面积的同时增加纵向厚度进行集成，从而可以解决现有技术中延时线技术中的体积大以及无法集成的问题。另外，微同轴结构的微延时线芯片还可以降低温漂，提高芯片性能。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种微同轴结构的微延时线芯片的制作方法，其特征在于，包括：

在第一基片、第二基片和第三基片的第一预设位置分别制备位置对应的多个第一通孔，并在所述第二基片和所述第三基片的第二预设位置分别制备位置对应的多个第二通孔，所述第一预设位置与所述第二预设位置不同；

在所述第一基片和所述第三基片上分别制备位置对应的第一凹槽和第二凹槽，所述多个第一通孔设置在对应的所述第一凹槽或者所述第二凹槽的周围；

在所述第二凹槽的两端槽内各制备一个转接支撑结构，每个转接支撑结构内设置第三通孔，在所述第二凹槽内的所述第三通孔对应位置制备第四通孔，在所述第三基片的下表面所述转接支撑结构对应区域制备焊盘，所述第三基片的下表面为所述第二凹槽对应的一面；

在第二基片上制备同轴芯体；

将所述第一基片、所述第二基片以及所述第三基片依次键合，并使各个基片上的第一通孔位置对应，所述第一凹槽与所述第二凹槽的位置和槽口分别对应，所述同轴芯体位于所述第一凹槽与所述第二凹槽构成的空腔内。

2.如权利要求1所述的微同轴结构的微延时线芯片的制作方法，其特征在于，所述在第二基片上制备同轴芯体，包括：

采用DRIE或湿法腐蚀的方法在所述第二基片上刻蚀多个第五通孔，使所述第二基片形成包括内空的第一硅片、多个硅梁和同轴芯体的结构，其中，所述第一硅片为O型硅片，所述同轴芯体位于所述第一硅片内，且所述同轴芯体的两端分别与所述第一硅片的O弯处连接，间隔排列的所述多个硅梁分别位于所述同轴芯体的两侧，作为所述同轴芯体的支撑梁。

3.如权利要求2所述的微同轴结构的微延时线芯片的制作方法，其特征在于，在所述在第二基片上制备同轴芯体结构之后，还包括：

在所述第一硅片的上下表面、所述第一硅片的内侧、除距离所述同轴芯体两端连接处预设长度之外的部分的外表面、所述多个第五通孔内部、所述第二基片上的多个第一通孔内部和多个第二通孔内部电镀第一金属层。

4.如权利要求2所述的微同轴结构的微延时线芯片的制作方法，其特征在于，所述多个第一通孔、所述多个第二通孔、所述第三通孔、所述第四通孔以及所述多个第五通孔的形状为圆形、长方形或者正方形，孔壁垂直于地平面或者孔壁与地平面之间存在倾角。

5.如权利要求1所述的微同轴结构的微延时线芯片的制作方法，其特征在于，所述第一凹槽与所述第二凹槽的宽度和深度根据所述同轴芯体的传输信号的频率确定；

所述第一凹槽与所述第二凹槽的刻蚀深度根据刻蚀工艺时间调整，槽壁垂直于地平面或者槽壁与地平面之间存在夹角。

6.如权利要求1或5所述的微同轴结构的微延时线芯片的制作方法，其特征在于，所述第二凹槽包括设置所述转接支撑结构的转接凹槽和除所述转接支撑结构对应凹槽之外的第三凹槽；所述转接凹槽在垂直信号传输方向的边长大于所述第三凹槽的在垂直信号传输方向的边长。

7.如权利要求3所述的微同轴结构的微延时线芯片的制作方法，其特征在于，还包括：

在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部电镀第二金属层，所述第一基片的下表面为所述第一凹槽所在的一面；

以及在所述第三基片的上表面、所述第三基片下表面的预设位置、所述转接支撑结构的上表面的预设位置、所述第三基片上的多个第一通孔内部、多个第二通孔内部、所述第三通孔内部以及所述第四通孔内部电镀第三金属层，所述第三基片下表面的预设位置为除转接支撑结构对应区域之外的区域，所述转接支撑结构的上表面的预设位置为所述第三通孔周围的位置，所述第三基片的上表面为所述第二凹槽所在的一面。

8.如权利要求7所述的微同轴结构的微延时线芯片的制作方法，其特征在于，在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部电镀第二金属层，包括：

在所述第一基片的下表面、所述第一凹槽的槽壁上以及所述第一基片上的多个第一通孔内部采用溅射工艺制备种子层；

在所述种子层上涂覆光刻胶，将预设图形转移到所述光刻胶上，并根据所述预设图形进行光刻；

将所述光刻胶上光刻过的区域进行电镀，以加厚显露区域的图形；

将电镀区域外的光刻胶去除；

将种子层去除，形成包括电路结构的第二金属层。

9.如权利要求1所述的微同轴结构的微延时线芯片的制作方法，其特征在于，在所述第三基片的下表面制备焊盘，包括：

在所述第三基片的下表面所述转接支撑结构对应的区域淀积介质层；

在所述介质层上采用化学沉积、溅射、蒸发或电镀的方式制备焊盘。

10.如权利要求7所述的微同轴结构的微延时线芯片的制作方法，其特征在于，所述第一金属层、所述第二金属层和所述第三金属层采用的金属为相同的金属。

Images