CN111863853A - 一种垂直集成单元二极管芯片 - Google Patents

Abstract

本发明提供一种垂直集成单元发光二极管，包括：第一导电类型电极，第二导电类型电极，及位于所述第一导电类型电极之上的二极管台面结构；二极管台面结构包括n个二极管单元和沟槽结构，其中，n≥2；沟槽结构位于二极管单元之间。二极管台面结构还包括第一导电类型层，厚度为h1的第二导电类型层，及位于所述第一导电类型层上的量子阱有源区，量子阱有源区厚度为h2，其中所述沟槽深度L为：h1<L≤h1+h2。二极管台面结构面积根据电流扩散长度确定。本发明解决了现有技术存在的二极管结构在流明效率、流明密度输出、流明成本三个重要的参数上极大局限性的技术问题，提高了单位面积芯片的流明输出，降低了流明成本。

Description

一种垂直集成单元二极管芯片

1.技术领域

本发明涉及半导体材料和器件工艺领域，特别是半导体光电器件。

背景技术

常规的垂直结构LED芯片中，电流扩散主要依靠n电极侧，有电极引线型引线或钻孔型的引线，但总体电流扩散仍不均匀，导致发光效率的损失，散热也不均匀，从而影响单元二极管芯片的效率和稳定性。从而限制了垂直大功率LED芯片提供单位面积流明输出更高的产品。电流扩散的不均匀、热扩散的不均匀和光提取的不均匀，导致其在流明效率、流明密度输出、流明成本三个重要的参数上有极大的局限性，目前市场上的垂直LED芯片技术无法提供有效的解决方案。

现有技术一为Proc.of SPIE Vol.10021 100210X-1 2016会议论文，如图1-3所示，其中，图1为垂直LED芯片的结构图，其中p型电极与背面的电极相连(back metal Au)，黑色部分边缘的方框与中间3根手指型引线代表了n型电极，通过下方的两个大的N-pad打线引出。因此整个芯片的电流扩散，主要为n型金属线所限制。

图2展示了现有技术一的垂直芯片的近场分析图和中线上归一化的电流分布图，芯片的尺寸为1.2mm×1.2mm。近场图中可见，芯片的电流分布仍然十分不均匀，靠近n电极线的区域光强很大，电流密度大，而远离n电极线的区域光强较小，电流密度小。归一化的分布图显示，电流密度较小的区域不到较大区域的70％。因此，大电流下的LED光效、散热和稳定性都会受到严重的限制。

发明内容

本发明为解决现有技术存在的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上有极大局限性的技术问题，提出一种流明效率高、流明密度输出大的集成单元二极管。

为实现上述目的，本发明提供一种垂直集成单元二极管芯片，包括：

第一导电类型电极，第二导电类型电极，及位于所述第一导电类型电极之上的二极管台面结构；所述二极管台面结构包括n个二极管单元和沟槽结构，其中，n≥2；沟槽结构位于二极管单元之间，沟槽深度为L；

所述二极管台面结构还包括第一导电类型层，厚度为h1的第二导电类型层，及位于所述第一导电类型层上的量子阱有源区，量子阱有源区厚度为h2，

其中，h1<L≤h1+h2；

所述二极管台面结构面积根据电流扩散长度确定。

优选的，所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构的n个二极管单元沿沟槽底部向上的垂直方向上的水平截面面积不变或逐渐缩小。

优选的，所述二极管单元之间的沟槽横截面形状为三角形、四边形、弧形以及其它任意定义形状。

优选的，所述二极管单元之间的沟槽形状为四边形、同心圆环、十字形及其它任意曲线形状。

优选的，所述二极管单元之间的沟槽水平方向不均匀分布或均匀分布。

优选的，所述二极管单元之间的沟槽水平方向不均匀分布包括等距和非等距周期性分布，或等距和非等距非周期性分布。

优选的，所述二极管台面结构内的二极管单元的侧壁与水平面的夹角α大于0度且小于等于90度。

优选的，所述二极管台面结构内的二极管单元的侧壁形状为梯形、四边形、曲面以及其它任意定义形状。

优选的，所述二极管台面结构内的二极管单元至少有一个侧壁从台面底部到顶部方向上有沟槽分布。

优选的，所述二极管台面结构内的二极管单元侧壁沟槽截面形状为三角形、四边形、弧形以及其它任意定义形状。

优选的，所述二极管台面结构内的二极管单元侧壁沟槽水平方向不均匀分布或均匀分布。

优选的，所述二极管台面结构内的二极管单元侧壁沟槽水平方向不均匀分布包括等距和非等距周期性分布，或等距和非等距非周期性分布。

优选的，所述二极管台面结构内的二极管单元侧壁上的沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。

优选的，所述二极管台面结构包括孔结构。

优选的，所述二极管台面结构内的孔结构包括1个～1000000个孔单元，所述二极管台面结构内的孔单元直径为0.001微米～20微米。所述二极管台面结构内的孔单元对称排列，非对称排列，周期性排列，非周期性排列或随机排列。所述二极管台面结构内的每个二极管单元上含有1个～1000000个孔单元，孔单元形状为三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意定义形状。

优选的，所述二极管台面结构内的二极管单元的连接方式为：并联，串联或设定比例的串并联混合。

优选的，所述二极管台面结构内的二极管单元形状为：三角形、正方形、长方形、五边形、六边形、圆形、任意自定义形状。

优选的，所述二极管台面结构内的二极管单元数量为2个～1000亿个。

优选的，所述的垂直集成单元二极管芯片包括电极线；所述电极线为二极管单元间电极连接线；所述电极连接线为线条型电极线。

本发明所采用的垂直装集成单元二极管芯片，通过纳微米尺寸结构效应，在光、电、热三个层面突破现有垂直LED技术的局限性。单元二极管芯片的尺寸设计控制在电流扩散长度以内，其较高自由度的几何优化设计方式，可同时解决困扰LED单元二极管芯片设计的n-电极和p-电极电流扩散不均匀的问题，从而得到更高的光电转换效率/流明效率；每个二极管单元的纳米微结构，台面内部的孔结构和侧壁沟槽结构可增加有效出光面积，从而提升光萃取效率；集成单元二极管芯片尺寸的缩小和台面内部的孔结构，带来更大的散热面积，具备更佳的散热性能，可以允许超大电流密度的注入而不影响其稳定性，从而极大的提高单位面积集成单元二极管芯片的流明输出，降低流明成本。

附图说明

图1是现有技术的二极管单元结构图。

图2是现有技术的二极管单元结构图。

图3是本发明实施例1提供的二极管台面结构的俯视图。

图4是本发明实施例1提供的二极管台面结构的俯视图。

图5是本发明实施例1提供的二极管台面结构的俯视图。

图6是本发明实施例2提供的二极管台面结构的剖视图。

图7是本发明实施例3提供的垂直集成单元二极管芯片的三维图。

图8是本发明实施例3提供的二极管单元侧壁示意图。

图9是本发明实施例3提供的二极管单元俯视图。

第二导电类型电极1，绝缘介质层2，第二导电类型层3，量子阱有源区(MQM)4，第一导电类型层5，二极管台面结构6，沟槽结构7，二极管单元8，电极线9，孔结构10。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。

鉴于现有的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上极大的局限性，本发明实施例提供一种流明效率高、流明密度输出大的垂直装集成单元二极管，以下结合附图对本发明进行详细说明。

一种垂直集成单元二极管芯片，包括：

第一导电类型电极，第二导电类型电极，及位于所述第一导电类型电极之上的二极管台面结构；所述二极管台面结构包括n个二极管单元和沟槽结构，其中，n≥2；沟槽结构位于二极管单元之间，沟槽深度为L。二极管台面结构还包括第一导电类型层，厚度为h1的第二导电类型层，及位于所述第一导电类型层上的量子阱有源区，量子阱有源区厚度为h2，其中，h1<L≤h1+h2；

所述二极管台面结构面积根据电流扩散长度确定。

二极管台面结构内的n个二极管单元沿沟槽底部向上的垂直方向上的水平截面面积逐渐缩小，沟槽横截面形状为三角形、四边形、弧形以及其它任意定义形状，沟槽形状为四边形、同心圆环、十字形及其它任意曲线形状，沟槽水平方向不均匀分布或均匀分布，沟槽水平方向不均匀分布包括等距和非等距周期性分布，或等距和非等距非周期性分布。

二极管台面结构内的二极管单元的侧壁与水平面的夹角α大于0度且小于等于90度。侧壁形状为梯形、四边形、曲面以及其它任意定义形状，二极管单元至少有一个侧壁从台面底部到顶部方向上有沟槽分布，侧壁沟槽截面形状为三角形、四边形、弧形以及其它任意定义形状，侧壁沟槽水平方向不均匀分布或均匀分布，侧壁沟槽水平方向不均匀分布包括等距和非等距周期性分布，或等距和非等距非周期性分布，侧壁上的沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。

二极管台面结构包括孔结构，孔结构包括1个～1000000个孔单元，孔单元直径为0.001微米～20微米，孔单元对称排列，非对称排列，周期性排列，非周期性排列或随机排列，每个二极管单元上含有1个～1000000个孔单元，孔单元形状为三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意定义形状。

二极管单元的连接方式为：并联，串联或设定比例的串并联混合。

二极管单元形状为：三角形、正方形、长方形、五边形、六边形、圆形、任意自定义形状。二极管单元数量为2个～1000亿个。

一种垂直集成单元二极管芯片包括电极线；所述电极线为二极管单元间电极连接线；所述电极连接线为线条型电极线。

实施例1

本实施例提供一种垂直集成单元二极管芯片，包括：第二导电类型电极1，二极管台面结构6，沟槽7和二极管单元8和电极线9。

如图3所示，二极管台面结构包括6排共102个相等大小，均匀分布的三角形二极管单元，二极管单元沿x轴方向长度为40微米。二极管台面结构采用三角形排列，台面结构的尺寸小于电流扩散长度。二极管单元形状为三角形，按照均匀的对称排列分布。电极线为二极管单元间电极连接线，电极线的宽度为0.001-20微米，厚度为0.001-10微米。

如图4所示，二极管台面结构包括6排6个大小均匀分布的长方形二极管单元，二极管单元沿x轴方向长度为40微米。二极管台面结构采用长方形排列，台面结构的尺寸小于电流扩散长度。二极管单元形状为长方形，按照均匀的对称排列分布。电极线为二极管单元间电极连接线，电极线的宽度为0.001-20微米，厚度为0.001-10微米。

如图5所示，二极管台面结构包括7包括6排共52个等大小均匀分布的正方形二极管单元，二极管单元沿x轴方向长度为40微米。二极管台面结构采用长方形排列，台面结构的尺寸小于电流扩散长度。二极管单元形状为正方形，按照均匀的对称排列分布。电极线为二极管单元间电极连接线，电极线的宽度为0.001-20微米，厚度为0.001-10微米。

如图5所示每个二极管单元增设孔结构10，孔结构包括一个孔单元，孔单元为圆形孔单元直径为1nm～20微米。孔单元对称排列，非对称排列，周期性排列，非周期性排列或随机排列。孔单元形状还可以为三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意定义形状，并不局限于图5中展示的形状。

本实施例提供三种垂直装集成单元发光二极管台面结构设计，通过灵活地改变二极管台面结构的尺寸、形状，可以获得指定工作电流下最佳的电流扩散和散热性能，并极大的提升芯片的注入电流密度，从而提升单位面积的流明输出。

实施例2

本实施例提供一种垂直装集成单元二极管芯片，如图6所示，包括第一导电类型层5，第二导电类型层3，位于所述第一导电类型层上的量子阱有源区4，第二导电类型电极1，绝缘介质层2，其中第一导电类型层为p-GaN层，第二导电类型层为n-GaN层，第二导电类型电极为n电极。沟槽结构位于二极管单元之间，沟槽深度为L。

n-GaN层厚度为h1，量子阱有源区厚度为h2，由n-GaN层向p-GaN层刻蚀至量子阱有源区厚度h2的一半，沟槽深度L与h1和h2的关系为：L＝h1+0.5*h2；

实施例3

本实施例提供一种垂直装集成单元二极管芯片，如图7所示，二极管台面结构包括4排共30个等大小均匀分布的梯形二极管单元，二极管单元沿x轴方向长度为40微米。台面结构的尺寸小于电流注入的扩散长度。二极管单元形状为梯形，按照均匀的对称排列分布。二极管单元侧壁与水平面夹角角度大于0度且小于等于，二极管单元的侧壁形状为梯形。

如图8所示，二极管单元有一个侧壁面从台面底部到顶部方向上有沟槽分布。二极管单元侧壁上的沟槽截面形状为三角形，侧壁上的沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。

如图9所示，二极管元四个侧壁上面台面底部到顶部方向上有沟槽分布，沟槽横截面形状为三角形时，侧壁沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。

由于二极管芯片的电流扩散长度与电流密度的平方根成反比，因此在大电流的注入下，电流的扩散长度更短，导致芯片的电流扩散更加的不均匀，效率更低，散热更加困难。采用垂直装集成单元发光二极管结构设计，可以灵活的改变二极管台面结构的尺寸、形状，可以获得指定工作电流下最佳的电流扩散和散热性能，并极大的提升芯片的注入电流密度，从而提升单位面积的流明输出。

本发明的实施例提供的垂直集成单元发光二极管，具有以下有益效果：

(1)本发明的二极管单元的长度设计控制在电流扩散长度以内，优化的具备一定自由度的几何设计可以更进一步的提升出光效率，可同时解决困扰LED单元二极管芯片设计的第二导电类型电极和第一导电类型电极电流扩散不均匀的问题，从而得到更高的光电转换效率/流明效率；

(2)本发明的每个二极管单元的微纳结构增加侧壁的出光面积，从而提升光萃取效率；

(3)本发明的集成单元二极管芯片尺寸的优化，带来更大的侧壁散热面积，具备更佳的散热性能，允许超大电流密度的注入而不影响其稳定性，极大的提高单位面积单元二极管芯片的流明输出，降低流明成本；

(4)本发明的集成单元二极管芯片的设计，可以实现超均匀的电流注入，因此而获得更高的效率、更好的波长均匀性、发光谱更窄的半高宽、更好的散热均匀性和更好的器件稳定性。

(5)本发明的集成单元二极管芯片适于UVC、UVA、UVB、紫光、蓝光、绿光、黄光、红光、红外光等各色系的LED产品，可用于LED照明，背光，显示，植物照明，医疗和其它半导体发光器件应用领域。

以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种垂直集成单元二极管芯片，其特征在于，包括：

第一导电类型电极，第二导电类型电极，及位于所述第一导电类型电极之上的二极管台面结构；所述二极管台面结构包括n个二极管单元和沟槽结构，其中，n≥2；沟槽结构位于二极管单元之间，沟槽深度为L；

所述二极管台面结构还包括第一导电类型层，厚度为h1的第二导电类型层，及位于所述第一导电类型层上的量子阱有源区，量子阱有源区厚度为h2，

其中，h1<L≤h1+h2；

所述二极管台面结构面积根据电流扩散长度确定。

2.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构内的n个二极管单元沿沟槽底部向上的垂直方向上的水平截面面积不变或逐渐缩小。

3.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于所述二极管单元之间的沟槽横截面形状为三角形、四边形、弧形以及其它任意定义形状。

4.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于所述二极管单元之间的沟槽形状为四边形、同心圆环、十字形及其它任意曲线形状。

5.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于所述二极管单元之间的沟槽水平方向不均匀分布或均匀分布。

6.一种如权利要求5所述的垂直集成单元二极管芯片，其特征在于所述不均匀分布包括等距和非等距周期性分布，或等距和非等距非周期性分布。

7.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构内的二极管单元的侧壁与水平面具有一定夹角α。

8.一种如权利要求7所述的垂直集成单元二极管芯片，其特征在于所述夹角α大于0度且小于等于90度。

9.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构内的二极管单元的侧壁形状为梯形、四边形、曲面以及其它任意定义形状。

10.一种如权利要求1或7所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构内的二极管单元至少有一个侧壁从台面底部到顶部方向上有沟槽分布。

11.一种如权利要求1或7或10所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构内的二极管单元侧壁沟槽截面形状为三角形、四边形、弧形以及其它任意定义形状。

12.一种如权利要求1或7或10所述的垂直集成单元二极管芯片，其特征在于所述二极管台面结构内的二极管单元侧壁沟槽水平方向不均匀分布或均匀分布。

13.一种如权利要求12所述的垂直集成单元二极管芯片，其特征在于所述沟槽水平方向不均匀分布包括等距和非等距周期性分布，或等距和非等距非周期性分布。

14.一种如权利要求10所述的垂直集成单元二极管芯片，其特征在于，所述沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。

15.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于，所述二极管台面结构包括孔结构。

16.一种如权利要求16所述的垂直集成单元二极管芯片，其特征在于，所述孔结构包括1个～1000000个孔单元，所述孔单元直径为0.001微米～20微米。

17.一种如权利要求17所述的垂直集成单元二极管芯片，其特征在于，所述孔单元对称排列，非对称排列，周期性排列，非周期性排列或随机排列。

18.一种如权利要求17所述的垂直集成单元二极管芯片，其特征在于，所述每个二极管单元上含有1个～1000000个孔单元，孔单元形状为三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意定义形状。

19.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于，所述二极管单元的连接方式为：并联，串联或设定比例的串并联混合。

20.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于，所述二极管单元形状为：三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意自定义形状。

21.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于，所述二极管台面结构内的二极管单元数量为2个～1000亿个。

22.一种如权利要求1所述的垂直集成单元二极管芯片，其特征在于，包括电极线；所述电极线为二极管单元间电极连接线；所述电极连接线为线条型电极线。

Images