CN111869080A - 分数谷值切换控制器 - Google Patents

Abstract

一种功率转换器控制器，包括分数谷值控制器，所述分数谷值控制器被配置成确定主开关的漏极节点处的谐振波形的目标谷值数量，所述目标谷值数量对应于所述主开关的期望断开时间，所述分数谷值控制器在两个或更多个调制后的断开时间之间调制所述主开关的断开时间。所述目标谷值数量对应于所述主开关的所述漏极节点处的所述谐振波形的非整数谷值数量。所述主开关的所述调制后的断开时间中的每一个对应于整数谷值数量，并且所述主开关的所述两个或多个调制后的断开时间具有对应于所述期望断开时间的平均值。

Description

分数谷值切换控制器

相关申请

本申请要求于2019年2月7日提交并且标题为“Fractional Valley SwitchingController”的美国非临时专利申请号16/269,931的权益，该美国非临时专利申请要求2018年2月14日提交并且标题为“Fractional Valley Switching Controller”的美国临时专利申请号62/630,639的权益，并且与2018年6月27日提交并且标题为“Switch-ModePower Supply Controller”的美国专利申请号16/020,496有关；所有这些申请据此出于所有目的通过引用的方式整体并入本文。

背景技术

开关模式电源(SMPS)(“功率转换器”)广泛用于消费、工业和医疗应用中，以提供调节良好的功率，同时保持高功率处理效率、严格的输出电压调节以及减少的传导和辐射电磁干扰(EMI)。

为了满足这些相互矛盾的目标，最先进的功率转换器(反激转换器、正激转换器、升压转换器、降压转换器等)通常采用准谐振控制方法。准谐振控制方法在功率转换器的一个或多个半导体开关的漏极处感应出具有正弦电压振荡的谐振波形。通过及时的控制动作，在漏极电压最小(即，谷值切换)的时刻接通半导体开关，从而使半导体切换损耗和漏极-源极dv/dt斜率最小，从而提高功率处理效率并减少电磁干扰(EMI)。

为了在功率转换器的整个操作范围内保持这些益处，通常需要以最小化传导损耗和切换损耗(它们通常彼此成反比)之和的方式在谐振波形的谷值之间“跳跃”。通常，通过引入大的谷值跳跃滞后约束来部分地解决此问题。此外，如果存在频繁和/或重复的低频模式转变，则功率转换器的磁性和/或电容元件可能会生成可听噪声。

通常，通过引入大的谷值跳跃磁滞约束来部分解决此问题。然而，此类方法会对功率处理效率产生负面影响，并且消除了更频繁的谷值跳跃带来的任何潜在的扩频益处。另外，由于此类谷值模式转变，仍然会引入大的输出电压扰动。

发明内容

本文描述的一些实施例提供了一种功率转换器控制器，其包括分数谷值控制器，所述分数谷值控制器被配置成确定主开关的漏极节点处的谐振波形的目标谷值数量，所述目标谷值数量对应于所述主开关的期望断开时间，所述分数谷值控制器在两个或更多个调制后的断开时间之间调制所述主开关的断开时间。所述目标谷值数量对应于所述主开关的所述漏极节点处的所述谐振波形的非整数谷值数量。所述主开关的所述调制后的断开时间中的每一个对应于整数谷值数量。

所述主开关的所述两个或更多个调制后的断开时间具有对应于所述期望断开时间的平均值。

本文描述的一些实施例提供了一种功率转换器，其包括变压器，所述变压器具有被配置成接收输入电压的初级绕组和被配置成向负载提供输出电压的次级绕组。主开关耦合到所述初级绕组并且被配置成控制通过所述初级绕组的电流以生成所述输出电压。所述主开关的漏极节点处的谐振波形包括在所述主开关的断开时间期间的一个或多个谷值。所述功率转换器包括被配置成控制所述主开关的初级侧控制器。所述初级侧控制器包括分数谷值控制器，其被配置成控制所述主开关的所述断开时间。所述分数谷值控制器被配置成确定与所述主开关的期望断开时间相对应的目标谷值数量，所述目标谷值数量对应于非整数谷值数量。所述分数谷值控制器被配置成在两个或更多个调制后的断开时间之间调制所述主开关的所述断开时间，所述主开关的所述调制后的断开时间中的每一个对应于所述谐振波形的相应整数谷值数量，并且所述主开关的所述两个或更多个调制后的断开时间具有对应于所述期望断开时间的平均值。

附图说明

图1是根据一些实施例的实现分数谷值切换的功率转换器的简化示意图。

图2是根据一些实施例的图1的配置为反激转换器的功率转换器的简化示意图。

图3是根据一些实施例的与图2所示的功率转换器有关的信号的简化曲线图。

图4是根据一些实施例的图2所示的功率转换器的初级侧控制器的简化示意图。

图5是根据一些实施例的图4所示的初级侧控制器的分数谷值控制器的简化示意图。

图6至图7是根据一些实施例的图5所示的分数谷值控制器的谷值整数调制器的简化示意图。

图8是根据一些实施例的与图2所示的功率转换器有关的信号的简化曲线图。

图9至图10是根据一些实施例的与图2所示的功率转换器类似的测试功率转换器的实验结果的屏幕截图。

具体实施方式

本文描述的一些实施例提供了开关模式电源(“功率转换器”)的分数谷值切换控制器，其在功率转换器的准谐振操作模式期间实现分数谷值切换。在一些实施例中，分数谷值切换控制器(“分数谷值控制器”)是功率转换器的初级侧控制器的一部分。一般来说，功率转换器通过使用初级侧开关(“主开关”)控制通过变压器初级绕组的电流，将变压器初级侧上的输入电压转换为变压器次级侧上的输出电压。在主开关断开期间，谐振波形在主开关的漏极节点处形成。基于主开关的断开时间，谐振波形包括一个或多个峰值(局部最大值)和一个或多个谷值(局部最小值)。功率转换器的初级侧控制器被配置成控制主开关的断开时间，使得通常仅在主开关的漏极-源极电压处于局部最小值(即，在谐振波形的谷值时)时才切换主开关。不幸的是，在一些情况下，由功率转换器递送的总功率可能对应于非整数谷值数量。由于非整数谷值数量不对应于谐振波形的局部最小值，因此在非整数谷值数量处切换主开关将导致切换损耗大于在当漏极-源极电压处于局部最小值(即，对应于整数谷值数量)时切换主开关的情况下的切换损耗。本文所公开的分数谷值切换控制器通过分数谷值切换有利地控制主开关的断开时间，使得主开关通常仅在整数谷值处切换，但是使得功率转换器仍能够递送与非整数谷值数量相对应的总功率。如本文所公开的，这种分数谷值切换由分数谷值控制器通过调制主开关的一系列断开时间来实现，每个调制后的断开时间对应于相应的整数谷值数量。调制后的断开时间的平均值收敛到对应于非整数(即，分数)谷值的断开时间。因此，有利地，由功率转换器递送精确量的功率，并且切换损耗仍然最小。另外，本文公开的分数谷值控制器有利地基于主开关的切换周期频率来启用或禁用分数谷值切换，以防止不期望的可听音调。更进一步地，本文公开的分数谷值控制器提供了非整数谷值数量的分数分辨率，其大于典型的谷值抖动技术所提供的分数分辨率。

图1是根据一些实施例的功率转换器100的简化电路示意图。为了简化对功率转换器100的描述，已经从图1中省略了功率转换器100的一些元件，但是应理解为存在的。一般来说，功率转换器100包括如图所示耦合的输入电压滤波器块102、整流器块104(在AC输入的情况下)、准谐振转换器电路106、初级侧控制器110(“功率转换器控制器”)的分数谷值控制器108、输出缓冲电路111、补偿器/隔离器(“反馈网络”)112、信号差块114、准谐振转换器电路106的变压器118的辅助绕组116、输入电压缓冲电容器C1'和主开关M1'。还示出了在信号节点120处的主开关M1'的漏极-源极电压V_dsM1’、输入电压V_输入'、在信号节点122处的经调节的输入电压V_输入、辅助电压V_辅助、输出电压V_输出、输出电流i_负载、反馈信号t_接通、误差信号e_输出和参考电压V_参考。

功率转换器100被配置成接收输入电压V_输入'并且基于主开关M1'的接通时间和断开时间将输出电压V_输出和输出电流i_负载提供给负载R_L'。主开关M1'的接通时间和断开时间由初级侧控制器110控制。初级侧控制器110被配置成接收输入电压V_输入、辅助电压V_辅助和反馈信号(例如，磁化电感充电时间t_接通或其他反馈信号)，并且生成主开关控制信号PWM_M1以控制主开关M1'的接通时间和断开时间。在一些实施例中，准谐振转换器电路106被实现为反激、正激、升压或降压功率转换器。

图2是根据一些实施例的功率转换器200的简化电路示意图。当准谐振转换器电路106被实现为反激转换器时，功率转换器200是功率转换器100的示例实施例。为了简化对功率转换器200的描述，已经从图2中省略了功率转换器200的一些元件，但是应理解为存在的。一般来说，功率转换器200包括如图所示耦合的输入电压滤波器块202、整流器块204(在AC输入的情况下)、初级侧控制器210(“功率转换器控制器”)的分数谷值控制器208、输出缓冲电路211、补偿器/隔离器(“反馈网络”)212、信号差块214、变压器218的辅助绕组216、钳位电路232、位于功率转换器200的输入侧上的变压器218的初级绕组234、位于功率转换器200的输出侧上的变压器218的次级绕组236、同步开关控制器238、输入电压缓冲电容器C1、主开关M1和同步开关M2。还示出了在信号节点220处的主开关M1的漏极-源极电压V_dsM1、输入电压V_输入'、在信号节点222处的经调节的输入电压V_输入、可选的有源钳位控制信号AC_控制、辅助电压V_辅助、输出电压V_输出、输出电流i_负载、反馈信号(例如，磁化电感充电时间t_接通或其他反馈信号)、误差信号e_输出和参考电压V_参考。

功率转换器200被配置成接收输入电压V_输入'并且基于主开关M1的接通时间和断开时间将输出电压V_输出和输出电流i_负载提供给负载R_L。主开关M1的接通时间和断开时间由初级侧控制器210控制。初级侧控制器210被配置成接收输入电压V_输入、辅助电压V_辅助和磁化电感充电时间t_接通(或其他反馈信号)，并且生成主开关控制信号PWM_M1以控制主开关M1的接通时间和断开时间。

主开关M1耦合到初级绕组234，并且被配置成在功率转换器200的切换周期的第一部分期间(即，当主开关M1接通时)，控制通过初级绕组234的电流以使用输入电压V_输入对变压器218的磁化电感进行充电。同步整流器开关M2控制通过次级绕组236的电流，以便在切换周期的随后部分期间(即，当主开关M1断开时)将变压器218放电到输出缓冲电路211和负载R_L中。钳位电路232将在主开关M1的漏极节点处产生的漏极-源极电压V_dsM1限制为小于主开关M1的最大安全操作电压的电压。在一些实施例中，钳位电路232是自驱动的有源钳位电路(例如，钳位电路232不需要初级侧控制器210提供的控制信号)。在其他实施例中，钳位电路232是有源钳位电路，其由初级侧控制器210使用可选的有源钳位控制信号AC_控制来控制。在另外其他实施例中，钳位电路232是电阻器-电容器-二极管(RCD)缓冲电路(snubbercircuit)。

反馈网络212生成内部误差信号，所述内部误差信号代表功率转换器200的输出端处的输出电压V_输出与参考电压V_参考之间的差。在一些实施例中，反馈网络212通过内部比例积分(PI)或比例积分微分(PID)补偿器来处理所述差。在一些实施例中，使用隔离器将来自反馈网络212的输出从功率转换器200的输出侧镜像到功率转换器200的输入侧。反馈网络212向初级侧控制器210提供反馈信号，所述初级侧控制器基于所述反馈信号来调整主开关控制信号PWM_M1。例如，在一些实施例中，反馈信号对应于主开关M1对变压器218的磁化电感充电的期望接通时间t_接通。

初级侧控制器210被配置成接收来自反馈网络212的反馈信号、输入电压V_输入和辅助电压V_辅助，并且基于这些接收的信号生成主开关控制信号PWM_M1。主开关控制信号PWM_M1使主开关M1根据主开关M1的接通时间和断开时间t_断开而接通和断开。在功率转换器200的准谐振操作期间，当主开关M1断开时，在主开关M1的漏极节点处形成谐振波形。谐振波形包括一系列电压峰值(局部最大值)和谷值(局部最小值)。初级侧控制器210有利地使用主开关控制信号PWM_M1来控制主开关M1，使得当电压V_dsM1处于局部最小值(即，处于谐振波形的谷值)时，主开关M1被接通。在主开关M1的一系列切换周期期间，分数谷值控制器208调制主开关M1接通的谷值，使得调制后的谷值序列的平均值收敛于非整数谷值数量。例如，整数谷值数量的整数谷值序列：{2,2,2,1}的非整数(即，分数)平均值为1.75。

在图3中示出了在主开关M1的漏极节点处的漏极-源极电压V_dsM1(即，谐振波形)的简化曲线图300，其在第一切换周期306期间具有整数谷值304a-c并且在第二切换周期310期间具有整数谷值308a-b。通过调整主开关M1的断开时间，初级侧控制器210调整递送到负载R_L的总功率(i_负载,V_输出)。例如，与主开关M1开启第二谷值308b的第二切换周期310期间相比，通过调整主开关M1的断开时间以开启第一切换周期306的第三谷值304c，初级侧控制器210将致使更少的功率递送到负载R_L。

不幸的是，在一些情况下，要递送到负载R_L的总功率将对应于非整数谷值数量(例如，点312)。如先前所讨论的，当主开关M1的漏极-源极电压V_dsM1不处于最小值时切换主开关M1导致的切换损耗大于在仅当漏极-源极电压V_dsM1处于最小值(即，对应于整数谷值数量)时切换主开关M1的情况下的切换损耗。因此，如果在非整数谷值数量(例如，点312)处频繁地切换主开关M1，则与在任何整数谷值数量(例如，304a-c)处切换主开关M1的情况下的切换损耗相比，功率转换器200的切换损耗将更大。

如本文所公开的分数谷值控制器208有利地通过分数谷值切换来控制主开关M1的断开时间，使得仅在整数谷值数量处(即，在一个谷值的中间)切换主开关M1，但是使得功率转换器200仍能够将与非整数谷值数量相对应的总功率递送到负载R_L。另外，如本文所公开的分数谷值切换使得此类非整数谷值数量的范围大于典型的分数范围。例如，在两个相邻的谷值之间抖动或跳跃的典型的谷值抖动方法可以递送对应于两个相邻谷值之间的平均值的总功率。也就是说，在谷值1(304a)与谷值2(304b)之间跳跃或抖动将收敛于对应于谷值1.5的平均值。然而，此类典型的谷值抖动方法不能递送与整数谷值之间的小数值的更大分辨率相对应的总功率(例如，对应于谷值1.25、谷值1.3、谷值1.4、谷值1.45、谷值1.55等等)。

在图4中示出根据一些实施例的初级侧控制器210的细节。为了简化对初级侧控制器210的描述，已经从图4中省略了初级侧控制器210的一些元件和信号，但是应理解为存在的。一般来说，初级侧控制器210包括如图所示耦合的PWM斜坡发生器(“PWM Ramp Gen.”)402、模数转换器(ADC)模块404、功率优化控制器406、分数谷值控制器408、过零检测器(ZCD)410以及其他模块412。在一些实施例中，其他模块412包括初级侧控制器210的其他数字和/或模拟模块，诸如附加控制电路系统、一个或多个处理器(例如，微控制器、微处理器、DSP、ASIC、FPGA)、易失性数据存储装置、非易失性数据存储装置、通信模块或另外的其他部件。在一些实施例中，其他模块412的一个或多个部件可以与初级侧控制器210的所描述部件中的一个或多个和/或与功率转换器200的其他部件进行信号通信。

ADC模块404被配置成基于反馈信号t_接通(主开关M1的期望接通时间)来生成数字化的反馈信号t_接通(n)。ADC模块404还被配置成基于调节后的输入电压V_输入来生成数字化的输入电压V_输入(n)。在一些实施例中，如相关申请美国专利申请号16/020,496中所描述的那样，功率优化控制器406生成主开关M1的期望断开时间t_断开 ^*(n)。ZCD 410针对每个检测到的谷值(例如，谷值304a-c)生成谷值检测信号valley_检测。在一些实施例中，ZCD 410使用通过辅助绕组216生成的辅助电压V_辅助来检测在主开关M1的漏极节点处的谐振波形的每个谷值。在其他实施例中，ZCD 410使用从主开关M1的漏极节点接收的电压或基于主开关M1的漏极节点处的电压来检测在主开关M1的漏极节点处的谐振波形的每个谷值。分数谷值控制器408被配置成从功率优化控制器406接收谷值检测信号valley_检测、测量到的主开关M1的断开时间t_断开(n)、切换周期频率信号t_切换(n)(代表主开关M1的切换周期或切换频率的值)以及主开关M1的期望断开时间t_断开 ^*(n)。期望断开时间t_断开 ^*(n)是计算出的主开关M1的断开时间，其对应于要递送到负载R_L的总功率。如前所述，在某些情况下，主开关M1的期望断开时间t_断开 ^*(n)对应于非整数谷值数量。分数谷值控制器408被配置成在一系列调制后的断开时间之间调制主开关M1的断开时间t_断开(n)。调制后的断开时间是主开关M1的断开时间，其与一系列调制后的断开时间中的一个或多个其他断开时间相比在时间上有所不同。也就是说，在所述一系列调制后的断开时间中，第一调制后的断开时间可以具有持续时间t，第二调制后的断开时间可以具有的持续时间t+τ，第三调制后的断开时间也可以具有持续时间t+τ，第四调制后的断开时间可以具有持续时间为t……，依此类推，其中τ为延迟。

每个调制后的断开时间对应于主开关M1的漏极节点处的谐振波形的整数谷值数量。然而，主开关M1的调制后的断开时间的平均值收敛到与非整数谷值数量相对应的主开关M1的平均断开时间。因此，分数谷值控制器408有利地在使主开关M1的漏极-源极电压V_dsM1最小化的点处切换主开关M1，但是递送到负载R_L的总功率等于对应于非整数谷值数量的总功率。当使用ZCD 410检测到的谷值数量超过由分数谷值控制器408确定的目标谷值数量时，分数谷值控制器408通过将重置信号PWM_重置传输到PWM斜坡发生器402，致使主开关M1根据主开关M1的调制后的断开时间进行切换。

在图5中示出根据一些实施例的分数谷值控制器408的简化示意图。为了简化对分数谷值控制器408的描述，已经从图5中省略了分数谷值控制器408的一些元件，但是应理解为存在的。一般来说，分数谷值控制器408包括或门502、谷值计数器504、可听噪声滤波器506、第一信号比较块508、第二信号比较块510、谷值整数调制器512和目标谷值发生器514。可听噪声滤波器506通常包括第三信号比较块516。

第一信号比较块508被配置成接收主开关M1的测量到的断开时间t_断开(n)和主开关M1的期望断开时间t_断开 ^*(n)，并且生成断开时间调整信号(“递增/递减”)。第一信号比较块508将测量到的断开时间t_断开(n)与期望断开时间t_断开 ^*(n)进行比较。如果测量到的断开时间t_断开(n)大于期望断开时间t_断开 ^*(n)，则第一信号比较块508生成递减断开时间调整信号，所述信号指示应将主开关M1切换到对应于比当前切换主开关M1的谷值早的谷值的时间点。如果测量到的断开时间t_断开(n)不大于期望断开时间t_断开 ^*(n)，则第一信号比较块508生成递增断开时间调整信号，所述信号指示应将主开关M1切换到对应于比当前切换主开关M1的谷值晚的谷值的时间点。

目标谷值发生器514从第一信号比较块508接收断开时间调整信号(“递增/递减”)，并且生成具有整数部分(即，n_整数)和小数部分(即，n_小数)的目标谷值数量valley^*(n_整数,n_小数)。例如，如果目标谷值数量是2.65，则整数部分对应于整数值2，并且小数部分对应于小数值0.65。然而，目标谷值数量不限于仅与谷值的非整数数量相对应。例如，对于主开关M1的一些期望断开时间t_断开 ^*(n)，目标谷值数量可以具有等于零的小数部分。

谷值整数调制器512被配置成接收目标谷值数量valley^*(n_整数,n_小数)，并且生成一系列调制后的整数谷值数量valley^*(n)。调制后的整数谷值数量是与一系列调制后的整数谷值数量中的一个或多个其他谷值数量相比在数量上有所不同的谷值数量。也就是说，在一系列调制后的整数谷值数量中，第一调制后的整数谷值数量可以是1，第二调制后的整数谷值数量可以是2，第三调制后的整数谷值数量也可以是2，第四调制后的谷值整数数量可以是1……，依此类推。有利地，在一些实施例中，谷值整数调制器512被配置成生成调制后的整数谷值数量的非交替序列。整数谷值数量的交替序列的实例是{1,2,1,2,1,2,……}。整数谷值的非交替序列的实例是{1,2,2,2,1,2,2,2,……}。也就是说，分数谷值控制器208被配置成生成一个或多个串联的第一整数谷值数量的第一序列，紧随其后的是一个或多个串联的第二整数谷值数量的第二序列，其中第一序列的长度不同于第二序列的长度，并且所述一个或多个第一整数谷值数量不等于所述一个或多个第二整数谷值数量。

每个调制后的整数谷值数量valley^*(n)对应于主开关M1的调制后的断开时间。因此，一系列调制后的整数谷值数量valley^*(n)收敛于等于或接近于(即，“大约”)目标谷值数量的平均谷值数量，所述目标谷值数量是非整数谷值数量。

谷值计数器504从ZCD 410接收valley_检测信号，并且使内部计数器递增以生成检测到的谷值计数valley(n)。第二信号比较块510将最近检测到的谷值计数valley(n)与最近调制后的整数谷值数量valley^*(n)进行比较。在确定最近检测到的谷值计数valley(n)大于最近调制后的整数谷值数量valley^*(n)时，第二信号比较块510将PWM_重置信号传输到或门502和PWM斜坡发生器402。在接收到PWM_重置信号时，PWM斜坡发生器402以启用主开关M1的电平传输主开关控制信号PWM_M1。因此，即使功率转换器200的输出功率收敛到与非整数谷值数量相对应的功率，主开关M1也有利地在与整数谷值数量相对应的时间点被切换。

或门502在接收到PWM_重置信号时将重置信号传输到谷值计数器504。在接收到重置信号时，谷值计数器504将内部谷值计数值重置为初始值(例如，0)。另外，或门502在接收到消隐信号时(例如，在主开关M1未被禁用的时间期间)将重置信号传输到谷值计数器504。

谷值整数调制器512有利地被配置成仅在主开关M1的切换频率高于最小频率阈值时才执行分数谷值切换，使得主开关M1的调制后的断开时间将不生成在可听噪声范围(例如，等于或小于30kHz)内的频率。可听噪声滤波器506从PWM斜坡发生器402接收测量到的切换周期频率信号t_切换(n)，并且(例如，从其他模块412的处理器或其他部件，或者从另一个源，诸如功率转换器200的配置部件)接收最小切换周期频率阈值t_最小(n)。在确定测量到的切换周期频率信号t_切换(n)小于最小切换周期频率阈值t_最小(n)时，第三信号比较块516将取消断言的fractional_en信号发送到谷值整数调制器512以禁用分数谷值切换。在确定测量到的切换周期频率信号t_切换(n)不小于最小切换周期频率阈值t_最小(n)时，第三信号比较块516将断言的fractional_en信号发送到谷值整数调制器512以启用分数谷值切换。因此，如果分数谷值切换将导致不合期望的可听音调，则有利地禁用分数谷值切换。

图6是根据一些实施例的实现谷值整数调制器512的示例性谷值整数调制器612的简化示意图。谷值整数调制器612适合于由于生成的音调而大于60kHz的切换周期频率t_切换(n)，所述音调在某些情况下是切换周期频率t_切换(n)的一半。为了简化对谷值整数调制器612的描述，已经从图6中省略了谷值整数调制器612的一些元件，但是应理解为存在的。谷值整数调制器612通常包括多路复用器602(即，接收两个或更多个输入信号并且选择性地将所述两个或更多个输入信号中的一个传递到多路复用器的输出端的部件)、第一调制器604、第二调制器606和信号加法器块608。多路复用器602从可听噪声滤波器506接收fractional_en信号。如果fractional_en信号被取消断言，则多路复用器602将来自第一调制器604的输出传递到信号加法器块608。如果fractional_en信号被断言，则多路复用器602将来自第二调制器606的输出传递到信号加法器块608。在一些实施例中，第一调制器604生成具有滞后的输出，使得对于为0的给定初始输出，如果小数部分valley^*(n_小数)大于或等于0.75，则多路复用器602的输出inc转变为1。在此类实施例中，第一调制器604通常生成具有滞后的输出，使得对于为1的给定初始输出，如果小数部分valley^*(n_小数)小于或等于0.25，则多路复用器602的输出inc转变为0。当分数谷值切换被禁用时，与分数谷值切换被启用时的输出纹波相比，功率转换器200的输出纹波可能增加。

在一些实施例中，第二调制器606使用与第一调制器604不同的滞后来生成输出。此类实施例中，第二调制器606基于目标谷值数量valley^*(n_整数,n_小数)的小数部分valley^*(n_小数)生成在1与0之间调制的输出。也就是说，对于相比之下与第一调制器604的死区相对应的小数值范围，第二调制器606生成在0与1之间调制的值流。

多路复用器602的输出inc通过信号加法器块608与目标谷值数量valley^*(n_整数,n_小数)的整数部分valley^*(n_整数)相加，从而生成调制后的输出谷值数量流valley^*(n)。

图7是根据一些实施例的实现谷值整数调制器512的另一个示例性谷值整数调制器712的简化示意图。谷值整数调制器712适合于由于低频率音调而大于250kHz的切换周期频率t_切换(n)，所述低频率音调在某些情况下是由第二调制器706实现的第k阶∑-Δ调制器生成的。为了简化对谷值整数调制器712的描述，已经从图7中省略了谷值整数调制器712的一些元件，但是应理解为存在的。谷值整数调制器712通常包括多路复用器702、第一调制器704、第二调制器706和信号加法器块708。多路复用器702从可听噪声滤波器506接收fractional_en信号。如果fractional_en信号被取消断言，则多路复用器702使用来自第一调制器704的输出来生成输出inc。信号加法器块708接收多路复用器702的输出inc。如果fractional_en信号被断言，则多路复用器702使用来自第二调制器706的输出来生成输出inc。在一些实施例中，第一调制器704如参考图6的第一调制器604所描述的那样生成输出。

由第二调制器706实现的^第k阶∑-Δ调制器被配置成接收目标谷值数量valley^*(n_整数,n_小数)的小数部分valley^*(n_小数)，并且基于小数部分valley^*(n_小数)而生成“高”和“低”(即1和0)的输出流。第二调制器706的∑-Δ调制器生成值的输出流，使得值的输出流中的1的数量随着小数部分valley^*(n_小数)的值的增加而增加。类似地，第二调制器706的∑-Δ调制器生成值的输出流，使得值的输出流中的0的数量随着小数部分valley^*(n_小数)的值减小而增加。第二调制器706的∑-Δ调制器的阶数规定了所使用的积分器的数量，即反馈回路的数量。阶数越高，可实现的分数谷值分辨率越高。与基于滞后的方法相比，第二调制器706的∑-Δ调制器有利地生成输出流作为噪声整形信号，以实现具有预测频率含量的分数谷值切换的更高分辨率。例如，由谷值整数调制器712生成的示例性调制后的整数谷值数量valley^*(n)的序列可以包括收敛于2.25的非整数谷值数量的序列，诸如{4,2,1,2……}。

图8示出了根据一些实施例的与功率转换器200有关的、指示其操作的信号的简化曲线图800。简化图800包括主开关M1的漏极-源极电压V_dsM1的曲线图802(即，谐振波形)、目标谷值数量valley^*(n_整数,n_小数)的整数部分valley^*(n_整数)的曲线图804、多路复用器602或702的输出inc的曲线图806，以及所得到的调制后的谷值数量valley^*(n)的曲线图808。在简化曲线图800所示的实例中，在主开关M1的漏极节点处的谐振波形的平均谷值数量收敛于2.5的非整数谷值数量。

图9示出了根据一些实施例的类似于功率转换器200的测试功率转换器的实验结果的屏幕截图902、904。屏幕截图902、904中的每一个示出了一段时间内测试功率转换器的主开关的漏极-源极电压V_dsM1测量值。屏幕截图902展示了在^第1谷值与^第2谷值之间的分数谷值切换，以实现对测试功率转换器的负载的1.5A输出。屏幕截图904展示了在^第4谷值与^第5谷值之间的分数谷值切换，以实现对测试功率转换器的负载的0.75A输出。

图10示出了根据一些实施例的类似于功率转换器200的测试功率转换器的实验结果的屏幕截图1002、1004。屏幕截图1002、1004中的每一个示出了测试功率转换器的主开关的漏极-源极电压V_dsM1的时域(1002a/1004a)和频域(1002b/1004b)测量值。屏幕截图1002展示了在测试功率转换器的90Vac/5.1Vdc 1.5A操作条件下，当启用分数谷值切换(即，fractional_en＝1)时V_dsM1的时域和频域测量值，并且屏幕截图1004展示了当禁用分数谷值切换(即，fractional_en＝0)时V_dsM1的时域和频域测量值。如图所示，当启用分数谷值切换时，测试功率转换器的输出电压纹波有利地从340mV降低到260mV。当启用分数谷值切换时，测试功率转换器生成60kHz的频率分量，然而，60kHz的频率分量超出了可听噪声范围。

已经详细参考所公开的本发明的实施例，本发明的一个或多个实例已经在附图中示出。每个实例已经通过解释本技术而不是限制本技术的方式提供。事实上，尽管已经关于本发明的具体实施例详细地描述了本说明书，但将了解，本领域技术人员在获得对前述内容的理解后可以容易地设想出这些实施例的替代形式、变型形式和等效方案。例如，作为一个实施例的一部分示出或描述的特征可以与另一实施例一起使用以产生又一实施例。因此，本主题意图涵盖在所附权利要求及其等效物的范围内的所有此类修改和变化。在不脱离所附权利要求中具体地阐述的本发明的范围的情况下，对本发明的这些和其他修改和变型可以由本领域的一般技术人员实践。此外，本领域的一般技术人员将理解，前述描述仅仅是实例，并且不意图限制本发明。

Claims (21)

1.一种功率转换器控制器，其包括：

分数谷值控制器，其被配置成确定主开关的漏极节点处的谐振波形的目标谷值数量，所述目标谷值数量对应于所述主开关的期望断开时间，所述分数谷值控制器在多个调制后的断开时间之间调制所述主开关的断开时间；

其中：

所述目标谷值数量对应于所述主开关的所述漏极节点处的所述谐振波形的非整数谷值数量；

所述主开关的所述调制后的断开时间中的每一个对应于整数谷值数量；并且

所述主开关的所述多个调制后的断开时间具有对应于所述期望断开时间的平均值。

2.如权利要求1所述的功率转换器控制器，其中：

所述多个调制后的断开时间中的每一个调制后的断开时间对应于多个调制后的整数谷值数量中的相应调制后的整数谷值数量；

所述多个调制后的整数谷值数量包括一个或多个串联的第一整数谷值数量的第一序列，紧随其后的是一个或多个串联的第二整数谷值数量的第二序列；

所述第一序列的长度不同于所述第二序列的长度；并且

所述一个或多个第一整数谷值数量不等于所述一个或多个第二整数谷值数量。

3.如权利要求1所述的功率转换器控制器，其还包括：

所述分数谷值控制器的目标谷值发生器，所述目标谷值发生器被配置成基于所述主开关的所述期望断开时间与所述主开关的测量到的断开时间之间的差来生成所述目标谷值数量。

4.如权利要求1所述的功率转换器控制器，其还包括：

PWM斜坡发生器，其被配置成控制所述主开关；

功率优化控制器；

所述分数谷值控制器的断开时间比较模块，所述断开时间比较模块被配置成：i)从所述PWM斜坡发生器接收所述主开关的所述断开时间的测量值，并且ii)从所述功率优化控制器接收所述主开关的所述期望断开时间，并且基于所述断开时间的所述测量值与所述期望断开时间之间的差来发出断开时间调整信号；以及

所述分数谷值控制器的目标谷值确定模块，所述目标谷值确定模块被配置成接收所述断开时间调整信号并且基于所述断开时间调整信号生成所述目标谷值数量。

5.如权利要求1所述的功率转换器控制器，其还包括：

所述分数谷值控制器的可听噪声滤波器，所述可听噪声滤波器被配置成：i)在所述主开关的切换频率大于阈值切换频率的情况下，生成分数模式启用信号，并且ii)在所述主开关的所述切换频率不大于所述阈值切换频率的情况下，生成分数模式禁用信号。

6.如权利要求5所述的功率转换器控制器，其还包括：

所述分数谷值控制器的谷值整数调制器，所述谷值整数调制器被配置成基于所述目标谷值数量生成多个调制后的整数谷值数量，所述谷值整数调制器被配置成接收所述分数模式启用信号和所述分数模式禁用信号。

7.如权利要求6所述的功率转换器控制器，其中：

所述谷值整数调制器被配置成在接收到所述分数模式禁用信号时，使用第一调制器生成所述多个调制后的整数谷值数量；并且

所述谷值整数调制器被配置成在接收到所述分数模式启用信号时，使用第二调制器生成所述多个调制后的整数谷值数量。

8.如权利要求7所述的功率转换器控制器，其中：

所述第一调制器使用具有两个固定电平的滞后控制器来生成所述多个调制后的整数谷值数量。

9.如权利要求7所述的功率转换器控制器，其中：

所述第二调制器使用具有变化的第一电平和固定的第二电平的滞后控制器来生成所述多个调制后的整数谷值数量。

10.如权利要求7所述的功率转换器控制器，其中：

所述第二调制器使用∑-Δ调制器生成所述多个调制后的整数谷值数量。

11.一种功率转换器，其包括：

变压器，其具有被配置成接收输入电压的初级绕组和被配置成向负载提供输出电压的次级绕组；

主开关，其耦合到所述初级绕组并且被配置成控制通过所述初级绕组的电流以生成所述输出电压，在所述主开关的漏极节点处的谐振波形包括在所述主开关的断开时间期间的一个或多个谷值；以及

初级侧控制器，其被配置成控制所述主开关，所述初级侧控制器包括分数谷值控制器，所述分数谷值控制器被配置成控制所述主开关的所述断开时间；

其中：

所述分数谷值控制器被配置成确定与所述主开关的期望断开时间相对应的目标谷值数量，所述目标谷值数量对应于非整数谷值数量；

所述分数谷值控制器被配置成在多个调制后的断开时间之间调制所述主开关的所述断开时间，所述主开关的所述调制后的断开时间中的每一个对应于所述谐振波形的相应整数谷值数量；并且

所述主开关的所述多个调制后的断开时间具有对应于所述期望断开时间的平均值。

12.如权利要求11所述的功率转换器，其中：

所述多个调制后的断开时间中的每一个调制后的断开时间对应于多个调制后的整数谷值数量中的相应调制后的整数谷值数量；

所述多个调制后的整数谷值数量包括一个或多个串联的第一整数谷值数量的第一序列，紧随其后的是一个或多个串联的第二整数谷值数量的第二序列；

所述第一序列的长度不同于所述第二序列的长度；并且

所述一个或多个第一整数谷值数量不等于所述一个或多个第二整数谷值数量。

13.如权利要求11所述的功率转换器，其还包括：

所述初级侧控制器的谷值检测电路，所述谷值检测电路被配置成针对所述一个或多个谷值中的每个谷值生成谷值检测信号；以及

所述变压器的辅助绕组，所述辅助绕组耦合到所述谷值检测电路并且被配置成在所述主开关的所述断开时间期间提供与所述谐振波形的所述一个或多个谷值相对应的辅助电压，所述谷值检测信号是基于所述辅助电压生成的。

14.如权利要求11所述的功率转换器，其还包括：

所述分数谷值控制器的断开时间比较模块，所述断开时间比较模块被配置成：i)接收所述主开关的所述断开时间的测量值，并且ii)接收所述主开关的所述期望断开时间，并且基于所述断开时间的所述测量值与所述期望断开时间之间的差来发出断开时间调整信号；以及

所述分数谷值控制器的目标谷值确定模块，所述目标谷值确定模块被配置成接收所述断开时间调整信号并且基于所述断开时间调整信号生成所述目标谷值数量。

15.如权利要求11所述的功率转换器，其还包括：

所述分数谷值控制器的谷值整数调制器，所述谷值整数调制器被配置成接收所述目标谷值数量并且基于所述目标谷值数量生成多个调制后的整数谷值数量，所述调制后的整数谷值数量中的每一个对应于所述多个调制后的断开时间中的相应调制后的断开时间。

16.如权利要求15所述的功率转换器，其还包括：

所述初级侧控制器的谷值检测电路，所述谷值检测电路被配置成针对所述一个或多个谷值中的每个谷值生成谷值检测信号；

所述分数谷值控制器的谷值计数器，所述谷值计数器被配置成接收所述谷值检测信号中的每一个并且在接收到所述谷值检测信号中的每一个时使所述谷值计数递增；以及

所述分数谷值控制器的谷值计数比较块，所述谷值计数比较块被配置成将最近谷值计数与所述多个调制后的整数谷值数量中的最近调制后的谷值数量进行比较，并且在确定所述最近谷值计数超过所述最近调制后的谷值数量时发出PWM重置信号，所述PWM重置信号控制所述主开关的所述断开时间。

17.如权利要求15所述的功率转换器，其还包括：

所述分数谷值控制器的可听噪声滤波器，所述可听噪声滤波器被配置成：i)在所述主开关的切换频率大于阈值切换频率的情况下，生成分数模式启用信号，并且ii)在所述主开关的所述切换频率不大于所述阈值切换频率的情况下，生成分数模式禁用信号。

18.如权利要求17所述的功率转换器，其还包括：

所述谷值整数调制器的第一调制器；以及

所述谷值整数调制器的第二调制器；

其中：

所述谷值整数调制器被配置成在接收到所述分数模式禁用信号时，使用所述第一调制器生成所述多个调制后的整数谷值数量；并且

所述谷值整数调制器被配置成在接收到所述分数模式启用信号时，使用所述第二调制器生成所述多个调制后的整数谷值数量。

19.如权利要求18所述的功率转换器，其中：

所述第一调制器使用具有两个固定电平的滞后控制器来生成所述多个调制后的整数谷值数量。

20.如权利要求18所述的功率转换器，其中：

所述第二调制器使用具有变化的第一电平和固定的第二电平的滞后控制器来生成所述多个调制后的整数谷值数量。

21.如权利要求18所述的功率转换器，其中：

所述第二调制器使用∑-Δ调制器生成所述多个调制后的整数谷值数量。

Images