CN111865274B - 比较器电路 - Google Patents
比较器电路 Download PDFInfo
- Publication number
- CN111865274B CN111865274B CN201910332533.2A CN201910332533A CN111865274B CN 111865274 B CN111865274 B CN 111865274B CN 201910332533 A CN201910332533 A CN 201910332533A CN 111865274 B CN111865274 B CN 111865274B
- Authority
- CN
- China
- Prior art keywords
- transistor
- terminal
- transistors
- coupled
- positive feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims abstract description 21
- 230000001052 transient effect Effects 0.000 claims abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种比较器电路，包含：比较器，耦接于电源电压与接地电压之间，用来依据一组输入信号进行比较以产生比较信号；电流源；以及正反馈电路。比较器包含一组输入端子以及分别耦接于电源电压与节点或接地电压之间的多组晶体管。正反馈电路对节点进行正反馈操作以于节点产生多个瞬间电流，以使比较器响应所述组输入信号的切换实时切换比较信号。任一正反馈电路包含：第一开关，用来响应比较信号的切换启用或禁用所述任一正反馈电路，启用时，第一电流通过第一开关；以及一组晶体管，用来产生对应于第一电流的第二电流，多个瞬间电流中的一瞬间电流对应于第二电流。本发明的比较器电路能打破速度和功率之间权衡，达到电子装置的优化效能。
Description
技术领域
本发明有关于电子电路，尤其关于一种比较器电路。
背景技术
传统的比较器有许多缺点。例如，传统的比较器典型地受困于在速度和功率之间权衡(tradeoff)。另外，当传统的比较器实施成电容耦合动态偏置(capacitor-couplingdynamic biased)架构时，需要设置电容器，使电路架构的面积效率低，这可造成相关成本增加。此外，传统的电容耦合动态偏置比较器需要强大的针对输入的驱动能力，且对噪声和输入信号振幅敏感。因此，需要一种新颖的架构，以在没有副作用或较不可能带来副作用的状况下提升电子系统的整体效能。
发明内容
本发明的一目的在于公开一种比较器电路，以解决上述问题。
本发明的另一目的在于公开一种比较器电路，以在没有副作用或较不可能带来副作用的状况下达到电子装置的优化(optimal)效能。
本发明的又一目的在于公开一种比较器电路，以打破速度和功率之间权衡。
本发明的至少一实施例公开一种比较器电路，所述比较器电路可包含：一比较器，耦接于一电源电压与一接地电压之间，用来依据一组输入信号进行比较以产生至少一比较信号；一电流源；以及多个正反馈电路。所述比较器可包含：一组输入端子，用来接收所述组输入信号；一第一组晶体管，耦接于所述电源电压与一节点之间，其中所述第一组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第一组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的一输入端子，且所述第一组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；一第二组晶体管，耦接于所述电源电压与所述节点之间，其中所述第二组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的另一输入端子，且所述第二组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；一第三组晶体管，耦接于所述电源电压与所述接地电压之间，其中所述第三组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第三组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述比较器的输出级，且所述第三组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第一组晶体管中的所述另一晶体管的一控制端子；以及一第四组晶体管，耦接于所述电源电压与所述接地电压之间、且位于所述输出级中，其中所述第四组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第四组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述第三组晶体管中的所述晶体管的所述控制端子，且所述第四组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第二组晶体管中的所述另一晶体管的一控制端子。另外，所述电流源可耦接于所述节点与所述接地电压之间，且可用来提供电流。所述多个正反馈电路可耦接于所述电源电压与所述接地电压之间、且耦接至所述节点，并且可分别用来对所述节点进行多个正反馈操作以于所述节点产生多个瞬间电流，以使所述比较器响应所述组输入信号的切换实时切换所述至少一比较信号。此外，所述多个正反馈电路中的任一正反馈电路可包含：一第一开关，耦接至所述节点，用来响应所述至少一比较信号的切换启用或禁用所述任一正反馈电路，其中当所述任一正反馈电路被启用时，一第一电流通过所述第一开关；以及一组晶体管，耦接于所述电源电压与所述接地电压之间，用来产生彼此对应的所述第一电流与一第二电流，其中所述多个瞬间电流中的一瞬间电流对应于所述第二电流。
本发明的好处例如：所述比较器电路能打破速度和功率之间权衡，以在没有副作用或较不可能带来副作用的状况下达到电子装置的优化(optimal)效能。另外，所述比较器电路能通过正反馈(positive feedback)架构提供瞬间电流，以使所述比较器响应输入信号切换实时切换输出信号诸如所述至少一比较信号，借此达到极高的响应速度。相较于相关技术，本发明的比较器电路不但功能完善、且大小极为精巧。
附图说明
图1为依据本发明一实施例的一种比较器电路的示意图。
图2绘示依据本发明一实施例的于图1所示的比较器电路的一第一正反馈操作。
图3绘示依据本发明一实施例的于图1所示的比较器电路的一第二正反馈操作。
图4绘示依据本发明一实施例的于图2所示的第一正反馈操作实施细节。
图5绘示依据本发明一实施例的于图3所示的第二正反馈操作实施细节。
图6绘示依据本发明一实施例的相关信号。
其中，附图标记说明如下：
100 比较器电路
110 输入级
120 输出级
MP1A、MP1B、MP1C、 晶体管
MP2A、MP2B、MP2C、
MN1、MN2、
MN3A、MN3B、
MN4A、MN4B、
MN5A、MN5B
SW1A、SW1B、 开关
SW2A、SW2B
InN、InP 输入信号
OUT、OUT_N、OUT_INT 比较信号
IBias、IBias0、 电流
IBst_N、IBst_P
vBst_N、vBst_P 电压
VDD 电源电压
VSS 接地电压
具体实施方式
图1为依据本发明一实施例的一种比较器电路100的示意图。比较器电路100可包含：耦接于一电源电压VDD与一接地电压VSS之间的一比较器，其可包含图1所示架构中的位于中央的多个纵向电流路径上的多个晶体管，诸如晶体管MN1、MN2、MP1A、MP1B、MP2A、MP2B、MN5A与MN5B，其中所述比较器的输入级110可包含晶体管MN1与MN2，且所述比较器的输出级120可包含晶体管MP2B与MN5B；耦接至输出级120且用来缓冲比较器输出(例如输出级120的输出信号)的多个反相器(inverter)；产生电流IBias0的一电流源；以及耦接于电源电压VDD与接地电压VSS之间的多个正反馈电路，其可包含图1所示架构中的分别位于左侧及右侧的多个纵向电流路径上的多个晶体管，诸如晶体管MP1C、MP2C、MN3A、MN3B、MN4A与MN4B，且可包含开关SW1A、SW1B、SW2A与SW2B。如图1所示，开关SW1A与SW2A以及产生电流IBias0的所述电流源可耦接至一个共同节点，诸如开关SW1A与SW2A之间的一节点，且可通过所述节点耦接至输入级110(尤其，其内的晶体管MN1与MN2)。为了便于理解，从输入级110流向所述节点的电流IBias可包含多个子电流，诸如电流IBias0、IBst_N与IBst_P，但本发明不限于此。图1所示架构中采用了某些类型的金属氧化物半导体场效晶体管(Metal OxideSemiconductor Field Effect Transistor，可简称为“MOSFET”)，诸如P型(P-type)与N型(N-type)MOSFET，但本发明不限于此。
如图1所示，所述比较器可包含一组输入端子，诸如输入级110的左侧端子及右侧端子，其可分别耦接至晶体管MN1与MN2的各自的控制端子(诸如其栅极(gate)端子)。所述比较器可包含耦接于电源电压VDD与所述节点之间的一第一组晶体管MN1与MP1A以及一第二组晶体管MN2与MP2A，且可以还包含耦接于电源电压VDD与接地电压VSS之间的一第三组晶体管MN5A与MP1B以及一第四组晶体管MN5B与MP2B。例如，第一组晶体管MN1与MP1A中的晶体管MN1的一第一端子、一第二端子以及一控制端子(诸如其漏极(drain)端子、源极(source)端子以及栅极端子)可分别耦接至第一组晶体管MN1与MP1A中的另一晶体管MP1A的一第二端子(诸如其漏极端子)、所述节点以及所述组输入端子中的一输入端子(诸如输入级110的左侧端子)，且晶体管MP1A的一第一端子(诸如其源极端子)耦接至电源电压VDD；第二组晶体管MN2与MP2A中的晶体管MN2的一第一端子、一第二端子以及一控制端子(诸如其漏极端子、源极端子以及栅极端子)可分别耦接至第二组晶体管MN2与MP2A中的另一晶体管MP2A的一第二端子(诸如其漏极端子)、所述节点以及所述组输入端子中的另一输入端子(诸如输入级110的右侧端子)，且晶体管MP2A的一第一端子(诸如其源极端子)可耦接至电源电压VDD；第三组晶体管MN5A与MP1B中的晶体管MN5A的一第一端子、一第二端子以及一控制端子(诸如其漏极端子、源极端子以及栅极端子)可分别耦接至第三组晶体管MN5A与MP1B中的另一晶体管MP1B的一第二端子(诸如其漏极端子)、接地电压VSS以及所述比较器的输出级120，且晶体管MP1B的一第一端子以及一控制端子(诸如其源极端子以及栅极端子)可分别耦接至电源电压VDD以及第一组晶体管MN1与MP1A中的晶体管MP1A的一控制端子(诸如其栅极端子)；以及第四组晶体管MN5B与MP2B中的晶体管MN5B的一第一端子、一第二端子以及一控制端子(诸如其漏极端子、源极端子以及栅极端子)可分别耦接至第四组晶体管MN5B与MP2B中的另一晶体管MP2B的一第二端子(诸如其漏极端子)、接地电压VSS以及第三组晶体管MN5A与MP1B中的晶体管MN5A的所述控制端子(诸如其栅极端子)，且晶体管MP2B的一第一端子以及一控制端子(诸如其源极端子以及栅极端子)可分别耦接至电源电压VDD以及第二组晶体管MN2与MP2A中的晶体管MP2A的一控制端子(诸如其栅极端子)。
基于图1所示架构，所述比较器的输入级110也可以用来作为比较器电路100的输入级，且比较器电路100的输出级可包含所述比较器的输出级120以及耦接至输出级120的所述多个反相器。另外，第一组晶体管MN1与MP1A中的晶体管MP1A的所述控制端子与所述第二端子(诸如其栅极端子以及漏极端子)可彼此耦接，使晶体管MP1A被组态成二极管连接的(diode-connected)晶体管。第二组晶体管MN2与MP2A中的晶体管MP2A的所述控制端子与所述第二端子(诸如其栅极端子以及漏极端子)可彼此耦接，使晶体管MP2A被组态成二极管连接的晶体管。
依据本实施例，所述比较器可依据一组输入信号InN与InP进行比较以产生至少一比较信号(例如一或多个比较信号，诸如比较信号OUT_INT、OUT_N与OUT)，其中所述组输入端子(例如输入级110的左侧端子及右侧端子)可用来接收所述组输入信号InN与InP。所述电流源可耦接于所述节点与接地电压VSS之间，且可用来提供电流IBias0。比较器电路100可利用晶体管MN1、MN2、MP1A、MP1C、MN3A与MN3B以及开关SW1A与SW1B产生一第一正反馈，且可利用晶体管MN1、MN2、MP2A、MP2C、MN4A与MN4B以及开关SW2A与SW2B产生一第二正反馈。另外，所述多个正反馈电路可耦接至所述节点，并且可分别用来对所述节点进行多个正反馈操作以于所述节点产生多个瞬间电流，以使所述比较器响应所述组输入信号InN与InP的切换实时切换所述至少一比较信号(诸如比较信号OUT_INT、OUT_N与OUT)。于本实施例中，所述多个正反馈电路可包含耦接于电源电压VDD与所述节点之间的一第一正反馈电路与一第二正反馈电路，其中所述第一正反馈电路可包含晶体管MP1C、MN3A与MN3B以及开关SW1A与SW1B，且所述第二正反馈电路可包含晶体管MP2C、MN4A与MN4B以及开关SW2A与SW2B。所述第一正反馈电路可对所述节点进行所述多个正反馈操作中的一第一正反馈操作以于所述节点产生所述多个瞬间电流中的一第一瞬间电流，且所述第二正反馈电路可对所述节点进行所述多个正反馈操作中的一第二正反馈操作以于所述节点产生所述多个瞬间电流中的一第二瞬间电流。所述第一瞬间电流以及所述第二瞬间电流可分别对应于所述组输入信号InN与InP的第一切换以及第二切换，诸如从输入信号InP小于输入信号InN(例如InP<InN的状态)转变至输入信号InP大于输入信号InN(例如InP>InN的状态)的切换、以及从输入信号InP大于输入信号InN(例如InP>InN的状态)转变至输入信号InP小于输入信号InN(例如InP<InN的状态)的切换，但本发明不限于此。
基于图1所示架构，比较器电路100能打破速度和功率之间权衡，以在没有副作用或较不可能带来副作用的状况下达到电子装置的优化效能。尤其，通过所述多个正反馈电路中的任一正反馈电路(诸如所述第一正反馈电路以及所述第二正反馈电路中的任一者)，比较器电路100能提供对应的瞬间电流，以使所述比较器响应所述组输入信号InN与InP的输入信号切换实时切换输出信号诸如所述至少一比较信号，藉此达到极高的响应速度。
图2绘示依据本发明一实施例的于图1所示的比较器电路100的一第一正反馈操作。所述第一正反馈电路可包含耦接至所述节点的开关SW1A以及耦接于电源电压VDD与接地电压VSS之间的一组晶体管MP1C、MN3A与MN3B，且可包含耦接于晶体管MP1C与MN3A之间的开关SW1B。通过利用所述至少一比较信号中的某一个比较信号，诸如比较信号OUT，比较器电路100可启用(enable)或禁用(disable)所述第一正反馈电路，尤其，可打开或关闭开关SW1A与SW1B以对应地导通或断开相关的电流路径，诸如所述节点与晶体管MN3B之间的电流路径以及晶体管MP1C与MN3A之间的电流路径。当比较信号OUT是逻辑高(例如具有高电压位准)时，比较器电路100可通过比较信号OUT打开开关SW1A与SW1B以对应地导通这些电流路径。当比较信号OUT是逻辑低(例如具有低电压位准)时，比较器电路100可通过比较信号OUT关闭开关SW1A与SW1B以对应地断开这些电流路径。因此，开关SW1A与SW1B可响应所述至少一比较信号的切换启用或禁用所述第一正反馈电路。
举例来说，当所述第一正反馈电路被启用时，一第一电流诸如电流IBst_N可通过开关SW1A与晶体管MN3B，尤其，从输入级110开始，如对应的虚线箭头所示，其中电流IBst_N可视为电流IBias的一个子电流。所述组晶体管MP1C、MN3A与MN3B可产生彼此对应的所述第一电流与一第二电流。当所述第一正反馈电路被启用时，所述第二电流通过晶体管MP1C、开关SW1B与晶体管MN3A，如对应的虚线箭头所示，其中所述多个瞬间电流中的一瞬间电流(例如通过第一组晶体管MP1A与MN1的瞬间电流，如对应的虚线箭头所示)可对应于所述第二电流，尤其，这个瞬间电流可继续流向所述节点以形成正反馈，但本发明不限于此。
如图2所示，晶体管MN3A的一第一端子、一第二端子以及一控制端子(诸如其漏极端子、源极端子以及栅极端子)可分别耦接至晶体管MP1C的一第二端子(诸如其漏极端子)、接地电压VSS以及晶体管MN3B的一控制端子(诸如其栅极端子)，且晶体管MP1C的一第一端子以及一控制端子(诸如其源极端子以及栅极端子)可分别耦接至电源电压VDD以及第一组晶体管MN1与MP1A中的晶体管MP1A的所述控制端子(诸如其栅极端子)。晶体管MN3A的所述第一端子以及所述控制端子(诸如其漏极端子以及栅极端子)可彼此耦接，使晶体管MN3A被组态成二极管连接的晶体管，且晶体管MN3B的一第一端子以及一第二端子(诸如其漏极端子以及源极端子)可分别耦接至开关SW1A以及接地电压VSS，其中晶体管MN3A与MN3B可具有相同的栅极电压诸如电压VBst_N。另外，晶体管MN3B与MN3A的各自的特定参数(例如其各自的信道宽度)的比值可等于n，使通过晶体管MN3B的所述第一电流是通过晶体管MN3A的所述第二电流的n倍，其中n大于1。于是，比较器电路110可于所述组输入信号InN与InP切换的瞬间，及时地产生对应的瞬间电流。通过晶体管MN3B与MN3A之间的n倍放大，这个瞬间电流可为相当充足的电流。因此，通过所述第一正反馈电路，比较器电路100能提供对应的瞬间电流，以使所述比较器响应所述组输入信号InN与InP的输入信号切换实时切换输出信号诸如所述至少一比较信号，藉此达到极高的响应速度。
图3绘示依据本发明一实施例的于图1所示的比较器电路100的一第二正反馈操作。所述第二正反馈电路可包含耦接至所述节点的开关SW2A以及耦接于电源电压VDD与接地电压VSS之间的一组晶体管MP2C、MN4A与MN4B，且可包含耦接于晶体管MP2C与MN4A之间的开关SW2B。通过利用所述至少一比较信号中的某一个比较信号，诸如比较信号OUT_N，比较器电路100可启用或禁用所述第二正反馈电路，尤其，可打开或关闭开关SW2A与SW2B以对应地导通或断开相关的电流路径，诸如所述节点与晶体管MN4B之间的电流路径以及晶体管MP2C与MN4A之间的电流路径。当比较信号OUT_N是逻辑高(例如具有高电压位准)时，比较器电路100可通过比较信号OUT_N打开开关SW2A与SW2B以对应地导通这些电流路径。当比较信号OUT_N是逻辑低(例如具有低电压位准)时，比较器电路100可通过比较信号OUT_N关闭开关SW2A与SW2B以对应地断开这些电流路径。因此，开关SW2A与SW2B可响应所述至少一比较信号的切换启用或禁用所述第二正反馈电路。
举例来说，当所述第二正反馈电路被启用时，一第一电流诸如电流IBst_P可通过开关SW2A与晶体管MN4B，尤其，从输入级110开始，如对应的虚线箭头所示，其中电流IBst_P可视为电流IBias的一个子电流。所述组晶体管MP2C、MN4A与MN4B可产生彼此对应的所述第一电流与一第二电流。当所述第二正反馈电路被启用时，所述第二电流通过晶体管MP2C、开关SW2B与晶体管MN4A，如对应的虚线箭头所示，其中所述多个瞬间电流中的一瞬间电流(例如通过第二组晶体管MP2A与MN2的瞬间电流，如对应的虚线箭头所示)可对应于所述第二电流，尤其，这个瞬间电流可继续流向所述节点以形成正反馈，但本发明不限于此。
如图3所示，晶体管MN4A的一第一端子、一第二端子以及一控制端子(诸如其漏极端子、源极端子以及栅极端子)可分别耦接至晶体管MP2C的一第二端子(诸如其漏极端子)、接地电压VSS以及晶体管MN4B的一控制端子(诸如其栅极端子)，且晶体管MP2C的一第一端子以及一控制端子(诸如其源极端子以及栅极端子)可分别耦接至电源电压VDD以及第二组晶体管MN2与MP2A中的晶体管MP2A的所述控制端子(诸如其栅极端子)。晶体管MN4A的所述第一端子以及所述控制端子(诸如其漏极端子以及栅极端子)可彼此耦接，使晶体管MN4A被组态成二极管连接的晶体管，且晶体管MN4B的一第一端子以及一第二端子(诸如其漏极端子以及源极端子)可分别耦接至开关SW2A以及接地电压VSS，其中晶体管MN4A与MN4B可具有相同的栅极电压诸如电压VBst_P。另外，晶体管MN4B与MN4A的各自的特定参数(例如其各自的信道宽度)的比值可等于n，使通过晶体管MN4B的所述第一电流是通过晶体管MN4A的所述第二电流的n倍，其中n大于1。于是，比较器电路110可于所述组输入信号InN与InP切换的瞬间，及时地产生对应的瞬间电流。通过晶体管MN4B与MN4A之间的n倍放大，这个瞬间电流可为相当充足的电流。因此，通过所述第二正反馈电路，比较器电路100能提供对应的瞬间电流，以使所述比较器响应所述组输入信号InN与InP的输入信号切换实时切换输出信号诸如所述至少一比较信号，藉此达到极高的响应速度。
依据某些实施例，于一第一时间点，输入信号InN的电压位准小于输入信号InP的电压位准。当输入信号InN的电压位准增加并且接近输入信号InP的电压位准时，流入开关SW1A的电流迅速增加，直至饱和。于一第二时间点，输入信号InP的电压位准小于输入信号InN的电压位准。当输入信号InP的电压位准增加并且接近输入信号InN的电压位准时，流入开关SW2A的电流迅速增加，直至饱和。
图4绘示依据本发明一实施例的于图2所示的第一正反馈操作实施细节。电流IBst_N可载有(carry)所述第一正反馈电路于所述第一正反馈操作中产生的瞬间电流。所述第一正反馈电路可通过正反馈放大这个瞬间电流，以及时地切换所述至少一比较信号诸如比较信号OUT。图4所示的比较信号OUT附近的粗虚线指出比较信号OUT于所述第一正反馈操作不生效(例如所述第一正反馈电路被暂时地禁用或没有被实施)的情况下的落后波形。如图4所示，所述第一正反馈电路可将所述落后波形的切换边沿(edge)从落后时间点提前到很接近所述组输入信号InN与InP的输入信号切换时间点。通过利用所述第一正反馈电路，比较器电路100能提供这个瞬间电流，以使所述比较器响应所述组输入信号InN与InP的输入信号切换实时切换输出信号诸如所述至少一比较信号，藉此达到极高的响应速度。
图5绘示依据本发明一实施例的于图3所示的第二正反馈操作实施细节。电流IBst_P可载有所述第二正反馈电路于所述第二正反馈操作中产生的瞬间电流。所述第二正反馈电路可通过正反馈放大这个瞬间电流，以及时地切换所述至少一比较信号诸如比较信号OUT。图5所示的比较信号OUT附近的粗虚线指出比较信号OUT于所述第二正反馈操作不生效(例如所述第二正反馈电路被暂时地禁用或没有被实施)的情况下的落后波形。如图5所示，所述第二正反馈电路可将所述落后波形的切换边沿从落后时间点提前到很接近所述组输入信号InN与InP的输入信号切换时间点。通过利用所述第二正反馈电路，比较器电路100能提供这个瞬间电流，以使所述比较器响应所述组输入信号InN与InP的输入信号切换实时切换输出信号诸如所述至少一比较信号，藉此达到极高的响应速度。
图6绘示依据本发明一实施例的相关信号。电流IBias的所述多个子电流可包含电流IBias0、IBst_P与IBst_N。图6的最下方所示的粗虚线指出电流IBst_N与IBst_P的总和(summation)电流的波形，其中这些粗虚线中的不同类型的虚线可分别对应于电流IBst_P与IBst_N。由于电流IBias等于电流IBias0、IBst_P与IBst_N的总和，也就是电流IBias0与所述总和电流的总和，故电流IBias相对于所述总和电流的偏移(offset)等同于电流IBias0。本实施例与前述实施例相仿的内容在此不重复赘述。
依据某些实施例，电流IBst_P所载有的瞬间电流以及电流IBst_N所载有的瞬间电流可以远大于电流IBias0。例如，电流IBias0可具有一预定电流值，诸如5nA(nanoampere；毫微安)，且这些瞬间电流的各自的电流值可以达到200nA，但本发明不限于此。
依据某些实施例，比较器电路100可利用彼此为反相讯号的比较信号OUT与OUT_N交替地(alternately)启用或禁用所述第一正反馈电路与所述第二正反馈电路，尤其，交替地打开或关闭所述第一正反馈电路中的一第一组开关SW1A与SW1B以及所述第二正反馈电路中的一第二组开关SW2A与SW2B。例如，当打开第二组开关SW2A与SW2B时，比较器电路100关闭第一组开关SW1A与SW1B；以及当打开第一组开关SW1A与SW1B时，比较器电路100关闭第二组开关SW2A与SW2B。当所述组输入信号InN与InP的电压位准彼此接近时，比较器电路100可利用所述多个正反馈电路中的某一个正反馈电路(诸如所述第一正反馈电路或所述第二正反馈电路)为输入级110产生大的偏置电流(bias current)，诸如通过正反馈放大的瞬间电流，并且通过如此大的偏置电流减小传播延迟(propagation delay)，以达到极高的响应速度。于所述比较器切换以后，所述组输入信号InN与InP的电压位准彼此偏离。在这个情况下，偏置电流再次恢复到电流IBias0。所述比较器的偏置电流可以仅在所述组输入信号InN与InP的电压位准彼此接近时被提升，并且在所述组输入信号InN与InP的电压位准彼此偏离以后被减小为小的恒定电流，诸如电流IBias0。这些实施例与前述实施例相仿的内容在此不重复赘述。
依据某些实施例，图1所示架构可应用于需要比较器的各种类型的电路设计，例如，锁相环(phase-locked loop，PLL)、振荡器、电源管理电路、模数转换器(analog-to-digital converter，ADC)等。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种比较器电路，其特征在于，包含：
一比较器，耦接于一电源电压与一接地电压之间，用来依据一组输入信号进行比较以产生至少一比较信号，其中所述比较器包含：
一组输入端子，用来接收所述组输入信号；
一第一组晶体管，耦接于所述电源电压与一节点之间，其中所述第一组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第一组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的一输入端子，且所述第一组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；
一第二组晶体管，耦接于所述电源电压与所述节点之间，其中所述第二组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的另一输入端子，且所述第二组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；
一第三组晶体管，耦接于所述电源电压与所述接地电压之间，其中所述第三组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第三组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述比较器的输出级，且所述第三组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第一组晶体管中的所述另一晶体管的一控制端子；以及
一第四组晶体管，耦接于所述电源电压与所述接地电压之间、且位于所述输出级中，其中所述第四组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第四组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述第三组晶体管中的所述晶体管的所述控制端子，且所述第四组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第二组晶体管中的所述另一晶体管的一控制端子；以及
一电流源，耦接于所述节点与所述接地电压之间，用来提供电流；以及
多个正反馈电路，耦接于所述电源电压与所述接地电压之间、且耦接至所述节点，分别用来对所述节点进行多个正反馈操作以于所述节点产生多个瞬间电流，以使所述比较器响应所述组输入信号的切换实时切换所述至少一比较信号，其中所述多个正反馈电路中的任一正反馈电路包含：
一第一开关，耦接至所述节点，用来响应所述至少一比较信号的切换启用或禁用所述任一正反馈电路，其中当所述任一正反馈电路被启用时，一第一电流通过所述第一开关；以及
一组晶体管，耦接于所述电源电压与所述接地电压之间，用来产生彼此对应的所述第一电流与一第二电流，其中所述多个瞬间电流中的一瞬间电流对应于所述第二电流。
2.如权利要求1所述的比较器电路，其特征在于，当所述任一正反馈电路被启用时，所述第二电流通过所述组晶体管中的一第一晶体管以及一第二晶体管，以及所述第一电流通过所述组晶体管中的一第三晶体管。
3.如权利要求2所述的比较器电路，其特征在于，所述第一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二晶体管的一第二端子、所述接地电压以及所述第三晶体管的一控制端子，且所述第二晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第一组晶体管中的所述另一晶体管的所述控制端子。
4.如权利要求3所述的比较器电路，其特征在于，所述第一晶体管的所述第一端子以及所述控制端子彼此耦接，使所述第一晶体管被组态成二极管连接的晶体管；以及所述第三晶体管与所述第一晶体管的各自的特定参数的比值等于n，使通过所述第三晶体管的所述第一电流是通过所述第一晶体管的所述第二电流的n倍，其中n大于1。
5.如权利要求2所述的比较器电路，其特征在于，所述第一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二晶体管的一第二端子、所述接地电压以及所述第三晶体管的一控制端子，且所述第二晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第二组晶体管中的所述另一晶体管的所述控制端子。
6.如权利要求5所述的比较器电路，其特征在于，所述第一晶体管的所述第一端子以及所述控制端子彼此耦接，使所述第一晶体管被组态成二极管连接的晶体管；以及所述第三晶体管与所述第一晶体管的各自的特定参数的比值等于n，使通过所述第三晶体管的所述第一电流是通过所述第一晶体管的所述第二电流的n倍，其中n大于1。
7.如权利要求2所述的比较器电路，其特征在于，所述第三晶体管的一第一端子以及一第二端子分别耦接至所述第一开关以及所述接地电压。
8.如权利要求2所述的比较器电路，其特征在于，所述任一正反馈电路包含：
一第二开关，耦接于所述第一晶体管与所述第二晶体管之间，用来响应所述至少一比较信号的所述切换启用或禁用所述任一正反馈电路，其中当所述任一正反馈电路被启用时，所述第二电流通过所述第二开关。
9.如权利要求1所述的比较器电路，其特征在于，所述多个正反馈电路包含：
一第一正反馈电路，耦接于所述电源电压与所述节点之间，用来对所述节点进行所述多个正反馈操作中的一第一正反馈操作以于所述节点产生所述多个瞬间电流中的一第一瞬间电流；以及
一第二正反馈电路，耦接于所述电源电压与所述节点之间，用来对所述节点进行所述多个正反馈操作中的一第二正反馈操作以于所述节点产生所述多个瞬间电流中的一第二瞬间电流；
其中所述第一瞬间电流以及所述第二瞬间电流分别对应于所述组输入信号的第一切换以及第二切换。
10.如权利要求1所述的比较器电路，其特征在于，所述第一组晶体管中的所述另一晶体管的所述控制端子与所述第二端子彼此耦接，使所述第一组晶体管中的所述另一晶体管被组态成二极管连接的晶体管；以及所述第二组晶体管中的所述另一晶体管的所述控制端子与所述第二端子彼此耦接，使所述第二组晶体管中的所述另一晶体管被组态成二极管连接的晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910332533.2A CN111865274B8 (zh) | 2019-04-24 | 2019-04-24 | 比较器电路 |
| US16/671,137 US10693447B1 (en) | 2019-04-24 | 2019-10-31 | Comparator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910332533.2A CN111865274B8 (zh) | 2019-04-24 | 2019-04-24 | 比较器电路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| CN111865274A CN111865274A (zh) | 2020-10-30 |
| CN111865274B true CN111865274B (zh) | 2024-01-30 |
| CN111865274B8 CN111865274B8 (zh) | 2024-03-08 |
Family
ID=71104842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910332533.2A Active CN111865274B8 (zh) | 2019-04-24 | 2019-04-24 | 比较器电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10693447B1 (zh) |
| CN (1) | CN111865274B8 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11626868B1 (en) * | 2022-01-27 | 2023-04-11 | Elite Semiconductor Microelectronics Technology Inc. | Comparator circuit with dynamic biasing |
| US20240162224A1 (en) * | 2022-11-14 | 2024-05-16 | Cambridge Gan Devices Limited | Current sensing in power semiconductor devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025352A (zh) * | 2010-11-08 | 2011-04-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种迟滞电压比较器 |
| JP2017046046A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | コンパレータ、電子回路、及びコンパレータの制御方法 |
| US9654092B1 (en) * | 2016-08-08 | 2017-05-16 | Xcelsem, Llc | High speed gain stage with analog input and determinable digital output using regenerative feedback |
| CN107888171A (zh) * | 2017-11-16 | 2018-04-06 | 上海北京大学微电子研究院 | 一种高速低回踢噪声动态比较器及电路 |
| CN108768352A (zh) * | 2018-07-17 | 2018-11-06 | 上海艾为电子技术股份有限公司 | 比较器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488321A (en) * | 1993-04-07 | 1996-01-30 | Rambus, Inc. | Static high speed comparator |
| US8476935B2 (en) * | 2009-07-02 | 2013-07-02 | Robert Bosch Gmbh | Comparator with self-limiting positive feedback |
| IT201600076746A1 (it) * | 2016-07-21 | 2018-01-21 | St Microelectronics Srl | Circuito comparatore a tempo continuo ad alta velocita' |
| US10491205B2 (en) * | 2017-12-15 | 2019-11-26 | Qualcomm Incorporated | Comparator for globally distributed regulators |
| CN110568896B (zh) * | 2018-06-05 | 2021-01-05 | 中芯国际集成电路制造(北京)有限公司 | 比较器、集成电路和方法 |
-
2019
- 2019-04-24 CN CN201910332533.2A patent/CN111865274B8/zh active Active
- 2019-10-31 US US16/671,137 patent/US10693447B1/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025352A (zh) * | 2010-11-08 | 2011-04-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种迟滞电压比较器 |
| JP2017046046A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | コンパレータ、電子回路、及びコンパレータの制御方法 |
| US9654092B1 (en) * | 2016-08-08 | 2017-05-16 | Xcelsem, Llc | High speed gain stage with analog input and determinable digital output using regenerative feedback |
| CN107888171A (zh) * | 2017-11-16 | 2018-04-06 | 上海北京大学微电子研究院 | 一种高速低回踢噪声动态比较器及电路 |
| CN108768352A (zh) * | 2018-07-17 | 2018-11-06 | 上海艾为电子技术股份有限公司 | 比较器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111865274B8 (zh) | 2024-03-08 |
| US10693447B1 (en) | 2020-06-23 |
| CN111865274A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847234B2 (en) | Comparison apparatus operated at a low voltage | |
| US8237499B2 (en) | Feedforward controlled envelope modulator and feedforward control circuit thereof | |
| USRE47743E1 (en) | Output buffer circuit and method for avoiding voltage overshoot | |
| US10361669B2 (en) | Output circuit | |
| KR100842402B1 (ko) | 스태틱 전류를 차단하고 고속 레벨 쉬프팅을 수행하기 위한레벨 쉬프터 | |
| US7391825B2 (en) | Comparator circuit having reduced pulse width distortion | |
| CN111865274B (zh) | 比较器电路 | |
| CN112865763B (zh) | 比较器 | |
| US10447208B2 (en) | Amplifier having a switchable current bias circuit | |
| US7821327B2 (en) | High voltage input receiver using low voltage transistors | |
| KR100559406B1 (ko) | 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법 | |
| US7868695B2 (en) | Differential amplifier | |
| US8164364B2 (en) | Circuitry and method for preventing base-emitter junction reverse bias in comparator differential input transistor pair | |
| KR102304514B1 (ko) | 증폭 회로 | |
| CN107404291B (zh) | 偏置电路和低噪声放大器 | |
| KR100290186B1 (ko) | 반도체 집적 회로 | |
| US10411676B2 (en) | Voltage comparator | |
| CN108768352B (zh) | 比较器 | |
| US6911871B1 (en) | Circuit with voltage clamping for bias transistor to allow power supply over-voltage | |
| CN116979910A (zh) | 改进放大器的性能规格的方法及设备 | |
| US20250392111A1 (en) | Dynamic overcurrent threshold | |
| US8957726B2 (en) | Amplification circuit and method therefor | |
| US8354874B1 (en) | Kickback cancellation in class B type circuits using AC coupling | |
| US10432156B2 (en) | Semiconductor device | |
| CN117713700A (zh) | 运算放大器及包络跟踪电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CI03 | Correction of invention patent |
Correction item: Address Correct: 400039, 9th Floor, Building 1, Kangtian West Jinhui, No. 60 Kecheng Road, Jiulongpo District, Chongqing Number: 05-01 Volume: 40 Correction item: Address Correct: 400039, 9th Floor, Building 1, Kangtian West Jinhui, No. 60 Kecheng Road, Jiulongpo District, Chongqing False: 9th Floor, Building 1, Kangtian West Jinhui, No. 60 Kecheng Road, Jiulongpo District, Chongqing, 400000 Number: 05-01 Page: The title page Volume: 40 |
|
| CI03 | Correction of invention patent | ||
| OR01 | Other related matters | ||
| OR01 | Other related matters |