CN111835346B - 时钟数据恢复电路 - Google Patents

Abstract

本申请涉及一种时钟数据恢复电路以及环路调节方法，该时钟数据恢复电路包括：LC振荡器，用于输出预定频率的信号；第一频率检测模块，所述第一频率检测模块包括两个输入端，所述第一频率检测模块用于根据两个输入端输入的信号之间的频率差输出驱动电流，所述第一频率检测模块的一个输入端连接所述LC振荡器的输出端；第二频率检测模块，所述第二频率检测模块包括时钟输入端和数据输入端，所述第二频率检测模块用于根据所述第二频率检测模块的时钟输入端输入的信号与所述第二频率检测模块的数据输入端输入的信号之间的频率差输出驱动电流。本申请提供的技术方案，可以有效减少IC芯片的管脚，降低IC芯片的制造成本。

Description

时钟数据恢复电路

技术领域

本申请涉及集成电路技术领域，特别涉及一种时钟数据恢复电路。

背景技术

在串行通信系统中，时钟数据恢复电路在接收的IC芯片起着关键的作用，接收的IC芯片通过时钟数据恢复电路从输入的串行数据中提取出时钟并且进行数据恢复。

进行数据恢复的前提是需要保证输入的串行数据与IC芯片内部的时钟同步，相关技术中，IC芯片的时钟数据恢复电路设计一般由片外结构来提供时钟参考源，比如由片外的晶体振荡器来提供参考时钟，由于需要通过片外结构来提供参考时钟，从而会使得IC芯片的管脚较多，也使得IC芯片的制造成本较高。

发明内容

本申请的目的在于提供一种时钟数据恢复电路，以解决现有技术中需要通过片外结构来提供时钟参考源，而导致IC芯片的管脚较多，制造成本高的技术问题。

为解决上述技术问题，本申请采用如下技术方案：

根据本申请的一个方面，本申请提供了一种时钟数据恢复电路，包括：LC振荡器，用于输出预定频率的信号；第一频率检测模块，所述第一频率检测模块包括两个输入端，所述第一频率检测模块用于根据两个输入端输入的信号之间的频率差输出驱动电流，所述第一频率检测模块的一个输入端连接所述LC振荡器的输出端；第二频率检测模块，所述第二频率检测模块包括时钟输入端和数据输入端，所述第二频率检测模块用于根据所述第二频率检测模块的时钟输入端输入的信号与所述第二频率检测模块的数据输入端输入的信号之间的频率差输出驱动电流，所述第二频率检测模块的时钟输入端接入串行数据信号；相位锁定模块，所述相位锁定模块包括时钟输入端和数据输入端，所述相位锁定模块用于根据所述相位锁定模块的时钟输入端输入的信号与所述相位锁定模块的数据输入端输入的信号之间的相位差输出驱动电流，所述相位锁定模块的数据输入端接入所述串行数据信号；滤波器，所述滤波器用于根据输入的驱动电流输出驱动电压，所述滤波器的输入端分别连接所述第一频率检测模块的输出端、所述第二频率检测模块的输出端以及所述相位锁定模块的输出端；压控振荡器，所述压控振荡器用于根据输入的驱动电压调节输出信号的频率和相位，所述压控振荡器的输入端连接所述滤波器的输出端，所述压控振荡器的输出端分别连接所述第一频率检测模块的另一输入端、所述第二频率检测模块的数据输入端以及所述相位锁定模块的时钟输入端。

在一些实施例中，所述第一频率检测模块包括：鉴频器，所述鉴频器的两个输入端分别连接所述LC振荡器的输出端以及所述压控振荡器的输出端；第一电荷泵，所述第一电荷泵的输入端连接所述鉴频器的输出端，所述第一电荷泵的输出端连接所述滤波器的输入端。

在一些实施例中，所述第二频率检测模块包括：高精度频率检测子模块，所述高精度频率检测子模块包括时钟输入端和数据输入端，所述高精度频率检测子模块用于根据所述高精度频率检测子模块的时钟输入端输入的信号以及所述高精度频率检测子模块的数据输入端输入的信号之间的频率差输出偏差电压，所述高精度频率检测子模块的数据输入端连接所述压控振荡器的输出端，所述高精度频率检测子模块的时钟输入端接入所述串行数据信号；第二电荷泵，用于根据输入的偏差电压输出驱动电流，所述第二电荷泵的输入端连接所述高精度频率检测电路的输出端，所述第二电荷泵的输出端连接所述滤波器的输入端。

在一些实施例中，所述高精度频率检测子模块包括；数据采样电路，所述数据采样电路包括时钟输入端和数据输入端，所述数据采样电路用于根据所述数据采样电路的时钟输入端输入的信号以及所述数据采样电路的数据输入端输入的信号之间的频率差输出频率偏差信号，所述数据采样电路的数据输入端连接所述压控振荡器的输出端，所述数据采样电路的时钟输入端接入所述串行数据信号；数据处理电路，所述数据采样电路用于根据输入的频率偏差信号输出偏差电压，所述数据处理电路的输入端连接所述数据采样电路的输出端，所述数据处理电路的输出端连接所述第二电荷泵的输入端。

在一些实施例中，所述数据采样电路包括：第一触发器，所述第一触发器的数据接入端连接所述压控振荡器的输出端，所述第一触发器的时钟接入端接入所述串行数据信号，所述第一触发器的正相输出端连接所述数据处理电路的输入端；第二触发器，所述第二触发器的数据接入端连接所述压控振荡器的输出端，所述第二触发器的时钟接入端接入所述串行数据信号，所述第二触发器的正相输出端连接所述数据处理电路的输入端；第三触发器，所述第三触发器的数据接入端连接所述压控振荡器的输出端，所述第三触发器的时钟接入端接入所述串行数据信号，所述第三触发器的正相输出端连接所述数据处理电路的输入端；第四触发器，所述第四触发器的数据接入端连接所述压控振荡器的输出端，所述第四触发器的时钟接入端接入所述串行数据信号，所述第四触发器的正相输出端连接所述数据处理电路的输入端。

在一些实施例中，所述数据处理电路包括：第一异或门电路，所述第一异或门电路的输入端分别连接所述第一触发器的正相输出端以及所述第三触发器的正相输出端；第二异或门电路，所述第二异或门电路的输入端分别连接所述第二触发器的正相输出端以及所述第四触发器的正相输出端；第五触发器，所述第五触发器的时钟输入端连接所述压控振荡器的输出端，所述第五触发器的数据输入端连接所述第一异或门电路的输出端；第六触发器，所述第六触发器的时钟输入端连接所述压控振荡器的输出端，所述第六触发器的数据输入端连接所述第二异或门电路的输出端；第七触发器，所述第七触发器的时钟输入端连接所述压控振荡器的输出端，所述第七触发器的数据输入端连接所述第五触发器的输出端；第八触发器，所述第八触发器的时钟输入端连接所述压控振荡器的输出端，所述第八触发器的数据输入端连接所述第六触发器的输出端；逻辑门电路，所述逻辑门电路的输入端分别连接所述第五触发器的正相输出端、所述第五触发器的反相输出端、所述第六触发器的正相输出端、所述第七触发器的正相输出端、所述第七触发器的反相输出端以及所述第八触发器的正相输出端，所述逻辑门电路的输出端连接所述第二电荷泵的输入端。

在一些实施例中，所述逻辑门电路包括：第一与门电路，所述第一与门电路的输入端分别连接所述第五触发器的反相输出端以及所述第七触发器的正相输出端；与非门电路，所述与非门电路的输入端分别连接所述第六触发器的正相输出端以及所述第八触发器的正相输出端；第二与门电路，所述第二与门电路的输入端分别连接所述第五触发器的正相输出端以及所述第七触发器的反相输出端；第三与门电路，所述第三与门电路的输入端分别连接所述第一与门电路的输出端以及所述与非门电路的输出端，所述第三与门电路的输出端连接所述第二电荷泵的输入端；第四与门电路，所述第四与门电路的输入端分别连接所述第二与门电路的输出端以及所述与非门电路的输出端，所述第四与门电路的输出端连接所述第二电荷泵的输入端。

在一些实施例中，所述相位锁定电路包括：鉴相器，所述鉴相器的数据输入端接入所述串行数据信号，所述鉴相器的时钟输入端连接所述压控振荡器的输出端；第三电荷泵，所述第三电荷泵的输入端连接所述鉴相器的输出端，所述第三电荷泵的输出端连接所述滤波器的输入端。

在一些实施例中，所述鉴相器包括：第一锁存器，所述第一锁存器的时钟输入端连接所述压控振荡器的输出端，所述第一锁存器的数据输入端接入所述串行数据信号；第二锁存器，所述第二锁存器的时钟输入端连接所述压控振荡器的输出端，所述第二锁存器的数据输入端接入所述串行数据信号；第三锁存器，所述第三锁存器的时钟输入端连接所述压控振荡器的输出端，所述第三锁存器的数据输入端接入所述串行数据信号；第四锁存器，所述第四锁存器的时钟输入端连接所述压控振荡器的输出端，所述第是锁存器的数据输入端接入所述串行数据信号；第三异或门电路，所述第三异或门电路的输入端分别连接所述第一锁存器的正相输出端以及所述第三锁存器的正相输出端，所述第三异或门电路的输出端连接所述第三电荷泵的输入端；第四异或门电路，所述第四异或门电路的输入端分别连接所述第二锁存器的正相输出端以及第四锁存器的正相输出端，所述第四异或门电路的输出端连接所述第三电荷泵的输入端。

在一些实施例中，所述第一频率检测模块还包括除频器，所述除频器的输入端连接所述压控振荡器的输出端，所述除频器的输出端连接所述鉴频器的输入端；所述时钟数据恢复电路还包括解串器，所述解串器的输入端连接所述相位锁定模块的输出端。

根据本申请的一个方面，本申请提供了一种环路调节方法，应用于上述实施例中的时钟数据恢复电路，所述环路调节方法包括：所述第一频率检测模块基于所述LC振荡器输出信号的频率调节所述压控振荡器输出信号的频率；若所述第一频率检测模块检测到所述压控振荡器输出信号和所述LC振荡器输出信号之间的频率差达到预定频率差阈值，则停止基于所述LC振荡器输出信号的频率调节所述压控振荡器输出信号的频率；所述第二频率检测模块基于所述串行数据信号的数据传输速率调节所述压控振荡器输出信号的频率；若所述第二频率检测模块检测到所述压控振荡器输出信号的频率与所述串行数据信号的数据传输速率一致，则停止基于所述串行数据信号的数据传输速率调节所述压控振荡器输出信号的频率；所述相位锁定模块基于所述串行数据信号的相位调节所述压控振荡器输出信号的相位；所述相位锁定模块基于所述串行数据信号的相位调节所述压控振荡器输出信号的相位，以使得所述压控振荡器输出信号的相位与所述串行数据信号的相位一致。

由上述技术方案可知，本申请至少具有如下优点和积极效果：通过在IC芯片设置上述时钟数据恢复电路，可以使得在IC芯片没有通过片外的晶体振荡器来提供参考时钟的情况下，也能使得IC芯片内部能与外部的串行数据信号进行时钟同步，可以有效减少IC芯片的管脚，降低IC芯片的制造成本。

附图说明

图1为本申请一实施例中的时钟数据恢复电路的模块示意图；

图2为本申请另一实施例中的时钟数据恢复电路的模块示意图；

图3为本申请一实施例中的数据采样电路的电路示意图；

图4为本申请一实施例中的数据处理电路的电路示意图；

图5为本申请一实施例中的鉴相器的电路示意图；

图6为本申请一实施例中的环路调节方法的示意图。

具体实施方式

体现本申请特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本申请能够在不同的实施方式上具有各种的变化，其皆不脱离本申请的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本申请。

参考图1，图1为本申请一实施例中的时钟数据恢复电路的模块示意图，本实施例中的时钟数据恢复电路一般应用于串行通信系统中的IC芯片中，本实施例中的时钟数据恢复电路可以包括LC振荡器11、第一频率检测模块12、第二频率检测模块13、相位锁定模块14、滤波器15以及压控振荡器16。

第一频率检测模块12包括两个输入端，第一频率检测模块12的一个输入端连接LC振荡器11的输出端；第二频率检测模块13包括时钟输入端和数据输入端，第二频率检测模块13的时钟输入端接入串行数据信号17，该串行数据信号17为IC需要进行时钟同步的外部串行数据信号；相位锁定模块14包括时钟输入端和数据输入端，相位锁定模块14的数据输入端也接入外部串行数据信号17；滤波器15的输入端分别连接第一频率检测模块12的输出端、第二频率检测模块13的输出端以及相位锁定模块14的输出端；压控振荡器16的输入端连接滤波器15的输出端，压控振荡器16的输出端分别连接第一频率检测模块12的另一输入端、第二频率检测模块13的数据输入端以及相位锁定模块14的时钟据输入端。

LC振荡器11可以为IC芯片内部的LC振荡电路，该LC振荡电路可以输出预定频率的信号。

第一频率检测模块12为进行频率检测的模块，第一频率检测模块12可以检测两个输入端输入的信号之间的频率差，并根据检测的频率差输出驱动电流。

第二频率检测模块13也为进行频率检测的模块，第二频率检测模块13可以检测其时钟输入端输入的信号与其数据输入端输入的信号之间的频率差，并根据检测的频率差输出驱动电流，需要指出的是，第二频率检测模块13为精准度高于第一频率检测模块12的频率检测模块。

相位锁定模块14为可以实现相位检测的模块，该模块可以检测其时钟输入端输入的信号和其数据输入端输入的信号之间的相位差，并根据检测的相位差输出驱动电流。

滤波器15用于对输入的驱动电流进行转换处理，输出与输入的驱动电流对应的驱动电压。

压控振荡器16可以根据输入的驱动电压调节输出信号的频率和相位。

在一个实施例中，LC振荡器11、第一频率检测模块12、滤波器15以及压控振荡器16组成第一频率检测环路。在第一频率检测环路中，IC芯片可以控制LC振荡器11产生预定频率的参考信号，该频率为根据所接入的外部的串行数据信号17的数据传输速率来确定。需要指出的是，LC振荡器11输出信号的频率与外部的串行数据信号17的数据传输速率的误差较大，并不能作为IC芯片内部与外部的串行数据信号17进行时钟同步的时钟信号，因此还需要进行调节。

在第一频率检测环路中，LC振荡器11将产生的预定频率的信号输入至第一频率检测模块12的一个输入端。第一频率检测模块12的输入端还接入压控振荡器16的输出信号，第一频率检测模块12对LC振荡器11输出信号以及压控振荡器16输出信号进行频率检测，确定两个信号之间的频率差值，并根据检测的频率差值输出驱动电流，第一频率检测模块12输出驱动电流至滤波器15，经由滤波器15进行转换处理后产生对应的输出电压，滤波器15将该输出电压输入到压控振荡器16，实现对压控振荡器16输出信号的频率进行调节，进而实现对压控振荡器16输出信号的频率与外部的串行数据信号17的数据传输速率之间的频率误差处在预定误差范围内，以便于IC芯片内部与外部的串行数据信号17进行时钟同步。

在第一频率检测环路中，当压控振荡器16输出信号的频率与串行数据信号17的数据传输速率之间的频率差处在预定误差范围内时，停止基于LC振荡器11输出信号的频率调节压控振荡器16输出信号的频率，实现对第一频率检测环路进行锁定。在第一频率检测环路锁定后，压控振荡器16输出信号的频率保持不变。上述预定误差范围可以为压控振荡器输出信号的频率和串行数据信号17的数据传输速率之间的频率差与串行数据信号17的数据传输速率的比值是否小于或等于预定值，如是否小于或等于10％，该预定值在此处不作限定。

在一个实施例中，第二频率检测模块13、滤波器15以及压控振荡器16组成第二频率检测环路，第二频率检测环路需要在第一频率检测环路处于锁定状态时开启。在第二频率检测环路中，第二频率检测模块13的时钟输入端接入外部的串行数据信号17，数据输入端接入压控振荡器16在第一频率检测环路处于锁定状态时的输出信号。第二频率检测模块13对输入的压控振荡器16的输出信号和串行数据信号17进行频率检测，确定两个信号之间的频率差值，并根据检测的频率差值输出驱动电流，第二频率检测模块13输出驱动电流至滤波器15，经由滤波器15进行转换处理后产生对应的输出电压，滤波器15将该输出电压输入到压控振荡器16中，实现对压控振荡器16的输出信号的频率进行调节，以实现对压控振荡器16输出信号的频率进行精确度更高的调节，以使得压控振荡器16输出信号的频率与外部的串行数据信号17的数据传输速率一致。

在第二频率检测环路中，当压控振荡器16输出信号的频率与外部的串行数据信号17的数据传输速率一致时，停止基于外部的串行数据信号17的数据传输速率调节压控振荡器16输出信号的频率，实现对第二频率检测环路进行锁定。在第二频率检测环路锁定后，压控振荡器16输出信号的频率与串行数据的数据传输速率一致，且压控振荡器16输出信号的频率会保持不变。

在一个实施例中，相位锁定模块14、滤波器15以及压控振荡器16组成相位锁定环路，相位锁定环路需要在第二频率检测环路处于锁定状态时开启。在相位锁定环路中，相位锁定模块14的时钟输入端接入压控振荡器16在第二频率检测环路处于锁定状态时的输出信号，其数据输入端接入外部的串行数据信号17。相位锁定模块14对输入的压控振荡器16的输出信号和串行数据信号17进行相位检测，确定两个信号之间的相位差值，并根据检测的相位差值输出驱动电流，相位锁定模块14输出驱动电流至滤波器15，经由滤波器15进行转换处理后产生对应的输出电压，滤波器15将该输出电压输入到压控振荡器16中，实现对压控振荡器16输出信号的相位进行调节，以使得压控振荡器16输出信号的相位与外部的串行数据信号17的相位一致。

在相位锁定环路中，当压控振荡器16输出信号的相位与外部的串行数据信号17的相位一致时，停止串行数据信号17的相位调节压控振荡器16输出信号的相位，实现对相位锁定环路进行锁定。在相位锁定环路锁定后，压控振荡器16输出信号的频率与串行数据的数据传输速率保持一致，且压控振荡器16输出信号的相位与串行数据信号17的相位也一致，进而使得IC芯片内部能与外部的串行数据信号17进行时钟同步，以便于实现IC芯片的时钟和数据恢复的系统功能。

以上可以看出，通过在IC芯片设置上述时钟数据恢复电路，可以使得在IC芯片没有通过片外的晶体振荡器来提供参考时钟的情况下，也能使得IC芯片内部能与外部的串行数据信号17进行时钟同步，可以有效减少IC芯片的管脚，降低IC芯片的制造成本。

参考图2，图2为本申请另一实施例中的时钟数据恢复电路的模块示意图，在该实施例中，第一频率检测模块12可以包括鉴频器121以及第一电荷泵122，鉴频器121的两个输入端分别连接LC振荡器11的输出端以及压控振荡器16的输出端，第一电荷泵122的输入端连接鉴频器121的输出端，第一电荷泵122的输出端连接滤波器15的输入端。

鉴频器121对LC振荡器11的输出信号以及压控振荡器16的输出信号进行频率检测，确定两个输入信号之间的频率差值，并根据检测的频率差值输出对应的偏差电压，鉴频器121输出对应的偏差电压至第一电荷泵122。第一电荷泵122可以根据输入的偏差电压产生与偏差电压对应的驱动电流，第一电荷泵122将产生的偏差电压输入至滤波器15，经由滤波器15进行转换处理后产生与该驱动电流对应的驱动电压，滤波器15将该驱动电压输入到压控振荡器16，从而实现对压控振荡器16的输出信号的频率进行调节。

可选的，第一频率检测模块12还包括除频器123，除频器123的输入端连接压控振荡器16的输出端，除频器123的输出端连接鉴频器121的输入端，该除频器123用于在LC振荡器11输出信号的频率较高时，进行降频处理，以便于LC振荡器11能输出信号的频率能满足与串行数据信号17的数据传输速率处于同一数量级的要求，以便于时钟数据恢复电路进行时钟同步。

可选的，时钟数据恢复电路还包括解串器18，解串器18的输入端连接相位锁定电路14的输出端，在IC芯片通过时钟数据恢复电路与外部的串行数据信号17实现时钟同步后，IC芯片即可对外部的串行数据信号17对应的数据和时钟进行正确采样，然后输入至解串器，由解串器完成串并转换，实现IC芯片的时钟和数据恢复的系统功能。

还请继续参考图2，本实施例中的第二频率检测模块13包括高精度频率检测子模块131以及第二电荷泵132。高精度频率检测子模块131包括时钟输入端和数据输入端，其数据输入端连接压控振荡器16的输出端，其时钟输入端接入串行数据信号17。第二电荷泵132的输入端连接高精度频率检测电路131的输出端，第二电荷泵132的输出端连接滤波器15的输入端。

高精度频率检测子模块131用于对器数据输入端输入的压控振荡器16的输出信号和其时钟输入端的串行数据信号17进行频率检测，确定两个信号之间的频率差值，并根据检测的频率差值输出对应的偏差电压，高精度频率检测子模块131输出对应的偏差电压至第二电荷泵132，第二电荷泵132可以根据输入的偏差电压产生与偏差电压对应的驱动电流，第二电荷泵132将产生的偏差电压输入至滤波器15，经由滤波器15进行转换处理后产生与该驱动电流对应的输出电压，滤波器15将该输出电压输入到压控振荡器16，从而实现对压控振荡器16的输出信号的频率范围进行调节。

可选的，高精度频率检测子模块131包括数据采样电路以及数据处理电路，数据采样电路包括时钟输入端和数据输入端，数据采样电路的数据输入端连接压控振荡器16的输出端，数据采样电路的时钟输入端接入串行数据信号17；数据处理电路的输入端连接数据采样电路的输出端，输出端连接第二电荷泵132的输入端。

数据采样电路作为根据其时钟输入端输入的信号以及其数据输入端输入的信号之间的频率差输出频率偏差信号的电路，在本实施例中，数据采样电路用于根据其时钟输入端输入的串行数据信号17以及其数据输入端输入压控振荡器16的输入信号之间的频率差输出频率偏差信号，数据采样电路将输出频率偏差信号输入至数据处理电路。

数据采样电路作为根据输入的频率偏差信号输出偏差电压的电路，在本实施例中，数据采样电路用于根据数据采样电路输入的频率偏差信号输出偏差电压，以便于产生与频率差对应的偏差电压，进而方便输入至第二电荷泵132进行处理，以实现对压控振荡器16进行调节。

图3为本申请一实施例中的数据采样电路的电路示意图，图4为本申请一实施例中的数据处理电路的电路示意图。

结合图2至图3，在本申请的一个实施例中，数据采样电路包括第一触发器Q1、第二触发器Q2、第三触发器Q3、第四触发器Q4、第一异或门电路以及第二异或门电路。

第一触发器Q1的数据接入端D用于连接压控振荡器16的输出端，第一触发器Q1的时钟接入端CK接入外部的串行数据信号17。第二触发器Q2的数据接入端D用于连接压控振荡器16的输出端，第二触发器Q2的时钟接入端CK接入外部的串行数据信号17。第三触发器Q3的数据接入端D用于连接压控振荡器16的输出端，第三触发器Q3的时钟接入端CK接入外部的串行数据信号17。第四触发器Q4的数据接入端D用于连接压控振荡器16的输出端，第四触发器Q4的时钟接入端CK接入外部的串行数据信号17。第一触发器Q1的正相输出端Q、第二触发器Q2的正相输出端Q、第三触发器Q3的正相输出端Q以及第四触发器Q4的正相输出端Q分别连接数据处理电路的输入端。

在通过数据采样电路对数据输入端输入的压控振荡器16的输出信号以及时钟输入端的串行数据信号17进行频率检测时，第一触发器Q1可以接入压控振荡器16的输出端输出的相位为0°和180°的输出信号，第二触发器Q2可以接入压控振荡器16的输出端输出的相位为45°和225°的输出信号，第三触发器Q3可以接入压控振荡器16的输出端输出的相位为90°和270°的输出信号，第四触发器Q4可以接入压控振荡器16的输出端输出的相位为135°和315°的输出信号。通过第一触发器Q1、第二触发器Q2、第三触发器Q3以及第四触发器Q4这四个触发器的输入信号之间的相邻相位间隔组成四个状态区间，第一触发器Q1、第二触发器Q2、第三触发器Q3以及第四触发器Q4会对串行数据信号17处于上升沿时进行采样，当对串行数据信号17的第一个上升沿采样到状态区间1，而第二个上升沿采样到状态区间2时，可以判定为压控振荡器16输出信号的频率比串行数据信号17的数据传输速率高，如果第二个上升沿采样到状态区间4，即可判定压控振荡器16输出信号的频率比串行数据信号17的数据传输速率低，进而实现确定压控振荡器16输出信号的频率与串行数据信号17的数据传输速率之间的频率高低。

结合图2至图4，在本申请的一个实施例中，数据处理电路包括第一异或门电路、第二异或门电路、第五触发器Q5、第六触发器Q6、第七触发器Q7、第八触发器Q8以及逻辑门电路。

第一异或门电路的输入端分别连接第一触发器Q1的正相输出端Q以及第三触发器Q3的正相输出端Q。第二异或门电路的输入端分别连接第二触发器Q3的正相输出端Q以及第四触发器Q4的正相输出端Q。

第五触发器Q5的时钟输入端CK连接压控振荡器16的输出端，第五触发器Q5的数据输入端D连接第一异或门电路的输出端。第六触发器Q6的时钟输入端CK连接压控振荡器16的输出端，第六触发器Q6的数据输入端D连接第二异或门电路的输出端。第七触发器Q7的时钟输入端CK连接压控振荡器16的输出端，第七触发器Q7的数据输入端D连接第五触发器Q5的输出端Q。第八触发器Q8的时钟输入端CK连接压控振荡器16的输出端，第八触发器Q8的数据输入端D连接第六触发器Q6的输出端Q。第五触发器Q5的时钟输入端CK、第六触发器Q6的时钟输入端CK、第七触发器Q5的时钟输入端CK以及第八触发器Q8的时钟输入端CK可以接收压控振荡器16的输出端输出的同一相位的信号，如相位都为0°的输出信号。

逻辑门电路的输入端分别连接第五触发器Q5的正相输出端Q，第五触发器的反相输出端Q、第六触发器Q6的正相输出端Q、第七触发器Q7的正相输出端Q、第七触发器Q7的反相输出端Q以及第八触发器Q8的正相输出端Q，逻辑门电路的输出端连接第二电荷泵132的输入端。

可选的，逻辑门电路包括第一与门电路、与非门电路、第二与门电路、第三与门电路以及第四与门电路。

第一与门电路的输入端分别连接第五触发器Q5的反相输出端Q以及第七触发器Q7的正相输出端Q。

与非门电路的输入端分别连接第六触发器Q6的输出端以及第八触发器Q8的输出端Q。

第二与门电路的输入端分别连接第五触发器Q5的正相输出端Q以及第七触发器Q7的反相输出端Q。

第三与门电路的输入端分别连接第一与门电路的输出端以及与非门电路的输出端，输出端连接第二电荷泵132的输入端；第四与门电路的输入端分别连接第二与门电路的输出端以及与非门电路的输出端，输出端连接第二电荷泵132的输入端。

对于在数据采样电路的频率检测结果，需要通过数据处理电路对进行频率检测结果进行延时处理以及逻辑处理，以便于产生确定驱动压控振荡器进行调节的偏差电压。若数据采样电路中的第三与门电路在输出的指示信号P_UP为高时，则压控振荡器16输出信号的频率需要提高，若数据采样电路中的第四与门电路在输出的指示信号P_DN为高时，则压控振荡器16输出信号的频率需要调低。

图2至图4所示实施例的技术方案，第二频率检测模块13可以实现对压控振荡器16输出信号的频率进行高精度的调节，以使得压控振荡器16输出信号的频率与外部的串行数据信号的数据传输速率一致，进而便于IC芯片内部能与外部的串行数据信号进行时钟同步。

还请继续参考图2，相位锁定电路14包括鉴相器141以及第三电荷泵142，鉴相器141的数据输入端接入外部的串行数据信号17，鉴相器141的时钟输入端连接压控振荡器16的输出端；第三电荷泵142的输入端连接鉴相器141的输出端，第三电荷泵142的输出端连接滤波器15的输入端。

鉴相器141对外部的串行数据信号以及压控振荡器16的输出信号进行频率检测，确定两个信号之间的相位差值，并根据检测的相位差值输出对应的偏差电压，鉴频器121输出对应的偏差电压至第三电荷泵142。第三电荷泵142可以根据输入的偏差电压产生与该偏差电压对应的驱动电流，第三电荷泵142将产生的偏差电压输入至滤波器15，经由滤波器15进行转换处理后产生与该驱动电流对应的驱动电压，滤波器15将该驱动电压输入到压控振荡器16，从而实现对压控振荡器16的输出信号的相位进行调节。

图5为本申请一实施例中的鉴相器的电路示意图，参考图5，在一个实施例中，鉴相器141可以包括第一锁存器L1、第二锁存器L2、第三锁存器L3、第四锁存器L4、第三异或门电路以及第四异或门电路。

第一锁存器L1的时钟输入端CK连接压控振荡器16的输出端，第一锁存器L1的数据输入端D接入外部的串行数据信号17。第二锁存器L2的时钟输入端CK连接压控振荡器16的输出端，第二锁存器L2的数据输入端D接入外部的串行数据信号17。第三锁存器L3的时钟输入端CK连接压控振荡器16的输出端，第三锁存器L3的数据输入端D接入外部的串行数据信号17。第四锁存器L4的时钟输入端CK连接压控振荡器16的输出端，第四锁存器L4的数据输入端D接入外部的串行数据信号17。第三异或门电路的输入端分别连接第一锁存器L1的正相输出端Q以及第三锁存器L3的正相输出端Q，第三异或门电路的输出端连接第三电荷泵142的输入端。第四异或门电路的输入端分别连接第二锁存器L2的正相输出端Q以及第四锁存器L4的正相输出端Q，第四异或门电路的输出端连接第三电荷泵142的输入端。

在通过鉴相器141对其时钟输入端输入的压控振荡器16的输出信号和其数据输入端的串行数据信号17进行相位检测时，第一锁存器L1的时钟接入端CK以及第三锁存器L3的时钟接入端CK需要接入压控振荡器16的输出端输出的相位为0°，且频率为外部的串行数据信号17的数据传输速率一半的输出信号；第二锁存器L2的时钟接入端CK以及第四锁存器L4的时钟接入端CK则需要接入压控振荡器16的输出端输出的相位为180°，且频率为外部的串行数据信号17的数据传输速率一半的输出信号。第一锁存器L1的数据接入端D、第二锁存器L2的数据接入端D、第三锁存器L3的数据接入端D以及第四锁存器L4的数据接入端D则接入外部的串行数据信号17。第三异或门电路的输入端分别连接第一锁存器L1的正相输出端Q以及第三锁存器L3的正相输出端Q，第四异或门电路的输入端也分别连接第二锁存器L2的正相输出端Q以及第四锁存器L4的正相输出端Q。

通过有压控振荡器16输入的频率为外部的串行数据信号17的数据传输速率一半的输出信号至第一锁存器L1、第二锁存器L2、第三锁存器L3以及第四锁存器L4中，实现对外部的串行数据信号17进行相位采样，若第三异或门电路的输出端输出的指示信号P_UP为高时，则压控振荡器16输出信号的相位大于外部的串行数据信号17的相位，压控振荡器16输出信号的相位需要向后调节；若第四异或门电路的输出端输出的指示信号P_DN为高时，则压控振荡器16输出信号的相位小于外部的串行数据信号17的相位，压控振荡器16输出信号的相位需要向前调节，从而实现对压控振荡器16输出信号的相位进行高精度的调节，以使得压控振荡器16输出信号的相位与外部的串行数据信号17的相位一致。

图6为本申请一实施例中的环路调节方法的示意图，本实施例中的环路调节方法应用于前述任意一个实施例中的时钟数据恢复电路，本实施例中的环路调节方法包括步骤S610至步骤S650，详细描述如下。

在步骤S610中，第一频率检测模块基于LC振荡器输出信号的频率调节压控振荡器输出信号的频率。

在一个实施例中，IC芯片根据LC振荡器11、第一频率检测模块12、滤波器15以及压控振荡器16形成第一频率检测环路，在第一频率检测环路中，由第一频率检测模块12对压控振荡器16输出信号的频率进行调节。

在步骤S620中，若第一频率检测模块检测到压控振荡器输出信号和LC振荡器输出信号之间的频率差达到预定频率差阈值，则停止基于LC振荡器输出信号的频率调节压控振荡器输出信号的频率。

在一个实施例中，当压控振荡器16输出信号的频率与串行数据信号17的数据传输速率之间的频率差处在预定误差范围内时，实现对第一频率检测环路进行锁定。在第一频率检测环路锁定后，压控振荡器16输出信号的频率保持不变。

在步骤S630中，第二频率检测模块基于串行数据信号的数据传输速率调节压控振荡器输出信号的频率。

在一个实施例中，第二频率检测模块13、滤波器15以及压控振荡器16组成第二频率检测环路，第二频率检测环路需要在第一频率检测环路处于锁定状态时开启，第二频率检测环路基于串行数据信号的数据传输速率调节压控振荡器16输出信号的频率。

在步骤S640中，若第二频率检测模块检测到压控振荡器输出信号的频率与串行数据信号的数据传输速率一致，则停止基于串行数据信号的数据传输速率调节压控振荡器输出信号的频率。

在一个实施例中，当第二频率检测模块检测到压控振荡器16输出信号的频率与外部的串行数据信号17的数据传输速率一致时，停止基于外部的串行数据信号17的数据传输速率调节压控振荡器16输出信号的频率，实现对第二频率检测环路进行锁定。在第二频率检测环路锁定后，压控振荡器16输出信号的频率与串行数据的数据传输速率一致，且压控振荡器16输出信号的频率会保持不变。

在步骤S650中，相位锁定模块基于串行数据信号的相位调节压控振荡器输出信号的相位，以使得压控振荡器输出信号的相位与串行数据信号的相位一致。

在一个实施例中，相位锁定模块14、滤波器15以及压控振荡器16组成相位锁定环路，相位锁定环路需要在第二频率检测环路处于锁定状态时开启.在相位锁定环路中，相位锁定模块14基于串行数据信号17的相位调节压控振荡器16输出信号的相位。当相位锁定模块14检测到压控振荡器16输出信号的相位与外部的串行数据信号17的相位一致时，停止串行数据信号17的相位调节压控振荡器16输出信号的相位，实现对相位锁定环路进行锁定。在相位锁定环路锁定后，压控振荡器16输出信号的频率与串行数据的数据传输速率保持一致，且压控振荡器16输出信号的相位与串行数据信号17的相位也一致。需要指出的是，本实施例中的环路调节方法是动态调节的过程，当外部输入的串行数据信号17产生变化，则环路调节方法开始执行，以使得IC芯片内部能与外部的串行数据信号17进行时钟同步。

图6所示实施例的技术方案中，IC芯片通过以上方法来对IC芯片的时钟和数据恢复的功能进行调节控制，在调节完成后，进而使得IC芯片内部能与外部的串行数据信号17进行时钟同步，以便于实现IC芯片的时钟和数据恢复的系统功能，进而使得IC芯片没有通过片外的晶体振荡器来提供参考时钟的情况下，也能使得IC芯片内部能与外部的串行数据信号17进行时钟同步，可以有效减少IC芯片的管脚，降低IC芯片的制造成本。

虽然已参照几个典型实施方式描述了本申请，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本申请能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施方式不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (9)

1.一种时钟数据恢复电路，其特征在于，包括：

LC振荡器，用于输出预定频率的信号；

第一频率检测模块，所述第一频率检测模块包括两个输入端，所述第一频率检测模块用于根据两个输入端输入的信号之间的频率差输出驱动电流，所述第一频率检测模块的一个输入端连接所述LC振荡器的输出端；

第二频率检测模块，所述第二频率检测模块包括时钟输入端和数据输入端，所述第二频率检测模块用于根据所述第二频率检测模块的时钟输入端输入的信号与所述第二频率检测模块的数据输入端输入的信号之间的频率差输出驱动电流，所述第二频率检测模块的时钟输入端接入串行数据信号；

相位锁定模块，所述相位锁定模块包括时钟输入端和数据输入端，所述相位锁定模块用于根据所述相位锁定模块的时钟输入端输入的信号与所述相位锁定模块的数据输入端输入的信号之间的相位差输出驱动电流，所述相位锁定模块的数据输入端接入所述串行数据信号；

滤波器，所述滤波器用于根据输入的驱动电流输出驱动电压，所述滤波器的输入端分别连接所述第一频率检测模块的输出端、所述第二频率检测模块的输出端以及所述相位锁定模块的输出端；

压控振荡器，所述压控振荡器用于根据输入的驱动电压调节输出信号的频率和相位，所述压控振荡器的输入端连接所述滤波器的输出端，所述压控振荡器的输出端分别连接所述第一频率检测模块的另一输入端、所述第二频率检测模块的数据输入端以及所述相位锁定模块的时钟输入端；

其中，所述第一频率检测模块包括：

鉴频器，所述鉴频器的两个输入端分别连接所述LC振荡器的输出端以及所述压控振荡器的输出端；

第一电荷泵，所述第一电荷泵的输入端连接所述鉴频器的输出端，所述第一电荷泵的输出端连接所述滤波器的输入端；

所述第二频率检测模块包括：

高精度频率检测子模块，所述高精度频率检测子模块包括时钟输入端和数据输入端，所述高精度频率检测子模块用于根据所述高精度频率检测子模块的时钟输入端输入的信号以及所述高精度频率检测子模块的数据输入端输入的信号之间的频率差输出偏差电压，所述高精度频率检测子模块的数据输入端连接所述压控振荡器的输出端，所述高精度频率检测子模块的时钟输入端接入所述串行数据信号；

第二电荷泵，用于根据输入的偏差电压输出驱动电流，所述第二电荷泵的输入端连接所述高精度频率检测子模块的输出端，所述第二电荷泵的输出端连接所述滤波器的输入端。

2.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述高精度频率检测子模块包括；

数据采样电路，所述数据采样电路包括时钟输入端和数据输入端，所述数据采样电路用于根据所述数据采样电路的时钟输入端输入的信号以及所述数据采样电路的数据输入端输入的信号之间的频率差输出频率偏差信号，所述数据采样电路的数据输入端连接所述压控振荡器的输出端，所述数据采样电路的时钟输入端接入所述串行数据信号；

数据处理电路，所述数据采样电路用于根据输入的频率偏差信号输出偏差电压，所述数据处理电路的输入端连接所述数据采样电路的输出端，所述数据处理电路的输出端连接所述第二电荷泵的输入端。

3.根据权利要求2所述的时钟数据恢复电路，其特征在于，所述数据采样电路包括：

第一触发器，所述第一触发器的数据接入端连接所述压控振荡器的输出端，所述第一触发器的时钟接入端接入所述串行数据信号，所述第一触发器的正相输出端连接所述数据处理电路的输入端；

第二触发器，所述第二触发器的数据接入端连接所述压控振荡器的输出端，所述第二触发器的时钟接入端接入所述串行数据信号，所述第二触发器的正相输出端连接所述数据处理电路的输入端；

第三触发器，所述第三触发器的数据接入端连接所述压控振荡器的输出端，所述第三触发器的时钟接入端接入所述串行数据信号，所述第三触发器的正相输出端连接所述数据处理电路的输入端；

第四触发器，所述第四触发器的数据接入端连接所述压控振荡器的输出端，所述第四触发器的时钟接入端接入所述串行数据信号，所述第四触发器的正相输出端连接所述数据处理电路的输入端。

4.根据权利要求3所述的时钟数据恢复电路，其特征在于，所述数据处理电路包括：

第一异或门电路，所述第一异或门电路的输入端分别连接所述第一触发器的正相输出端以及所述第三触发器的正相输出端；

第二异或门电路，所述第二异或门电路的输入端分别连接所述第二触发器的正相输出端以及所述第四触发器的正相输出端；

第五触发器，所述第五触发器的时钟输入端连接所述压控振荡器的输出端，所述第五触发器的数据输入端连接所述第一异或门电路的输出端；

第六触发器，所述第六触发器的时钟输入端连接所述压控振荡器的输出端，所述第六触发器的数据输入端连接所述第二异或门电路的输出端；

第七触发器，所述第七触发器的时钟输入端连接所述压控振荡器的输出端，所述第七触发器的数据输入端连接所述第五触发器的输出端；

第八触发器，所述第八触发器的时钟输入端连接所述压控振荡器的输出端，所述第八触发器的数据输入端连接所述第六触发器的输出端；

逻辑门电路，所述逻辑门电路的输入端分别连接所述第五触发器的正相输出端、所述第五触发器的反相输出端、所述第六触发器的正相输出端、所述第七触发器的正相输出端、所述第七触发器的反相输出端以及所述第八触发器的正相输出端，所述逻辑门电路的输出端连接所述第二电荷泵的输入端。

5.根据权利要求4所述的时钟数据恢复电路，其特征在于，所述逻辑门电路包括：

第一与门电路，所述第一与门电路的输入端分别连接所述第五触发器的反相输出端以及所述第七触发器的正相输出端；

与非门电路，所述与非门电路的输入端分别连接所述第六触发器的正相输出端以及所述第八触发器的正相输出端；

第二与门电路，所述第二与门电路的输入端分别连接所述第五触发器的正相输出端以及所述第七触发器的反相输出端；

第三与门电路，所述第三与门电路的输入端分别连接所述第一与门电路的输出端以及所述与非门电路的输出端，所述第三与门电路的输出端连接所述第二电荷泵的输入端；

第四与门电路，所述第四与门电路的输入端分别连接所述第二与门电路的输出端以及所述与非门电路的输出端，所述第四与门电路的输出端连接所述第二电荷泵的输入端。

6.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述相位锁定电路包括：

鉴相器，所述鉴相器的数据输入端接入所述串行数据信号，所述鉴相器的时钟输入端连接所述压控振荡器的输出端；

第三电荷泵，所述第三电荷泵的输入端连接所述鉴相器的输出端，所述第三电荷泵的输出端连接所述滤波器的输入端。

7.根据权利要求6所述的时钟数据恢复电路，其特征在于，所述鉴相器包括：

第一锁存器，所述第一锁存器的时钟输入端连接所述压控振荡器的输出端，所述第一锁存器的数据输入端接入所述串行数据信号；

第二锁存器，所述第二锁存器的时钟输入端连接所述压控振荡器的输出端，所述第二锁存器的数据输入端接入所述串行数据信号；

第三锁存器，所述第三锁存器的时钟输入端连接所述压控振荡器的输出端，所述第三锁存器的数据输入端接入所述串行数据信号；

第四锁存器，所述第四锁存器的时钟输入端连接所述压控振荡器的输出端，所述第是锁存器的数据输入端接入所述串行数据信号；

第三异或门电路，所述第三异或门电路的输入端分别连接所述第一锁存器的正相输出端以及所述第三锁存器的正相输出端，所述第三异或门电路的输出端连接所述第三电荷泵的输入端；

第四异或门电路，所述第四异或门电路的输入端分别连接所述第二锁存器的正相输出端以及第四锁存器的正相输出端，所述第四异或门电路的输出端连接所述第三电荷泵的输入端。

8.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述第一频率检测模块还包括除频器，所述除频器的输入端连接所述压控振荡器的输出端，所述除频器的输出端连接所述鉴频器的输入端；

所述时钟数据恢复电路还包括解串器，所述解串器的输入端连接所述相位锁定模块的输出端。

9.一种环路调节方法，应用于权利要求1至8任意一项所述的时钟数据恢复电路，其特征在于，所述环路调节方法包括：

所述第一频率检测模块基于所述LC振荡器输出信号的频率调节所述压控振荡器输出信号的频率；

若所述第一频率检测模块检测到所述压控振荡器输出信号和所述LC振荡器输出信号之间的频率差达到预定频率差阈值，则停止基于所述LC振荡器输出信号的频率调节所述压控振荡器输出信号的频率；

所述第二频率检测模块基于所述串行数据信号的数据传输速率调节所述压控振荡器输出信号的频率；

若所述第二频率检测模块检测到所述压控振荡器输出信号的频率与所述串行数据信号的数据传输速率一致，则停止基于所述串行数据信号的数据传输速率调节所述压控振荡器输出信号的频率；

所述相位锁定模块基于所述串行数据信号的相位调节所述压控振荡器输出信号的相位，以使得所述压控振荡器输出信号的相位与所述串行数据信号的相位一致。