[go: up one dir, main page]

CN111816698B - 一种集成有齐纳二极管和集电极pmos结构的功率器件 - Google Patents

一种集成有齐纳二极管和集电极pmos结构的功率器件 Download PDF

Info

Publication number
CN111816698B
CN111816698B CN202010898990.0A CN202010898990A CN111816698B CN 111816698 B CN111816698 B CN 111816698B CN 202010898990 A CN202010898990 A CN 202010898990A CN 111816698 B CN111816698 B CN 111816698B
Authority
CN
China
Prior art keywords
region
collector
trench gate
zener diode
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010898990.0A
Other languages
English (en)
Other versions
CN111816698A (zh
Inventor
魏杰
郗路凡
马臻
罗小蓉
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010898990.0A priority Critical patent/CN111816698B/zh
Publication of CN111816698A publication Critical patent/CN111816698A/zh
Application granted granted Critical
Publication of CN111816698B publication Critical patent/CN111816698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于功率半导体技术领域，具体涉及一种集成有齐纳二极管和集电极PMOS结构的功率器件。相比传统结构，本发明在集电极端引入自适应性PMOS结构，在发射极端引入齐纳二极管结构。正向导通时，集电极端PMOS沟道关闭，而此时齐纳二极管反向偏置但并未击穿，因此新器件可获得低的正向导通压降。关断过程中，集电极PMOS沟道随集电极电压上升而自适应性开启，而齐纳二极管也会进入反向击穿导通状态，形成发射极端抽取空穴的额外通路，二者共同加速器件关断以降低关断损耗。同时，齐纳二极管反向击穿导通时会将浮空的P区电势钳位，有利降低器件米勒电容；而且器件处于短路状态时，齐纳二极管处于反向击穿导通，可降低饱和电流密度以提高器件抗短路能力。

Description

一种集成有齐纳二极管和集电极PMOS结构的功率器件
技术领域
本发明属于功率半导体技术领域，涉及一种集成有齐纳二极管和集电极PMOS结构的SOI LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种栅控的双极导电器件，其栅控的特性使其具有输入阻抗高且易于驱动的优点，其双极导电能力使其易于实现低的导通压降和大的电流密度，十分适合应用于智能电网、轨道交通、工业控制等高压高功率电力电子技术领域。基于SOI技术的半导体器件易于实现全介质隔离，具有更低的泄漏电流和更小的寄生效应。
正向导通时LIGBT器件的漂移区内发生电导调制效应而储存有大量过剩载流子，有利于降低器件的正向导通压降(On-state voltage drop,Von)，但这在关断时会导致较长的拖尾电流，造成关断损耗(Turning off loss,Eoff)变大。同时，由于电导调制效应，沟道电阻的分压在IGBT正向导通压降中所占比例会增大。
为改善LIGBT器件关断损耗与导通压降之间的矛盾关系，文献(M.R.Simpson,P.A.Gough,F.I.Hshieh,et al.Anlysis of the lateral insulated gate transistor[C].IEEE International Electron Devices Meeting,Washington,1985,740-743)中提出了短路阳极结构，即在阳极P+区旁引入短接的阳极N+区，以此加速器件关断过程中抽取漂移区内存储的电子。但短路阳极结构导致器件在导通时存在由单极导电模式向双极导电模式转换所造成的snapback效应，降低了器件并联使用的可靠性。文献(N.K.Udugampola,R.A.McMahon,F.Udrea,et al.Analysis and design of the dual-gate inversionlayer emitter transistor[J].IEEE Transactions on Electron Devices,2005,52(1):99-105)提出了双栅反型层注入型LIGBT；正向导通时，该结构阳极栅相对于阳极加负电位，阳极栅下方的漂移区与N-buffer层表面则会形成与P+anode相连的空穴反型层，等效增大了P+anode的长度与阳极分布电阻，进而可抑制snapback现象；关断过程中，阳极栅与阳极短接，阳极栅下的空穴反型层消失，此时在短路阳极的作用下P+anode将停止向漂移区注入空穴，而N+anode则快速抽取漂移区内电子，从而加速器件关断并显著降低关断损耗值。但是，该结构需要引入额外的栅驱动控制电路，增加了器件设计成本与控制难度。
发明内容
针对上述问题，本发明提出一种集成有齐纳二极管和集电极PMOS结构的SOILIGBT。
本发明的技术方案是：一种集成有齐纳二极管和集电极PMOS结构的功率器件，包括自下而上依次层叠设置的P型衬底1、绝缘介质层2、N漂移区3；所述N型漂移区3上层两端分别具有发射极结构和集电极结构；
所述的发射极结构包括P型阱区41、位于P型阱区41上层且依次排列的第一P+体接触区51、第一N+发射区61、第二N+发射区62、第二P+体接触区52、第三N+发射区63，其中第三N+发射区63位于靠近集电极结构的一侧；所述的第一P+体接触区51、第二P+体接触区52、第一N+发射极区61、第二N+发射区62与第三N+发射区63的共同引出端为发射极；
所述集电极结构包括N型缓冲层9和P+集电极区54，所述P+集电极区54位于N型缓冲层9上层，P+集电极区54的引出端为集电极；
其特征在于，在所述P型阱区41的上层，还具有槽栅结构和齐纳二极管；
所述槽栅结构包括控制槽栅和阻挡槽栅，所述的控制槽栅由第一槽栅介质层72和位于第一槽栅介质层72中的第一槽栅多晶硅层71组成，所述的控制槽栅位于第一N+发射区61和第二N+发射区62之间，且沿器件垂直方向贯穿P阱区41后延伸入N漂移区3中，所述的控制槽栅的两侧分别与第一N+发射区61和第二N+发射区62接触；所述的阻挡槽栅由第二槽栅介质层74和位于第二槽栅介质层74中的第二槽栅多晶硅层73组成，所述的阻挡槽栅沿器件垂直方向贯穿P阱区41后延伸入N漂移区3中，所述的阻挡槽栅的一侧与所述的第三N+发射极区63接触，阻挡槽栅的另一侧与齐纳二极管接触；，所述第一槽栅多晶硅层71与所述第二槽栅多晶硅层73的共同引出端为栅极；
所述齐纳二极管包括齐纳二极管P区81、齐纳二极管N区82和浮空电极83，所述齐纳二极管P区81位于所述齐纳二极管N区82上层一侧且齐纳二极管P区81与阻挡槽栅接触，所述的浮空电极83位于齐纳二极管N区82和P阱区41上表面，将P阱区41和齐纳二极管N区82短接，所述齐纳二极管P区81的引出端与发射极短接；
在齐纳二极管与集电极结构之间的N型漂移区3上层，还具有漂移区P型结构，所述漂移区P型结构包括顶层P型区10和P+电位区53，所述顶层P型区10的侧面与P阱区41接触，所述P+电位区53位于所述顶层P区10上层；
所述集电极结构为集电极PMOS结构，在N型缓冲层9中还具有浮空电极11、P+浮空区55、N+集电极区64和集电极槽栅；所述集电极槽栅与P+集电极区54远离发射极一侧的侧面接触，集电极槽栅由第三槽栅介质层76和位于所述第三槽栅介质层76中的第三槽栅多晶硅层75组成；所述P+浮空区55和N+集电极区64并列设置于集电极槽栅远离发射极一侧侧面的N型缓冲层9上层，且P+浮空区55与集电极槽栅接触，浮空电极11位于P+浮空区55和N+集电极区64上表面使P+浮空区55和N+集电极区64电气连接；第三槽栅多晶硅层75的引出端与集电极连接。
本发明的有益效果为，相对于传统LIGBT结构，本发明的集电极PMOS结构在不需要额外控制电路的情况下可有效提高器件的关断速度，降低关断损耗，且不会引入snapback现象；本发明中集成齐纳二极管会随集电极电压上升而自适应性的反向击穿导通，既保证器件可获得低的正向导通压降，也能降低器件饱和电流密度以提高器件抗短路能力，同时在关断过程中也为快速抽取漂移区内存储的空穴提供了额外通路，有利降低器件的关断损耗。
附图说明
图1为实施例1的结构示意图
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1所示，本例的一种集成有齐纳二极管和集电极PMOS结构的SOI LIGBT器件。
本例的工作原理为：
新器件正向导通时，控制槽栅的两侧与阻挡槽栅靠近发射极一侧均有沟道，可提高器件沟道密度大，而且阻挡槽栅具有物理阻挡作用，可防止漂移区中存储的空穴通过发射极端P阱区41被第一P+体接触区51和第二P+体接触区52快速抽走，有利于提高漂移区载流子浓度和电流能力，以获得低导通压降导。而导通状态下集电极电压相对较低(通常只有几伏)，由于电导调制效应(低阻作用)，使得漂移区中P+电位区53与集电极之间电压差较小，而P+电位区53与第三槽栅多晶硅75短接，使得集电极与第三槽栅多晶硅75的电势差绝对值也较小(小于集电极PMOS结构阈值电压的绝对值)，无法在N型缓冲层9中形成反型层以连接P+集电极区54与P+浮空区55，进而N+集电极区64不能发挥作用，器件无法进入单极导电模式，从而消除器件正向导通时的snapback效应。同理，由于导通状态下集电极电压相对较低，此时集成齐纳二极管处于反向偏置(但并未反向击穿)，集成齐纳二极管不能抽取漂移区内存储的空穴，保证器件漂移区内存储大量的载流子。因此，新器件导通状态下可获得低导通压降且消除snapback效应。
新器件关断过程中，随着集电极电压上升，集成齐纳二极管将自适应性的反向击穿导通，从而快速抽取漂移区内存储的空穴，加速器件关断以降低关断损耗；而当集电极电压进一步上升，使得集电极与第三槽栅多晶硅75电势差绝对值也足够大，对应集电极PMOS沟道开启，使得P+集电极区54与P+浮空区55短接，而由浮空电极11短接的N+集电极区64与P+浮空区65可以由金属电极进行电子电流与空穴电流转换，从而N+集电极区64可快速抽取漂移区内存储的电子，进一步加速器件关断并降低关断损耗。
正向阻断状态下，当集成齐纳二极管发生反向击穿，阻挡槽栅靠近集电极侧的P阱区41的电位将被箝位在齐纳二极管的击穿电压，这不仅可降低阻挡槽栅处的电场以避免槽栅底部拐角处提前击穿，也能降低器件密勒电容。
本发明的有益效果为，相对于传统LIGBT结构，本发明在不需要额外控制电路即可加速器件关断以降低关断损耗，消除snapback效应，并改善器件的抗短路能力，扩展器件安全工作区。

Claims (1)

1.一种集成有齐纳二极管和集电极PMOS结构的功率器件，包括自下而上依次层叠设置的P型衬底（1）、绝缘介质层（2）、N漂移区（3）；所述N漂移区（3）上层两端分别具有发射极结构和集电极结构；
所述的发射极结构包括P型阱区（41）、位于P型阱区（41）上层且依次排列的第一P+体接触区（51）、第一N+发射区（61）、第二N+发射区（62）、第二P+体接触区（52）、第三N+发射区（63），其中第三N+发射区（63）位于靠近集电极结构的一侧；所述的第一P+体接触区（51）、第二P+体接触区（52）、第一N+发射区（61）、第二N+发射区（62）与第三N+发射区（63）的共同引出端为发射极；
所述集电极结构包括N型缓冲层（9）和P+集电极区（54），所述P+集电极区（54）位于N型缓冲层（9）上层，P+集电极区（54）的引出端为集电极；
其特征在于，在所述P型阱区（41）的上层，还具有槽栅结构和齐纳二极管；
所述槽栅结构包括控制槽栅和阻挡槽栅，所述的控制槽栅由第一槽栅介质层（72）和位于第一槽栅介质层（72）中的第一槽栅多晶硅层（71）组成，所述的控制槽栅位于第一N+发射区（61）和第二N+发射区（62）之间，且沿器件垂直方向贯穿P型阱区（41）后延伸入N漂移区（3）中，所述的控制槽栅的两侧分别与第一N+发射区（61）和第二N+发射区（62）接触；所述的阻挡槽栅由第二槽栅介质层（74）和位于第二槽栅介质层（74）中的第二槽栅多晶硅层（73）组成，所述的阻挡槽栅沿器件垂直方向贯穿P型阱区（41）后延伸入N漂移区（3）中，所述的阻挡槽栅的一侧与所述的第三N+发射区（63）接触，阻挡槽栅的另一侧与齐纳二极管接触；所述第一槽栅多晶硅层（71）与所述第二槽栅多晶硅层（73）的共同引出端为栅极；
所述齐纳二极管包括齐纳二极管P区（81）、齐纳二极管N区（82）和浮空电极（83），所述齐纳二极管P区（81）位于所述齐纳二极管N区（82）上层一侧且齐纳二极管P区（81）与阻挡槽栅接触，所述的浮空电极（83）位于齐纳二极管N区（82）和P型阱区（41）上表面，将P型阱区（41）和齐纳二极管N区（82）短接，所述齐纳二极管P区（81）的引出端与发射极短接；
在齐纳二极管与集电极结构之间的N漂移区（3）上层，还具有漂移区P型结构，所述漂移区P型结构包括顶层P型区（10）和P+电位区（53），所述顶层P型区（10）的侧面与P型阱区（41）接触，所述P+电位区（53）位于所述顶层P型区（10）上层；
所述集电极结构为集电极PMOS结构，在N型缓冲层（9）中还具有浮空电极（11）、P+浮空区（55）、N+集电极区（64）和集电极槽栅；所述集电极槽栅与P+集电极区（54）远离发射极一侧的侧面接触，集电极槽栅由第三槽栅介质层（76）和位于所述第三槽栅介质层（76）中的第三槽栅多晶硅层（75）组成；所述P+浮空区（55）和N+集电极区（64）并列设置于集电极槽栅远离发射极一侧侧面的N型缓冲层（9）上层，且P+浮空区（55）与集电极槽栅接触，浮空电极（11）位于P+浮空区（55）和N+集电极区（64）上表面使P+浮空区（55）和N+集电极区（64）电气连接；第三槽栅多晶硅层（75）的引出端与集电极连接。
CN202010898990.0A 2020-08-31 2020-08-31 一种集成有齐纳二极管和集电极pmos结构的功率器件 Active CN111816698B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010898990.0A CN111816698B (zh) 2020-08-31 2020-08-31 一种集成有齐纳二极管和集电极pmos结构的功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010898990.0A CN111816698B (zh) 2020-08-31 2020-08-31 一种集成有齐纳二极管和集电极pmos结构的功率器件

Publications (2)

Publication Number Publication Date
CN111816698A CN111816698A (zh) 2020-10-23
CN111816698B true CN111816698B (zh) 2021-06-08

Family

ID=72859799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010898990.0A Active CN111816698B (zh) 2020-08-31 2020-08-31 一种集成有齐纳二极管和集电极pmos结构的功率器件

Country Status (1)

Country Link
CN (1) CN111816698B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707717B (zh) * 2021-08-31 2023-09-15 电子科技大学 一种具有多浮空场板和集电极pmos结构的功率器件
CN113707716B (zh) * 2021-08-31 2023-09-15 电子科技大学 一种具有多浮空场板的自适应soi ligbt器件
CN114551570B (zh) * 2022-02-18 2023-05-26 电子科技大学 一种低功耗功率器件
CN118431268B (zh) * 2024-06-03 2025-02-18 派德芯能半导体(上海)有限公司 具有pmos结构的igbt器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409285A (zh) * 2007-09-21 2009-04-15 三洋电机株式会社 半导体装置及其制造方法
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
CN107170815A (zh) * 2017-05-11 2017-09-15 电子科技大学 一种横向绝缘栅双极型晶体管
CN109888007A (zh) * 2019-04-19 2019-06-14 电子科技大学 具有二极管钳位载流子存储层的soi ligbt器件
CN111403385A (zh) * 2020-03-02 2020-07-10 电子科技大学 一种具有内嵌肖特基二极管的rc-ligbt器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409285A (zh) * 2007-09-21 2009-04-15 三洋电机株式会社 半导体装置及其制造方法
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
CN107170815A (zh) * 2017-05-11 2017-09-15 电子科技大学 一种横向绝缘栅双极型晶体管
CN109888007A (zh) * 2019-04-19 2019-06-14 电子科技大学 具有二极管钳位载流子存储层的soi ligbt器件
CN111403385A (zh) * 2020-03-02 2020-07-10 电子科技大学 一种具有内嵌肖特基二极管的rc-ligbt器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《一种对称极化掺杂增强型高压GaN HFET》;彭富，欧阳东法，杨超，魏杰等;《微电子学》;20181231;全文 *

Also Published As

Publication number Publication date
CN111816698A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN111816699B (zh) 一种具有自适应性的soi ligbt器件
CN111816698B (zh) 一种集成有齐纳二极管和集电极pmos结构的功率器件
CN110400840B (zh) 一种抑制电压回折现象的rc-ligbt器件
CN110504308B (zh) 一种高速低损耗的多槽栅高压功率器件
CN105590960B (zh) 横向绝缘栅双极型晶体管
US11081574B2 (en) IGBT power device
CN107342321B (zh) 一种具有可控集电极槽的soi ligbt
CN110277443B (zh) 具有pnp穿通三极管的沟槽栅igbt器件
CN108122963B (zh) 一种电势控制快速横向绝缘栅双极型晶体管
CN106505101A (zh) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN108493241B (zh) 一种具有内置jfet结构的igbt器件
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
CN110416294B (zh) 一种高耐压低损耗超结功率器件
CN113066862B (zh) 一种集成mos自适应控制soi ligbt
CN115832036B (zh) 一种自适应性高压低损耗功率器件
CN113707716B (zh) 一种具有多浮空场板的自适应soi ligbt器件
CN117790553A (zh) 一种具有低功耗高短路安全工作区的槽栅双极型晶体管
CN111834450B (zh) 一种集成齐纳二极管的soi ligbt器件
CN115832035B (zh) 一种自适应性高压低损耗功率器件
CN108122962B (zh) 一种绝缘栅双极型晶体管
CN111403385B (zh) 一种具有内嵌肖特基二极管的rc-ligbt器件
CN116387356A (zh) 一种具有p型漂移区的soi ligbt
CN109817708B (zh) 一种快速开关igbt结构
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
CN113707717B (zh) 一种具有多浮空场板和集电极pmos结构的功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant