[go: up one dir, main page]

CN111816583A - 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法 - Google Patents

掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN111816583A
CN111816583A CN202010918686.8A CN202010918686A CN111816583A CN 111816583 A CN111816583 A CN 111816583A CN 202010918686 A CN202010918686 A CN 202010918686A CN 111816583 A CN111816583 A CN 111816583A
Authority
CN
China
Prior art keywords
doped polysilicon
polysilicon film
stress
monitoring
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010918686.8A
Other languages
English (en)
Other versions
CN111816583B (zh
Inventor
刘鹏
蔡丹华
余忠寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010918686.8A priority Critical patent/CN111816583B/zh
Publication of CN111816583A publication Critical patent/CN111816583A/zh
Application granted granted Critical
Publication of CN111816583B publication Critical patent/CN111816583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P74/203
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/20Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring contours or curvatures, e.g. determining profile
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/32Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring the deformation in a solid
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • H10P74/23

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法,由于先建立了掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性,因此能通过量测当前制造出的掺杂多晶硅薄膜中的离子掺杂浓度,即可根据相关性判断出当前制造出的掺杂多晶硅薄膜是否符合当前的应力参数要求,进而可以将现有技术的两道应力量测工序简化为一道离子掺杂浓度量测工序,由此简化了监控流程,缩短量测时间,大大降低了监控成本,避免了产能浪费,提高了监控效率。且监控频次可以从每次机台保养检测更改为每次掺杂多晶硅制造工艺结束后进行,监控频次大大提高,操作简单,能实现实时监控,避免工艺监控流程容易出现混乱的问题。

Description

掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种多晶硅薄膜的应力监控方法、监控系统及半导体器件的制造方法。
背景技术
掺杂的多晶硅在微电子机械(Micro Electro Mechanical System,简称MEMS)器件及其他集成电路器件中是一种非常重要的材料,掺杂的多晶硅薄膜的应力与器件性能密切相关,尤其会影响到例如麦克风、红外热传感器等MEMS器件的性能。因此,精确监控掺杂的多晶硅薄膜的应力参数(例如应力大小、翘曲度、曲率半径等),对于优化掺杂的多晶硅薄膜的加工过程以及改善器件性能是非常重要的。
发明内容
本发明的目的在于一种掺杂多晶硅薄膜应力监控方法、监控系统及半导体器件的制造方法,能够快速、准确监控掺杂多晶硅薄膜的应力参数,优化掺杂多晶硅薄膜的加工过程以及改善器件性能。
为解决上述技术问题,本发明提供一种掺杂多晶硅薄膜的应力监控方法,包括以下步骤:
建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性;
测量当前所制造出的掺杂多晶硅薄膜中离子掺杂浓度,并根据所述测量结果以及所述相关性,判断当前所制造出的掺杂多晶硅薄膜是否满足所述当前的应力参数要求。
可选地,建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性的步骤包括:
在若干晶圆监控片上制造掺杂多晶硅薄膜,并对所制造出的掺杂多晶硅薄膜进行离子掺杂浓度测量和应力参数测量,以获得所需的离子掺杂浓度数据和应力参数数据;
对所获得的离子掺杂浓度数据和应力参数数据进行相关性分析,以建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性。
可选地,采用散点相关性一元一次方程来对所述离子掺杂浓度数据和应力参数数据进行的曲线拟合,以对所获得的离子掺杂浓度数据和应力参数数据进行相关性分析,并建立所述应力参数与离子掺杂浓度之间的函数关系模型。
可选地,所述函数关系模型为应力参数与离子掺杂浓度呈斜率为负的线性正比例函数。
可选地,当前所制造出的掺杂多晶硅薄膜形成在当前的晶圆监控片上,且在所述若干晶圆监控片上制造掺杂多晶硅薄膜和在当前的晶圆监控片制造的掺杂多晶硅薄膜步骤均包括:
在所述晶圆监控片的正面和背面上,形成介质阻挡层;
采用原位掺杂工艺,在所述晶圆监控片的正面和背面上的介质阻挡层上形成掺杂多晶硅薄膜。
可选地,所述的应力监控方法,还包括:根据判断结果,确定后续制造掺杂多晶硅薄膜的工艺参数。
基于同一发明构思,本发明还提供一种监控系统,包括:
相关性建立模组,用于建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性;
测量模组,用于测量当前所制造出的掺杂多晶硅薄膜中离子掺杂浓度;
判断模组,用于根据所述测量模组的测量结果以及所述相关性建立模组所建立的相关性,判断当前所制造出的掺杂多晶硅薄膜是否满足所述当前的应力参数要求。
基于同一发明构思,本发明还提供一种半导体器件的制造方法,包括:
采用本发明所述的掺杂多晶硅薄膜的应力监控方法,或者,采用本发明所述的监控系统,确定当前应力参数要求所对应的掺杂多晶硅薄膜的制造工艺参数;
提供一晶圆,并根据所述制造工艺参数,在所述晶圆上形成所需的掺杂多晶硅薄膜。
可选地,在所述晶圆上形成所需的掺杂多晶硅薄膜之后,还包括:
对所述掺杂多晶硅薄膜进行退火处理;
对所述掺杂多晶硅薄膜进行光刻和刻蚀,以形成图形化结构。
可选地,所述图形化结构包括MEMS器件的振膜、MEMS器件的背板、MEMS器件的热感应微结构、栅极、栅极以外的电极、电阻和熔丝中的至少一种。
与现有技术相比,本发明的技术方案至少具有以下有益效果之一:
1、由于先建立了掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性,因此能通过量测当前所制造的掺杂多晶硅薄膜中的离子掺杂浓度,即可根据相关性判断出当前制造出的掺杂多晶硅薄膜是否符合当前的应力参数要求,进而可以将现有技术的两道应力量测工序(一道是在多晶硅薄膜沉积之前,一道是在退火并去除衬底背面上的多晶硅薄膜之后),简化为一道离子掺杂浓度量测工序,由此简化了监控流程,缩短量测时间,大大降低了监控成本,提高了监控效率。
2、由于能够在通过原位掺杂工艺形成掺杂多晶硅薄膜后直接测量所形成的掺杂多晶硅薄膜的离子掺杂浓度,因此可以避免无其他制程工艺影响,提高判断的精确性,进而能够准确监控掺杂多晶硅薄膜的应力参数,并进一步反馈到原位掺杂工艺参数调整上,优化掺杂多晶硅薄膜的加工过程。例如可以将最终形成的掺杂多晶硅薄膜的实际应力值与所需的目标应力值之间的差值(即应力误差)精确在2Mpa以内,进而改善器件性能。
3、由于通过原位掺杂工艺在测试用的晶圆监控片上形成掺杂多晶硅薄膜后,能够直接测量所形成的掺杂多晶硅薄膜的离子掺杂浓度,因此能够省去现有技术中的TEOS沉积、退火、背面去除TEOS和多晶硅薄膜等工艺,因此可以降低晶圆监控片的制造成本以及监控成本。
4、监控频次可以从每次机台保养检测更改为每次掺杂多晶硅制造工艺结束后进行,监控频次大大提高,且能实现实时监控。
附图说明
图1至图4是现有的掺杂多晶硅薄膜的应力监控方法下的器件结构剖面示意图。
图5是本发明具体实施例的掺杂多晶硅薄膜的应力监控方法流程图。
图6是本发明具体实施例中所拟合的应力参数与离子掺杂浓度之间的相关性曲线示意图。
图7至图8是本发明具体实施例的掺杂多晶硅薄膜的应力监控方法下的器件结构剖面示意图。
图9是本发明具体实施例的监控系统的系统架构示意图。
图10至图12是本发明具体实施例的半导体器件的制造方法中的器件结构剖面示意图。
具体实施方式
现有的一种掺杂多晶硅薄膜的应力监控方法包括以下过程:
首先,请参考图1,提供测试用的晶圆监控片100,并将晶圆监控片100送入到低应力氮化硅层的制作站点(记作站点1),以在所述晶圆监控片100的正面100a和背面100b上形成低应力氮化硅层,其中,晶圆监控片100的正面100a的低应力氮化硅层记为101a,晶圆监控片100的背面100b上的低应力氮化硅层记作101b。
然后,请继续参考图1,将具有低应力氮化硅层101a和101b的晶圆监控片100送入到应力量测工序站点(记作站点2),以测量出掺杂多晶硅薄膜形成之前的应力参数,包括应力大小、翘曲度和曲率半径中的至少一种。
接着,请参考图2,将具有低应力氮化硅层101a和101b的晶圆监控片100送入到掺杂多晶硅薄膜的制造站点(记作站点3),可以通过原位掺杂工艺,在低应力氮化硅层101a和101b上均形成掺杂多晶硅薄膜,其中,低应力氮化硅层101a上形成的掺杂多晶硅薄膜记作102a,低应力氮化硅层101b上形成的掺杂多晶硅薄膜记作102b。
然后,请继续参考图2,将具有掺杂多晶硅薄膜102a和102b的晶圆监控片100送入到TEOS薄膜的制造站点(记作站点4),可以通过气相沉积工艺,在掺杂多晶硅薄膜102a和102b上均形成TEOS薄膜,其中,掺杂多晶硅薄膜102a上形成的TEOS薄膜记作103a,掺杂多晶硅薄膜102b上形成的TEOS薄膜记作103b。
接着,请参考图3,将具有TEOS薄膜103a和103b的晶圆监控片100送入到快速退火站点(记作站点5),以进行快速退火处理,使得掺杂多晶硅薄膜中的掺杂离子扩散均匀。
之后,请参考图4,将退火后的晶圆监控片100送入到TEOS薄膜去除站点(记作站点6),可以通过湿法腐蚀等工艺,去除TEOS薄膜103a、103b。
然后,请继续参考图4,将去除TEOS薄膜后的晶圆监控片100送入到背面多晶硅薄膜去除站点(记作站点7),可以通过背面抛光工艺等,去除晶圆监控片100背面101b上的掺杂多晶硅薄膜102b。
之后,请继续参考图4,将去除背面上的多晶硅薄膜后的晶圆监控片100再次送入到应力量测工序站点(记作站点8),以测量出掺杂多晶硅薄膜形成之后的应力参数,由此可以根据两次测量出的应力之差,来判断剩余的掺杂多晶硅薄膜102a中的应力参数是否符合要求。
上述的掺杂多晶硅薄膜的应力监控方法,存在以下问题:
1、完成一次监控需要经历8个站点,尤其是在形成掺杂多晶硅薄膜102a、102b之后,还需要经过上述的站点4至7之后才能进行第二次应力量测工序,需要占用站点4至7的机台产能,由此造成产能浪费。
2、由于在形成掺杂多晶硅薄膜102a、102b之后,还需要经过上述的站点4至7之后才能进行第二次应力量测工序,站点4至7上的工艺偏差的叠加,会导致第二次应力量测的结果不可靠。
3、由于需要两道应力量测工序,第一次应力量测工序和第二次应力量测工序之间间隔站点3至站点7,由此导致一套监控流程耗时(约48小时)较多,且无法实现实时监控。
4、由于完成一次监控需要经历8个站点,操作复杂,工艺监控流程容易出现混乱。
5、由于在形成掺杂多晶硅薄膜102a、102b之后,还需要形成TEOS薄膜103a、103b,并经历退火、去除TEOS薄膜103a、103b和背面去除掺杂多晶硅薄膜103a的工艺,因此晶圆监控片的制造成本以及监控成本均较高。
基于此,本发明提供一种掺杂多晶硅薄膜应力监控方法、监控系统及半导体器件的制造方法,能够至少解决现有的掺杂多晶硅薄膜的应力监控方法中的部分问题,以及,优化掺杂多晶硅薄膜的加工过程以及改善器件性能。
以下结合附图5至附图12和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。本文中的“和/或”的含义是二选一或者二者兼具。
请参考图5,本发明一实施例提供一种掺杂多晶硅薄膜的应力监控方法,包括以下步骤:
S1,建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性;
S2,测量当前所制造出的掺杂多晶硅薄膜中离子掺杂浓度,并根据所述测量结果以及所述相关性,判断当前所制造出的掺杂多晶硅薄膜是否满足当前的应力参数要求;
S3,根据判断结果,确定后续制造掺杂多晶硅薄膜的工艺参数。
在步骤S1中,先根据建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性的步骤需求,在生产线上历时0.5个月~3个月,甚至更长时间段,以在相应的大量晶圆监控片上分别制造掺杂多晶硅薄膜,并对每片晶圆监控片上制作出的掺杂多晶硅薄膜进行离子掺杂浓度测量和应力参数测量,以获得所需的离子掺杂浓度数据和应力参数数据。其中,一片晶圆监控片对应一组离子掺杂浓度数据和应力参数数据。
另外,由于本发明的掺杂多晶硅薄膜的应力监控方法不同于现有技术,因此,在步骤S1中用于建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性所需的样品的制备方法和相应参数测量节点也不同于现有技术。
具体地,在步骤S1中,在每片晶圆监控片上制造掺杂多晶硅薄膜并测量其离子掺杂浓度数据和应力参数数据的步骤包括:
首先,请参考图7,提供晶圆监控片200,采用低压化学气相沉积工艺或者炉管工艺等,在晶圆监控片200的正面200a和背面200b上形成低应力的第一介质阻挡层,其材质可以是低应力的氧化硅、氮化硅或氮氧化硅,其中,晶圆监控片200的正面200a的介质阻挡层记为201a,晶圆监控片200的背面200b上的介质阻挡层记作201b。
接着,请参考图8,采用原位掺杂工艺,以在介质阻挡层201a和201b上均形成掺杂多晶硅薄膜,其中,介质阻挡层201a上形成的掺杂多晶硅薄膜记作202a,介质阻挡层201b上形成的掺杂多晶硅薄膜记作202b。所述原位掺杂工艺是指在气相淀积多晶硅薄膜的同时通入含有P型或N型掺杂离子的气体, 比如PH3或B2H6等,使多晶硅薄膜均匀地掺杂,从而形成掺杂多晶硅薄膜,相比其他掺杂多晶硅薄膜的方法,原位掺杂工艺可以提高生产效率节约成本。介质阻挡层201a、201b可以在原位掺杂工艺中保护晶圆监控片200,并防止形成的掺杂多晶硅薄膜202a、202b中的掺杂离子扩散到晶圆监控片200中。
然后,可以利用图8中所示的现有的测量组件302(例如二次质谱分析仪器或者光谱分析仪器),来测量在相应的晶圆监控片200上制造出的掺杂多晶硅薄膜202a中的离子掺杂浓度,并进一步采用现有的应力参数测量方法,测量晶圆监控片200上形成掺杂多晶硅薄膜之后的应力参数,例如获得晶圆的翘曲度、曲率半径和应力大小中的至少一个应力参数的数据。
由此,可以得到一组所需的离子掺杂浓度数据与应力参数数据。
应当注意的是,当某些应力参数数据是关于形成掺杂多晶硅薄膜前后的差值时,请继续参考图7,在上述步骤中,在形成介质阻挡层记为201a、201b之后且在形成掺杂多晶硅薄膜202a、202b之前,可以通过现有的应力参数测量方法,测量晶圆监控片200上未形成掺杂多晶硅薄膜时的第一应力参数值,例如获得晶圆的翘曲度、曲率半径和应力大小中的至少一个应力参数的值,然后在形成掺杂多晶硅薄膜202a、202b之后,再测量晶圆监控片200上形成有掺杂多晶硅薄膜时的第二应力参数值,第二应力参数值与第一应力参数值的差值为所需的应力参数数据。
在步骤S1中,当获得所需的离子掺杂浓度数据和应力参数数据之后,对所获得的所有组或者其中某些组的离子掺杂浓度数据和应力参数数据进行相关性分析,以建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性。其中,可以选用任意合适的曲线拟合方法,来对所述离子掺杂浓度数据和应力参数数据进行的曲线拟合,以得到掺杂多晶硅薄膜中相应的应力参数与离子掺杂浓度之间的函数关系模型(即相关性)。本实施例中,作为一种示例,采用采用散点相关性一元一次方程来对筛选出的所述离子掺杂浓度数据和应力大小进行的曲线拟合,以得到应力大小与离子掺杂浓度之间呈斜率为负的线性正比例函数的函数关系模型,如图6所示,其相关系数R大于0.95,例如等于0.98,图6中1个单位的掺杂剂量可以是1020个/cm3;作为另一种示例,也可以采用最小二乘法等方式来对所筛选出的所述离子掺杂浓度数据和相应的应力参数数据进行的曲线拟合,以得到相应的应力参数与离子掺杂浓度之间的函数关系模型。
在步骤S2中,可以采用步骤S1中制造掺杂多晶硅薄膜的方法,在当前的晶圆监控片上形成当前制造的掺杂多晶硅薄膜,具体过程如下:
首先,请参考图7,提供当前的晶圆监控片200,采用低压化学气相沉积工艺或者炉管工艺等,在晶圆监控片200的正面200a和背面200b上形成低应力的第一介质阻挡层,其材质可以是低应力的氧化硅、氮化硅或氮氧化硅,其中,晶圆监控片200的正面200a的介质阻挡层记为201a,晶圆监控片200的背面200b上的介质阻挡层记作201b。
接着,请参考图8,采用原位掺杂工艺,以在介质阻挡层201a和201b上均形成掺杂多晶硅薄膜,其中,介质阻挡层201a上形成的掺杂多晶硅薄膜记作202a,介质阻挡层201b上形成的掺杂多晶硅薄膜记作202b。所述原位掺杂工艺是指在气相淀积多晶硅薄膜的同时通入含有掺杂离子的气体, 比如PH3或B2H6等,使多晶硅薄膜均匀地掺杂,从而形成掺杂多晶硅薄膜,相比其他掺杂多晶硅薄膜的方法,原位掺杂工艺可以提高生产效率节约成本。介质阻挡层201a、201b可以在原位掺杂工艺中保护晶圆监控片200,并防止形成的掺杂多晶硅薄膜202a、202b中的掺杂离子扩散到晶圆监控片200中。
在步骤S2中,当获得当前制造出的掺杂多晶硅薄膜之后,可以利用图8中所示的现有的测量组件302(例如二次质谱分析仪器或者光谱分析仪器)来测量当前所制造出的掺杂多晶硅薄膜202a中离子掺杂浓度,然后,可以将测得的离子掺杂浓度代入到步骤S1中的函数关系模型中,计算出当前的应力参数值,进而将计算出的当前的应力参数值与当前的应力参数要求(即要求的目标应力参数值)进行比较,来判断当前所制造出的掺杂多晶硅薄膜中的应力参数值是否符合要求。
在本发明的其他实施例中,当步骤S1中建立的相关性并非是函数关系模型时,例如是数据范围,即一离子掺杂浓度范围对应一与之相匹配的应力参数范围,当步骤S2中测量出离子掺杂浓度之后,可以直接判断所述离子掺杂浓度是否在当前的应力参数要求所对应的离子掺杂浓度范围内,从而判断出当前所制造出的掺杂多晶硅薄膜是否符合当前的应力参数要求。
需要说明的是,当 S1中用于建立相关性的应力参数数据是形成掺杂多晶硅薄膜前后的参数值差值时,在步骤S2中也仅需要在获得当前制造出的掺杂多晶硅薄膜之后,测量出离子掺杂浓度,即可根据所述相关性和离子掺杂浓度的测量结果来判断出当前所制造出的掺杂多晶硅薄膜是否符合当前的应力参数要求。
本步骤S2中,在原位掺杂工艺制程结束后直接测量形成的掺杂多晶硅薄膜的离子掺杂浓度,可以避免现有的监控方法中形成TEOS薄膜、退火、去除TEOS薄膜和背面去除掺杂多晶硅薄膜等制程工艺的影响,因此能够及时、准确监控掺杂多晶硅薄膜的应力参数。
在步骤S3中,可以根据步骤S2的判断结果,确定后续制造掺杂多晶硅薄膜的工艺参数。具体地,若在步骤S2中判定当前所制造出的掺杂多晶硅薄膜是符合当前的应力参数要求的,则可以直接将步骤S2中当前所制造出的掺杂多晶硅薄膜所对应的工艺参数作为后续制造掺杂多晶硅薄膜的工艺参数;若在步骤S2中判定当前所制造出的掺杂多晶硅薄膜是不符合当前的应力参数要求的,则可以根据判断结果,对步骤S2中当前所制造出的掺杂多晶硅薄膜所对应的工艺参数进行调整和优化,并将调整和优化后的工艺参数作为后续制造掺杂多晶硅薄膜的工艺参数。
通过本实施例的掺杂多晶硅薄膜的应力监控方法,可以将最终形成的掺杂多晶硅薄膜的实际应力大小与要求的应力大小之差(即应力误差)精确在2Mpa以内,进而改善器件性能。
此外,本实施例所述的掺杂多晶硅薄膜的应力监控方法,由于能通过量测掺杂多晶硅薄膜中的离子掺杂浓度,来代替原有的直接检测掺杂多晶硅薄膜中的应力参数,进而可以将现有技术的两道应力量测工序(一道是在多晶硅薄膜沉积之前,一道是在退火并去除衬底背面上的多晶硅薄膜之后),简化为一道离子掺杂浓度量测工序,由此简化了监控流程,缩短量测时间,大大降低了监控成本,避免了产能浪费,提高了监控效率。其中,监控频次可以从每次机台保养检测更改为每次掺杂多晶硅制造工艺结束后进行,监控频次大大提高,操作简单,且能实现实时监控,避免工艺监控流程容易出现混乱的问题。
需要进一步说明的是,图6中仅仅列出应力大小与离子掺杂浓度之间的相关性,且上述实施例主要是基于这一种应力参数与离子掺杂浓度之间的相关性,来对掺杂多晶硅薄膜的应力参数进行监控的,但是本发明的技术方案并不仅仅限定于此,在本发明的其他实施例中,如果当前的应力参数要求中含有两种或者两种以上的应力参数(例如同时要求应力大小范围和翘曲度范围),还可以通过历史数据分析,得到各个应力参数分别与离子掺杂浓度的相关性,且在获得当前制造的掺杂多晶硅薄膜之后,只有根据测得的离子掺杂浓度和各个相关性均判定当前制造的掺杂多晶硅薄膜满足当前的各个应力参数要求时,才判定当前制造的掺杂多晶硅薄膜符合要求,由此进一步提高监控可靠性。
请参考图9,本实施例还提供一种用于实现上述的掺杂多晶硅薄膜的应力监控方法的监控系统30,包括相关性建立模组301、测量模组302以及判断模组303。
其中,相关性建立模组301用于建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性,即相关性建立模组301用于实现上述的步骤S1。
测量模组302用于测量当前在晶圆监控片200上所制造出的掺杂多晶硅薄膜中的离子掺杂浓度。判断模组303用于根据所述测量模组302的测量结果以及所述相关性建立模组301所建立的相关性,判断当前所制造出的掺杂多晶硅薄膜是否满足所述当前的应力参数要求。即测量模组302和判断模组303用于实现上述的步骤S2。
可选地,测量模组302不仅包括离子掺杂浓度测量组件,还包括应力参数测量组件。其中,离子掺杂浓度测量组件不仅能够测量当前在晶圆监控片200上所制造出的掺杂多晶硅薄膜中的离子掺杂浓度,还能测量相关性建立模组301建立所述相关性时在相应的晶圆监控片上制造出的掺杂多晶硅薄膜中的离子掺杂浓度,进而得到相关性建立模组301所需的离子掺杂浓度数据。所述应力参数测量组件能够测量相关性建立模组301建立所述相关性时在相应的晶圆监控片上形成掺杂多晶硅薄膜前后的应力参数值,进而得到相关性建立模组301所需的应力参数数据。由此,测量模组302可以将测量结果反馈至相关性建立模组301,以使得相关性建立模组301能够根据测量模组302所提供的数据组,建立所需的掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性。
可选地,所述监控系统30还包括工艺参数管控模组304,所述工艺参数管控模组304用于根据判断模组303的判断结果来确定后续制造掺杂多晶硅薄膜的工艺参数。具体地,若判断模组303判定当前所制造出的掺杂多晶硅薄膜是符合当前的应力参数要求的,则工艺参数管控模组304可以直接将当前所制造出的掺杂多晶硅薄膜所对应的工艺参数作为后续制造掺杂多晶硅薄膜的工艺参数;若判断模组303判定当前所制造出的掺杂多晶硅薄膜是不符合当前的应力参数要求的,则工艺参数管控模组304可以根据判断结果,对当前所制造出的掺杂多晶硅薄膜所对应的工艺参数进行调整和优化,并将调整和优化后的工艺参数作为后续制造掺杂多晶硅薄膜的工艺参数。由此可以实现后续晶圆监控片和/或实际产品晶圆上的掺杂多晶硅薄膜的制造。即工艺参数管控模组304可以用于实现上述的步骤S3。
进一步可选地,在相关性建立模组301为建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性,而在相应的晶圆监控片上制造掺杂多晶硅薄膜时,工艺参数管控模组304还可以为这些晶圆监控片设置制造掺杂多晶硅薄膜的制造工艺参数,以使得相关工艺设备能够根据工艺参数管控模组304设定的制造工艺参数,来在这些晶圆监控片上制造掺杂多晶硅薄膜。
可以理解的是,相关性建立模组301、工艺参数管控模组304、测量模组302以及判断模组303可以合并在一个装置中实现,或者其中的任意一个模组可以被拆分成多个模块,或者,这些模组中的一个或多个的至少部分功能可以与其他模组的至少部分功能相结合,并在一个装置中实现。根据本发明的实施例,相关性建立模组301、工艺参数管控模组304、测量模组302以及判断模组303中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)、存储芯片、或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,相关性建立模组301、工艺参数管控模组304、测量模组302以及判断模组303中的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模组的功能。例如测量模组302可以是质谱分析仪器或者光谱分析仪器,其包括X射线源(未图示)、分光计(未图示)、探测器(未图示)、设置在分光计与半导体衬底之间的光路上的第一滤镜(未图示)以及设置在分光计和探测器之间的光路上的第二滤镜(未图示)。
在实际的生产线中,每当一个工艺步骤的各制造工艺参数调整完成后,会采用调整的制造工艺参数对晶圆监控片(dummy wafer)进行该工艺步骤处理,以检测分析和验证采用此调整的制造工艺参数的工艺步骤能否用于实际的半导体器件的制造。因此,本发明中,可以采用本发明的掺杂多晶硅薄膜的应力监控方法,来对相应的晶圆监控片上形成的掺杂多晶硅薄膜进行应力参数监控,以最终找到符合实际的半导体器件的应力参数要求的用于制造掺杂多晶硅薄膜的制造工艺参数,进而采用所找到的合适的制造工艺参数,来制作实际的半导体器件所需的掺杂多晶硅薄膜。
因此,本发明一实施例还提供一种半导体器件的制造方法,包括以下步骤:
首先,请参考图5至图9,采用本发明所述的掺杂多晶硅薄膜的应力监控方法,或者,采用本发明所述的监控系统,确定当前应力参数要求所对应的掺杂多晶硅薄膜的制造工艺参数;
接着,请参考图10,提供一表面上形成有下层膜层401的晶圆400,根据所确定的所述制造工艺参数,通过原位掺杂工艺,在所述下层膜层401上形成所需的掺杂多晶硅薄膜402。下层膜层401可以是单层结构,也可以是多层薄膜堆叠而成的复合结构,其材质可以包括氧化硅、氮化硅、金属、碳化硅、介电常数K低于3的低K介质、介电常数K高于7的高K介质等中的至少一种。下层膜层401可以是含有相互分立的图形化结构的膜层,也可以是对晶圆400的整个正面进行覆盖的膜层结构。
应当理解的是,上文中在晶圆监控片200上形成的介质阻挡层201a的结构和材料应该和下层膜层401相同。也就是说,在晶圆监控片200和晶圆400(可以称为产品晶圆或器件晶圆)上形成掺杂多晶硅薄膜的外部环境相同,因此,上文中在晶圆监控片200上形成的掺杂多晶硅薄膜202a的应力参数才能真实反映在晶圆200上形成的掺杂多晶硅薄膜402的应力参数。
需要说明的是,在晶圆400的正面上形成掺杂多晶硅薄膜402的过程中,可以同时在晶圆400的背面上形成掺杂多晶硅薄膜(未图示),晶圆400的背面上形成的掺杂多晶硅薄膜可以根据器件制造需要,在合适的制造节点中去除。
可选地,请参考图11和图12,所述半导体器件的制造方法,在所述晶圆上形成所需的掺杂多晶硅薄膜之后,还包括:
对所述掺杂多晶硅薄膜402进行退火处理,形成退火后的掺杂多晶硅薄膜402a;
对所述退火后的掺杂多晶硅薄膜402a进行光刻和刻蚀,以形成图形化结构402b。
可选地,所述图形化结构402b包括MEMS器件的振膜、MEMS器件的背板、MEMS器件的热感应微结构、栅极、栅极以外的电极、电阻和熔丝中的至少一种。
需要说明的是,请参考图11和图12,所述半导体器件的制造方法,可以根据器件制造需要,在通过原位掺杂工艺形成掺杂多晶硅薄膜402之后且在对所述掺杂多晶硅薄膜402进行退火处理之前,还可以在掺杂多晶硅薄膜402上形成上层膜层403,上层膜层403可以是单层结构,也可以是多层薄膜堆叠而成的复合结构,其材质可以包括氧化硅、氮化硅、金属、金属硅化物、碳化硅、介电常数K低于3的低K介质、介电常数K高于7的高K介质等中的至少一种。上层膜层403可以是含有相互分立的图形化结构的膜层,也可以是对晶圆400的整个正面进行覆盖的膜层结构。上层膜层403在退火后可以保持材料性能不变,也可以转变为材料性能变化的上层膜层403a。当上层膜层403a对退火后的掺杂多晶硅薄膜402a全面覆盖时,对所述退火后的掺杂多晶硅薄膜402a进行光刻和刻蚀的过程中,可以依次刻蚀上层膜层403a和退火后的掺杂多晶硅薄膜402a,以形成图形化结构403b和图形化结构402b。
请参考图12,需要进一步说明的是,所述半导体器件的制造方法,可以根据器件制造需要,在对所述掺杂多晶硅薄膜402进行退火处理之后且在对所述掺杂多晶硅薄膜402进行光刻和刻蚀之前,还可以在掺杂多晶硅薄膜402上形成上层膜层403a,上层膜层403可以是单层结构,也可以是多层薄膜堆叠而成的复合结构,其材质可以包括氧化硅、氮化硅、金属、金属硅化物、碳化硅、介电常数K低于3的低K介质、介电常数K高于7的高K介质等中的至少一种。上层膜层403可以是含有相互分立的图形化结构的膜层,也可以是对晶圆400的整个正面进行覆盖的膜层结构。
本实施例的半导体器件的制造方法,由于能够根据本发明所述的掺杂多晶硅薄膜的应力监控方法,或者,本发明所述的监控系统,确定合适的用于制造掺杂多晶硅薄膜的制造工艺参数,因此,在采用该制造工艺参数在一晶圆上形成掺杂多晶硅薄膜时,所形成的掺杂多晶硅薄膜的应力参数能够符合器件制造要求,例如最终形成的掺杂多晶硅薄膜的实际应力大小与要求的应力大小之差(即应力误差)精确在2Mpa以内,由此优化了掺杂多晶硅薄膜的加工过程以及改善器件性能。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明技术方案的范围。

Claims (10)

1.一种掺杂多晶硅薄膜的应力监控方法,其特征在于,包括:
建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性;测量当前所制造出的掺杂多晶硅薄膜中离子掺杂浓度,并根据所述测量结果以及所述相关性,判断当前所制造出的掺杂多晶硅薄膜是否满足所述当前的应力参数要求。
2.如权利要求1所述的应力监控方法,其特征在于,建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性的步骤包括:
在若干晶圆监控片上制造掺杂多晶硅薄膜,并对所制造出的掺杂多晶硅薄膜进行离子掺杂浓度测量和应力参数测量,以获得所需的离子掺杂浓度数据和应力参数数据;
对所获得的离子掺杂浓度数据和应力参数数据进行相关性分析,以建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性。
3.如权利要求2所述的应力监控方法,其特征在于,采用散点相关性一元一次方程来对所述离子掺杂浓度数据和应力参数数据进行的曲线拟合,以对所获得的离子掺杂浓度数据和应力参数数据进行相关性分析,并建立所述应力参数与离子掺杂浓度之间的函数关系模型。
4.如权利要求3所述的应力监控方法,其特征在于,所述函数关系模型为应力参数与离子掺杂浓度呈斜率为负的线性正比例函数。
5.如权利要求2所述的应力监控方法,其特征在于,当前所制造出的掺杂多晶硅薄膜形成在当前的晶圆监控片上,且在所述若干晶圆监控片上制造掺杂多晶硅薄膜和在当前的晶圆监控片制造的掺杂多晶硅薄膜步骤均包括:
在所述晶圆监控片的正面和背面上,形成介质阻挡层;
采用原位掺杂工艺,在所述晶圆监控片的正面和背面上的介质阻挡层上形成掺杂多晶硅薄膜。
6.如权利要求1所述的应力监控方法,其特征在于,还包括:根据判断结果,确定后续制造掺杂多晶硅薄膜的工艺参数。
7.一种监控系统,其特征在于,包括:
相关性建立模组,用于建立掺杂多晶硅薄膜所对应的应力参数与离子掺杂浓度之间的相关性;
测量模组,用于测量当前所制造出的掺杂多晶硅薄膜中离子掺杂浓度;
判断模组,用于根据所述测量模组的测量结果以及所述相关性建立模组所建立的相关性,判断当前所制造出的掺杂多晶硅薄膜是否满足所述当前的应力参数要求。
8.一种半导体器件的制造方法,其特征在于,包括:
采用权利要求1~6中任一项所述的掺杂多晶硅薄膜的应力监控方法,或者,采用权利要求7所述的监控系统,确定当前应力参数要求所对应的掺杂多晶硅薄膜的制造工艺参数;
提供一晶圆,并根据所述制造工艺参数,在所述晶圆上形成所需的掺杂多晶硅薄膜。
9.如权利要求8所述的半导体器件的制造方法,其特征在于,在所述晶圆上形成所需的掺杂多晶硅薄膜之后,还包括:
对所述掺杂多晶硅薄膜进行退火处理;
对所述掺杂多晶硅薄膜进行光刻和刻蚀,以形成图形化结构。
10.如权利要求9所述的半导体器件的制造方法,其特征在于,所述图形化结构包括MEMS器件的振膜、MEMS器件的背板、MEMS器件的热感应微结构、栅极、栅极以外的电极、电阻和熔丝中的至少一种。
CN202010918686.8A 2020-09-04 2020-09-04 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法 Active CN111816583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010918686.8A CN111816583B (zh) 2020-09-04 2020-09-04 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010918686.8A CN111816583B (zh) 2020-09-04 2020-09-04 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN111816583A true CN111816583A (zh) 2020-10-23
CN111816583B CN111816583B (zh) 2021-01-01

Family

ID=72859968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010918686.8A Active CN111816583B (zh) 2020-09-04 2020-09-04 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN111816583B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161229A (zh) * 2021-04-12 2021-07-23 上海新昇半导体科技有限公司 多晶硅薄膜衬底的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155271A1 (en) * 1998-12-15 2004-08-12 Kabushiki Kaisha Toshiba Reliable semiconductor device and method of manufacturing the same
CN103888886A (zh) * 2014-03-14 2014-06-25 上海先进半导体制造股份有限公司 低应力原位掺杂的多晶硅薄膜的制造方法
CN110649032A (zh) * 2019-10-23 2020-01-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111276390A (zh) * 2020-02-17 2020-06-12 中芯集成电路制造(绍兴)有限公司 多晶硅薄膜的制备方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155271A1 (en) * 1998-12-15 2004-08-12 Kabushiki Kaisha Toshiba Reliable semiconductor device and method of manufacturing the same
CN103888886A (zh) * 2014-03-14 2014-06-25 上海先进半导体制造股份有限公司 低应力原位掺杂的多晶硅薄膜的制造方法
CN110649032A (zh) * 2019-10-23 2020-01-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111276390A (zh) * 2020-02-17 2020-06-12 中芯集成电路制造(绍兴)有限公司 多晶硅薄膜的制备方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161229A (zh) * 2021-04-12 2021-07-23 上海新昇半导体科技有限公司 多晶硅薄膜衬底的制备方法

Also Published As

Publication number Publication date
CN111816583B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
EP2232347B1 (en) Method of controlling semiconductor device fabrication
CN101512307B (zh) 原位晶片温度测量和控制
US20020129476A1 (en) Device for manufacturing semiconductor device and method of manufacturing the same
CN112002640B (zh) 监控退火工艺稳定性的方法
TWI409910B (zh) 半導體製造方法與裝置
US5796484A (en) System for detecting unevenness degree of surface of semiconductor device
US8304264B2 (en) Apparatus and method for monitoring chamber status in semiconductor fabrication process
CN101369551B (zh) 用于使用结合或独立的度量改进晶片一致性的工艺控制
US6701206B1 (en) Method and system for controlling a process tool
CN111816583A (zh) 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法
CN102054720A (zh) 测量接触孔的方法
CN107342254A (zh) 晶边刻蚀机台的校准方法
TWI761326B (zh) 自知生產晶圓
US6766215B1 (en) Method and apparatus for detecting necking over field/active transitions
US11204312B2 (en) In-situ full wafer metrology system
CN113066735B (zh) 一种高电阻高精度电阻器的实现方法
CN112729108B (zh) 一种光学关键尺寸ocd测量设备的校准方法
JP2002181746A (ja) 定量分析方法およびその補助試料と標準試料
CN111668128B (zh) 氢离子注入剂量检测方法以及氢离子注入剂量检测系统
US7256399B2 (en) Non-destructive in-situ elemental profiling
JPH05206051A (ja) イオン注入モニター方法
JP3799361B2 (ja) 半導体装置の製造方法
JP2002110568A (ja) ウェハプロセスの管理方法およびプロセス装置
CN103545227A (zh) 监控半导体器件中磷硅玻璃层的磷浓度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220705

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SMIC international integrated circuit manufacturing (Shanghai) Co., Ltd

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.