[go: up one dir, main page]

CN111741601B - 一种通用的可配置的有源基板电路结构 - Google Patents

一种通用的可配置的有源基板电路结构 Download PDF

Info

Publication number
CN111741601B
CN111741601B CN202010655648.8A CN202010655648A CN111741601B CN 111741601 B CN111741601 B CN 111741601B CN 202010655648 A CN202010655648 A CN 202010655648A CN 111741601 B CN111741601 B CN 111741601B
Authority
CN
China
Prior art keywords
module
circuit
active substrate
chiplet
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010655648.8A
Other languages
English (en)
Other versions
CN111741601A (zh
Inventor
陈迟晓
王彧
焦博
林锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qiyi Mole Quzhou Integrated Circuit Design Co ltd
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010655648.8A priority Critical patent/CN111741601B/zh
Publication of CN111741601A publication Critical patent/CN111741601A/zh
Application granted granted Critical
Publication of CN111741601B publication Critical patent/CN111741601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种通用的可配置的有源基板电路结构，其特征在于，包括：多个chiplet模块，每个chiplet模块提供一个扩展槽位，以及一个用于为chiplet模块提供芯片工作电压的电源管理单元组成；若干个可编程路径选择模块，由一个用于控制可编程路径选择模块的开关控制器以及一个用于控制信号路径的路径电路组成；若干个收发互联网络模块，每个收发互联网络模块都由多个用于与可编程路径选择模块和chiplet模块连接的电路连接接口、一个用于控制收发互联网络中信号传输通道的选择开关矩阵，每个模块连接接口通过一个直接连接电路、一个发射电路和一个接收电路连接于开关矩阵；一个配置接口；以及可扩展模块，该可扩展模块为基于使用要求的多种不同的新器件。

Description

一种通用的可配置的有源基板电路结构
技术领域
本发明涉及集成电路设计领域，尤其涉及一种通用的可配置的有源基板电路结构。
背景技术
1965年，戈登-摩尔在其文章中指出，半导体电路集成的晶体管数量将每年增加一倍，性能提升一倍；之后又修正为每两年增加一倍，这就是著名的摩尔定律。
摩尔定律经过几十年的发展已经到后摩尔时代，继续发展摩尔定律的成本已经远远大于寻找新的替代方案。因此，chiplet的概念被提出，通过异构集成系统方案，不同的组件可以在独立的裸片上进行芯片设计和实现，其中不同的裸片可以选择不同的工艺节点制造。如，一些不适合先进工艺制造的芯片可以用低一制程的技术制造，降低成本。最后这些组件通过在廉价的基底上采用多芯片互联的方式实现各组件之间的数据传输。chiplet可以带来多种好处，最直接的就是设计周期的缩短和成本的降低。在有机基质上通过多chiplet封装技术还可实现硬件复用。
目前已有的chiplet封装集成技术包括有源基材(organic substrates)，无源器件(passive interposer)及硅桥(silicon bridges)。但这几种技术都面临扩展性差及异构芯片如何集成等问题。因此，一种叫有源器件(Active interposer)的技术被提了出来。有源器件是在中介层(interposer)上集成一些主动器件，包括IO口、AIB或HBM等物理接口、模拟电路、电源管理以及可扩展的片上网络用于连接所有的芯片。这种有源中介层的设计需要在芯片和它们的封装之间借助标准化接口等时考虑大量的协同设计。
一种有源中介层设计，如法国研究机构CEA-Leti在ISSCC 2020上展示的96核芯片。其中中介层里包含电压调节器和一个片上网络(NoC)，该网络可以将内核的片上SRAM存储器等各个部分连接在一起，这是一种3D封装形式。与之相区别的是无源中介层，这种中介层中只存在电路，采用的是2.5D封装形式。
现有的chiplet封装集成技术方案如：
硅基板无源中介层，其在中介层中制备硅通孔(TSV)，通过TSV连接硅基板上下表面的金属层实现板间互联，这种方案中介层只承担电路连接角色。
硅基板有源中介层，其在中介层中可集成一些有源器件及一个片上网络，缺点是无统一的接口标准，无法实现通用性，可配置性差。
目前已有的chiplet方案多采用一芯片一架构的专用集成策略，无论是何种chiplet方案，尚无通用的，可扩展的模块化的chiplet计算架构。因此在复杂工作环境下工作时，需要引入大量多种专用集成策略白白产生了大量的经济消耗，浪费人力成本。
发明内容
为解决上述问题，提供一种通用的可配置的有源基板电路结构，本发明采用了如下技术方案：
本发明的一种通用的可配置的有源基板电路结构包括：多个chiplet模块，每个chiplet模块提供一个用于芯片扩展的槽位，芯片通过连接线连接于有源基板并还用于完成连接在扩展槽位上的多个芯片之间的通信，扩展槽位布设在chiplet模块四周并集成于有源基板内用于连接芯片；一个可编程路径选择模块，集成于有源基板内，由一个用于控制可编程路径选择模块的开关控制器以及一个用于控制信号路径的路径电路组成；若干个收发互联网络模块，集成于有源基板内，每个收发互联网络模块都由一个用于与可编程路径选择模块连接的电路连接接口、多个用于连接多个chiplet模块的模块接口、一个用于控制收发互联网络中信号传输通道的选择的开关矩阵，每个模块连接接口通过一个直接连接电路、一个发射电路和一个接收电路连接于开关矩阵；多个电源管理模块，集成于有源基板内，用于为chiplet提供正常工作所需的芯片工作电压；一个配置接口，集成于有源基板内，用于下载有源基板电路的配置文件；以及可扩展模块，固定于有源基板内，该可扩展模块为基于使用要求的多种不同的新器件，其中，每个收发互联网络模块分别与可编程路径选择模块通过电路连接接口进行连接，每个收发互联网络模块的四周分别通过模块连接接口连接有四个chiplet模块。
本发明提供的一种通用的可配置的有源基板电路结构，还具有这样的技术特征，其中，通信为多个芯片对同一信息进行有序处理的过程，进行通信的多个芯片包括连接于相同chiplet模块的多个芯片以及连接于不同chiplet模块的多个芯片。
本发明提供的一种通用的可配置的有源基板电路结构，还具有这样的技术特征，其中，开关控制器包括：路由选通器，用于控制收发互联网络模块中信号的传输路径的方向，以及路径解码表，用于保存传输路径的相关数据，路径电路基于路径解码表完成信号路径的改变。
本发明提供的一种通用的可配置的有源基板电路结构，还具有这样的技术特征，其中，新器件为有源可扩展模块和无源可扩展模块中的一种或两种。
本发明提供的一种通用的可配置的有源基板电路结构，还具有这样的技术特征，其中，电源管理单元根据不同的芯片正常工作时所需的工作电压向chiplet模块提供芯片工作电压。
本发明提供的一种通用的可配置的有源基板电路结构，还具有这样的技术特征，其中，可编程路径选择模块四周的四个收发互联网络模块仅有三个方向通过模块连接接口连接有chiplet模块。
本发明提供的一种通用的可配置的有源基板电路结构，还具有这样的技术特征，其中，每个收发互联网络模块包括一个直接连接电路，一个发射电路包含一个驱动电路和一个同步电路，一个接收电路包含一个一个驱动电路、一个比较器及一个同步电路，以及连接直接连接电路、发射电路和驱动电路的开关矩阵。
发明作用与效果
根据本发明的一种通用的可配置的有源基板电路结构，通过提出一种chiplet模块间可调节的电路设计，实现了chiplet模块的通用化以及模块化方案。进一步的可集成不同种类的新器件，更进一步方便了系统的敏捷部署，缩短开发周期和成本。其中，电源模块通过调整工作电压来满足不同芯片的工作模式；收发互联网络模块的设计，实现了异构芯片之间的互连，降低线路损耗及误码率；可编程路径选择模块，可进一步的通过调整各芯片间的连接方式，完成芯片的通信，使得本发明在具体应用中资源分配更合理。
附图说明
图1是本发明实施例的一种通用的可配置的有源基板电路结构的电路结构图；
图2是本发明实施例的一种通用的可配置的有源基板电路中可编程路径选择模块的电路结构图；
图3是本发明实施例的一种通用的可配置的有源基板电路中收发互联网络模块的电路结构图；以及
图4是本发明实施例的一种通用的可配置的有源基板电路的封装结构图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下结合实施例及附图对本发明的一种通用的可配置的有源基板电路结构作具体阐述。
<实施例>
图1是本发明实施例的一种通用的可配置的有源基板电路结构的电路结构图。
如图1所示，有源基板电路100还包括多个chiplet模块101、多个可编程路径选择模块102、多个收发互联网络模块103、一个配置接口10、其他可扩展模块105以及多个电源管理模块106(图中未示出)。
其中，每个chiplet模块101提供一个扩展槽位，芯片通过连接线与有源基板连接并还用于完成连接在扩展槽位上的多个芯片之间的通信，扩展槽位布设在chiplet四周并集成在有源基板内用于连接芯片。
其中，通信为多个芯片对同一信息进行有序处理的过程，进行通信的多个芯片包括连接于相同chiplet模块的多个芯片以及连接于不同chiplet模块的多个芯片。
本实施例中，扩展槽位布设参考图1中未标注的小矩形。
图2是本发明实施例的一种通用的可配置的有源基板电路中可编程路径选择模块的电路结构图。
如图2所示，可编程路径选择模块102，由一个用于控制可编程路径选择模块的开关控制器21、以及一个用于控制信号路径的路径选择电路22组成。
其中，开关控制器21包括：路由选通器21A和路径解码表21B。
路由选通器21A用于控制收发互联网络模块中信号的传输路径的方向；以及路径解码表21B用于保存传输路径的相关数据，路径电路22基于路径解码表21B完成信号路径的改变。
图3是本发明实施例的一种通用的可配置的有源基板电路中收发互联网络模块的电路结构图。
如图3所示，收发互联网络模块103，每个收发互联网络模块都由一个直接连接电路21、一个发射电路32和一个接收电路33、多个用于连接多个chiplet模块101和可编程路径选择模块的连接接口34、一个用于控制收发互联网络中信号传输通道的选择的开关矩阵35。
其中，每个直接连接电路31，由直接连接线连接31A组成，每个发射电路32包含一个放大器32A、一个同步电路32B。每个接收电路33包含一个放大器33A、一个比较器33B以及一个同步电路33C。
如图1所示，每个收发互联网络模块103的四周都都通过模块连接接口34同时连接chiplet模块101和可编程路径选择模块102。
本实施例中，配置接口104，用于下载有源基板电路的配置文件。
可扩展模块105为基于使用要求的多种不同的有源可扩展模块或无源可扩展模块。(例如：电源模块、时钟模块、复位电路等)
此外，本实施例中的有源基板电路100还包括多个电源管理模块106，该模块集成与有源基板内，用于为chiplet模块提供正常工作所需的芯片工作电压。
图4是本发明实施例的一种通用的可配置的有源基板电路的封装结构图。
如图4所示，chiplet模块101通过chiplet与有源基板连接线固定于有源基板上、将可编程路径选择模块102、收发互联网络模块103、配置接口104、可扩展模块105以及电源管理模块106集成于基板内完成有源基板电路100后，在基板上开若干个硅通孔，在封装基板上与有源基板间加入植球后进行封装，从而完成本实施例所需的2.5D封装。
实际应用中，根据具体工作要求，选取合适的芯片，电源管理模块106根据所选的芯片向chiplet模块101中的芯片提供工作电压，用户通过可编程路径选择模块102中的开关控制器21完成信号路径的改变，进一步地选择了参与工作的芯片，而后所选的所有芯片通过可编程路径选择模块102将信号传输到收发互联网络模块103，最终收发互联网络模块103发出实际工作所需的信号。此外本实施例的有源基板电路100还可以通过可扩展模块105应工作要求完成扩展，从而使设计的有源基板具有广泛适用性的特点。
实施例作用与效果
根据本实施例提供的一种通用的可配置的有源基板电路结构，通过提出一种chiplet模块间可调节的电路设计，实现了chiplet模块的通用化以及模块化方案。进一步的可集成不同种类的新器件，更进一步方便了系统的敏捷部署，缩短开发周期和成本。其中，电源模块通过调整工作电压来满足不同芯片的工作模式；收发互联网络模块的设计，实现了异构芯片之间的互连，降低线路损耗及误码率；可编程路径选择模块，可进一步的通过调整各chiplet模块间的连接方式，完成芯片间的通信，使得本发明在具体应用中资源分配更合理。
实施例中，开关控制器通过路由选通器调取路径解码表中的数据完成信号路径的改变，进而实现功能的多样化，使本发明在多种工作场合都具有良好的适应性。
实施例中，发射电路和接收电路对chiplet模块间的信号进行处理，使本发明在保证通用性的前提下，还能保证信号质量，使预期的工作目标不受影响。
上述实施例仅用于举例说明本发明的具体实施方式，而本发明不限于上述实施例的描述范围。

Claims (7)

1.一种通用的可配置的有源基板电路结构，用于完成不同种类的芯片在有源基板上的集成，其特征在于，包括：
多个chiplet模块，每个所述chiplet模块提供一个扩展槽位，所述芯片通过所述扩展槽位由连接线连接于所述有源基板并还用于完成连接在所述扩展槽位上的多个所述芯片之间的通信，所述扩展槽位布设在所述chiplet模块四周并固定于所述有源基板内用于连接所述芯片；
一个可编程路径选择模块，集成于所述有源基板内，由一个用于控制所述可编程路径选择模块的开关控制器以及一个用于控制信号路径的路径选择电路组成；
若干个收发互联网络模块，集成于所述有源基板内，每个所述收发互联网络模块都由一个用于与所述可编程路径选择模块连接的电路连接接口、多个用于连接多个所述chiplet模块的模块连接接口、一个用于控制所述收发互联网络模块中信号传输通道的选择的开关矩阵，每个所述模块连接接口通过一个直接连接电路、一个发射电路和一个接收电路连接于所述开关矩阵，
若干个电源管理模块，固定于所述有源基板内，用于为所述芯片提供正常工作所需的工作电压；
一个配置接口，固定于所述有源基板内，用于下载有源基板电路的配置文件；以及
可扩展模块，集成于所述有源基板内，该可扩展模块为基于使用要求的不同的新器件，
其中，每个所述收发互联网络模块分别与所述可编程路径选择模块通过所述电路连接接口进行连接，每个所述收发互联网络模块的四周分别通过所述模块连接接口连接有四个所述chiplet模块。
2.根据权利要求1所述的一种通用的可配置的有源基板电路结构，其特征在于：
其中，所述通信为多个所述芯片对同一信息进行有序处理的过程，
进行所述通信的多个所述芯片包括连接于相同chiplet模块的多个所述芯片以及连接于不同chiplet模块的多个所述芯片。
3.根据权利要求1所述的一种通用的可配置的有源基板电路结构，其特征在于：
其中，所述开关控制器包括：
路由选通器，用于控制所述收发互联网络模块中信号的传输路径的方向，
路径解码表，用于保存所述传输路径的相关数据，以及
路径电路，基于路径解码表完成所述传输路径的改变。
4.根据权利要求1所述的一种通用的可配置的有源基板电路结构，其特征在于：
其中，所述新器件为有源可扩展模块和无源可扩展模块中的一种或两种。
5.根据权利要求1所述的一种通用的可配置的有源基板电路结构，其特征在于，
还包括：电源管理单元，
其中，所述电源管理单元根据不同的所述芯片正常工作时所需的工作电压向所述chiplet模块提供所述芯片的工作电压。
6.根据权利要求1所述的一种通用的可配置的有源基板电路结构，其特征在于：
其中，所述可编程路径选择模块四周的四个所述收发互联网络模块仅有三个方向通过所述模块连接接口连接有所述chiplet模块。
7.根据权利要求1所述的一种通用的可配置的有源基板电路结构，其特征在于：
其中，所述收发互联网络模块包含直接连接电路、发射电路、接收电路以及一个开关矩阵，通过开关矩阵选择连接模式，
每个所述直接连接电路包含一条直接连接导线，
每个所述发射电路包含一个驱动电路、一个同步电路，
每个所述接收电路包含一个放大电路、一个比较器以及一个同步电路。
CN202010655648.8A 2020-07-09 2020-07-09 一种通用的可配置的有源基板电路结构 Active CN111741601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010655648.8A CN111741601B (zh) 2020-07-09 2020-07-09 一种通用的可配置的有源基板电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010655648.8A CN111741601B (zh) 2020-07-09 2020-07-09 一种通用的可配置的有源基板电路结构

Publications (2)

Publication Number Publication Date
CN111741601A CN111741601A (zh) 2020-10-02
CN111741601B true CN111741601B (zh) 2021-07-30

Family

ID=72655783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010655648.8A Active CN111741601B (zh) 2020-07-09 2020-07-09 一种通用的可配置的有源基板电路结构

Country Status (1)

Country Link
CN (1) CN111741601B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112612748A (zh) * 2020-12-25 2021-04-06 南京蓝洋智能科技有限公司 一种基于可扩展小芯片架构的超级异构计算方法
CN112613264A (zh) * 2020-12-25 2021-04-06 南京蓝洋智能科技有限公司 一种分布式可拓展的小芯片设计架构
CN115237822B (zh) * 2022-09-22 2022-12-30 之江实验室 一种针对晶圆级处理器iic配置接口的地址优化装置
CN116841804B (zh) * 2023-09-01 2023-11-17 中诚华隆计算机技术有限公司 一种基于chiplet的动态重配置方法和芯片
CN117318734B (zh) * 2023-11-27 2024-02-02 芯来智融半导体科技(上海)有限公司 芯片信号发射电路及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703066A (zh) * 2014-12-12 2016-06-22 波音公司 可切换发送和接收相控阵列天线

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944047B2 (en) * 2007-09-25 2011-05-17 Qimonda Ag Method and structure of expanding, upgrading, or fixing multi-chip package
US8035984B2 (en) * 2008-03-19 2011-10-11 Ratcliffe William R Substrate structures and methods for electronic circuits
CN201177909Y (zh) * 2008-04-18 2009-01-07 东南大学 基于可编程逻辑器件的实验电路开发平台
US8115380B2 (en) * 2008-08-14 2012-02-14 Global Oled Technology Llc Display device with chiplets
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8508612B2 (en) * 2010-09-30 2013-08-13 Apple Inc. Image signal processor line buffer configuration for processing ram image data
CN106664812B (zh) * 2014-06-23 2019-07-23 Z格鲁公司 用于产生模块化堆叠式集成电路的系统及方法
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
CN105450251A (zh) * 2015-12-07 2016-03-30 中国电子科技集团公司第十研究所 小型化双收双发通用终端系统级封装方法
CN111276475B (zh) * 2020-05-07 2020-08-18 杭州臻镭微波技术有限公司 一种三维异构集成综合射频前端微系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703066A (zh) * 2014-12-12 2016-06-22 波音公司 可切换发送和接收相控阵列天线

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Zeppelin": An SoC for Multichip Architectures;Noah Beck，Sean White，Milam Paraschou，Samuel Naffziger;《2018 IEEE International Solid - State Circuits Conference - (ISSCC)》;20180215;全文 *

Also Published As

Publication number Publication date
CN111741601A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
CN111741601B (zh) 一种通用的可配置的有源基板电路结构
US12001367B2 (en) Multi-die integrated circuit with data processing engine array
US20240427721A1 (en) Multichip package with protocol-configurable data paths
CN112513827A (zh) 使用hbm物理接口的高带宽芯片到芯片接口
US11804479B2 (en) Scheme for enabling die reuse in 3D stacked products
KR102830728B1 (ko) 멀티칩 적층형 디바이스
US12366882B2 (en) Field programmable platform array
US12204840B1 (en) Multi-chip module (MCM) with multi-port unified memory
US12386761B2 (en) Memory and routing module for use in a computer system
CN114330201B (zh) 封装结构、装置、板卡及布局集成电路的方法
US20250029971A1 (en) Modular chiplet system
US20250192106A1 (en) System and method for flexible extension of connectivity within an integrated circuit system in a package
JP2011204821A (ja) 半導体装置
US20250201723A1 (en) A Module
US12525540B1 (en) Multi-chip module (MCM) with scalable high bandwidth memory
CN116306425A (zh) 一种多功能Chiplet模块
Ramm et al. Heterogeneous integration and chiplet assembly–all between 2D and 3D
CN118099117A (zh) 一种可重用无源硅中介层的芯片
TW202226036A (zh) 積體電路晶片介面和佈置其介面的方法
TW202523142A (zh) 晶片封裝體、工作組件和計算設備
CN118099127A (zh) 一种基于可重用有源硅中介层的芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220602

Address after: 201900 floor 1, building 1, No. 58, Dijie Road, Baoshan District, Shanghai

Patentee after: Singular Moore (Shanghai) integrated circuit design Co.,Ltd.

Address before: 200433 No. 220, Handan Road, Shanghai, Yangpu District

Patentee before: FUDAN University

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Room 349, Block A, Building 1, No. 6 Kaixuan South Road, Kecheng District, Quzhou City, Zhejiang Province, China 324002

Patentee after: Qiyi Mole (Quzhou) Integrated Circuit Design Co.,Ltd.

Country or region after: China

Address before: 201900 floor 1, building 1, No. 58, Dijie Road, Baoshan District, Shanghai

Patentee before: Singular Moore (Shanghai) integrated circuit design Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address