[go: up one dir, main page]

CN111696980A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111696980A
CN111696980A CN201911000430.2A CN201911000430A CN111696980A CN 111696980 A CN111696980 A CN 111696980A CN 201911000430 A CN201911000430 A CN 201911000430A CN 111696980 A CN111696980 A CN 111696980A
Authority
CN
China
Prior art keywords
doped region
well
region
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911000430.2A
Other languages
English (en)
Inventor
韦维克
陈柏安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN111696980A publication Critical patent/CN111696980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/814—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the FET, e.g. gate coupled transistors

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置包括二极管、金属氧化物半导体场效应晶体管及接面场效应晶体管。二极管包括耦接至第一节点的阳极端以及阴极端。金属氧化物半导体场效应晶体管包括耦接至阴极端的第一源极/漏极端、第二源极/漏极端以及接收第一控制电压的第一栅极端。接面场效应晶体管包括耦接至第二源极/漏极端的第三源极/漏极端、耦接至第二节点的第四源极/漏极端以及接收第二控制电压的第二栅极端。

Description

半导体装置
技术领域
本发明有关于一种半导体装置，特别有关于一种具有低半导体基板漏电的自举二极管。
背景技术
提高能源效率越来越被重视，其中可以降低功耗的离线式功率转换器也日趋重要。在因应市场变化，具有更高性能且符合经济效益的高电压集成电路(high-voltageintegrated circuit,HVIC)芯片已逐渐被采用，使得设计人员实现高效能电源转换器时，有灵活的解决方案。
高电压集成电路芯片其作用例如是栅极驱动器，例如用来推动功率金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极型晶体管(IGBT)，其中一般还会使用自举式二极管(bootstrap diode)、电容以及电阻等形成自举式电路，以上桥电路(High-Sidecircuit)的MOSFET的源极电压(HV)的浮动位准为基准，提供高电压集成电路的电压位准。
然而，自举式二极管在顺向导通的时候，往往具有漏电至半导体基板的缺点。加上一般的自举式二极管无法承受高压，当自举式二极管逆偏电压过高时将造成自举式二极管崩溃导通，无法达成自举式二极管的单向导通的目的。因此，我们有必要针对自举式二极管的漏电以及耐压程度进行提升。
发明内容
有鉴于此，本发明提出一种半导体装置包括：一二极管、一金属氧化物半导体场效应晶体管以及一接面场效应晶体管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至一第一节点。上述金属氧化物半导体场效应晶体管包括一第一源极/漏极端、一第二源极/漏极端以及一第一栅极端，其中上述第一源极/漏极端耦接至上述阴极端，上述第一栅极端接收一第一控制电压。上述接面场效应晶体管包括一第三源极/漏极端、一第四源极/漏极端以及一第二栅极端，其中上述第二栅极端接收一第二控制电压，上述第三源极/漏极端耦接至上述第二源极/漏极端，上述第四源极/漏极端耦接至一第二节点。
根据本发明的一实施例，上述第二栅极端耦接至一接地端，当上述第一节点的电压超过上述第二节点的电压时，上述金属氧化物半导体场效应晶体管根据上述第一控制电压而导通，并且上述半导体装置将上述第一节点的电压提供至上述第二节点。
根据本发明的一实施例，当上述第一节点的电压不超过上述第二节点的电压时，上述金属氧化物半导体场效应晶体管根据上述第一控制电压而不导通，并且上述半导体装置将上述第一节点以及上述第二节点电性隔离。
根据本发明的一实施例，半导体装置更包括：一半导体基板、一埋层、一第一阱、一第一掺杂区、一第二阱、一第二掺杂区、一第三阱、一第三掺杂区以及一第四掺杂区。上述半导体基板具有一第一导电型。上述埋层具有一第二导电型。上述第一阱具有上述第二导电型，且形成于上述埋层之上。上述第一掺杂区具有上述第二导电型，且形成于上述第一阱之中。上述第二阱具有上述第二导电型，且形成于上述埋层之上。上述第二掺杂区具有上述第二导电型，且形成于上述第二阱之中，其中上述第二掺杂区电性连接至上述第一掺杂区。上述第三阱具有上述第一导电型，形成于上述埋层之上且位于上述第一阱以及上述第二阱之间。上述第三掺杂区具有上述第二导电型，且形成于上述第三阱中。上述第四掺杂区具有上述第一导电型，且形成于上述第三阱中。上述第三掺杂区、上述第四掺杂区以及上述第三阱形成上述二极管。
根据本发明的一实施例，上述第三掺杂区为上述二极管的上述阴极端，上述第一掺杂区、上述第二掺杂区以及上述第四掺杂区为上述二极管的上述阳极端。
根据本发明的一实施例，半导体装置更包括：一第四阱、一第五掺杂区、一第五阱、一第六掺杂区以及一栅极结构。上述第四阱具有上述第一导电型，且形成于上述半导体基板之中。上述第五掺杂区具有上述第二导电型，且形成于上述第四阱之中。上述第五阱具有上述第二导电型，且形成于上述第四阱之中。上述第六掺杂区具有上述第二导电型，且形成于上述第五阱之中。上述栅极结构形成于上述第四阱以及上述第五掺杂区以及上述第六掺杂区之间，且位于上述第五阱的上方。上述栅极结构、上述第五掺杂区以及上述第六掺杂区分别形成上述金属氧化物半导体场效应晶体管。根据本发明的一实施例，上述栅极结构、上述第五掺杂区以及上述第六掺杂区分别形成上述金属氧化物半导体场效应晶体管的上述第一栅极端、上述第一源极/漏极端以及上述第二源极/漏极端。
根据本发明的一实施例，上述第五掺杂区电性连接至上述第三掺杂区，上述栅极结构接收上述第一控制电压。
根据本发明的一实施例，半导体装置更包括：一第六阱、一第七掺杂区以及一第八掺杂区。上述第六阱具有上述第二导电型，形成于上述半导体基板之中。上述第七掺杂区具有上述第二导电型，形成于上述第六阱之中。上述第八掺杂区具有上述第二导电型，形成于上述第六阱之中。
根据本发明的一实施例，半导体装置更包括：一第七阱以及一第九掺杂区。上述第七阱具有上述第一导电型，形成于上述第六阱之中，且位于上述第七掺杂区以及上述第八掺杂区之间。上述第九掺杂区具有上述第一导电型，形成于上述第七阱之中。上述第七掺杂区、上述第八掺杂区以及上述第九掺杂区形成上述接面场效应晶体管。
根据本发明的一实施例，上述第七掺杂区电性连接至上述第六掺杂区，上述第八掺杂区电性连接至上述第二节点，上述第九掺杂区接收上述第二控制电压。
根据本发明的一实施例，上述第八掺杂区以及上述第九掺杂区之间具有一既定距离，其中上述既定距离决定上述第二节点的电压的最大值。
根据本发明的一实施例，上述第一掺杂区、上述第四掺杂区、上述第三掺杂区、上述第二掺杂区、上述第五掺杂区、上述第六掺杂区、上述第七掺杂区、上述第九掺杂区以及上述第八掺杂区呈一同心结构。
根据本发明的一实施例，上述第一导电型为P型，上述第二导电型为N型。
附图说明
图1显示根据本发明的一实施例所述的半导体装置的电路图；
图2显示根据本发明的一实施例所述的功率驱动电路的方块图；
图3显示根据本发明的一实施例所述的半导体装置的剖面图；以及
图4显示根据本发明的一实施例所述的半导体装置的上视图。
附图标号：
100、300、400 半导体装置
110、31 二极管
120、32 金属氧化物半导体场效应晶体管
130、33 接面场效应晶体管
200 功率驱动电路
210 下桥驱动器
220 自举式电路
221 驱动器
222 选择器
230 上桥驱动器
310 半导体基板
320 埋层
331 第一阱
332 第二阱
333 第三阱
334 第四阱
335 第五阱
336 第六阱
337 第七阱
341 第一掺杂区
342 第二掺杂区
343 第三掺杂区
344 第四掺杂区
345 第五掺杂区
346 第六掺杂区
347 第七掺杂区
348 第八掺杂区
349 第九掺杂区
350 栅极结构
351 第十掺杂区
352 第十一掺杂区
361 第一隔离结构
362 第二隔离结构
363 第三隔离结构
364 第四隔离结构
365 第五隔离结构
366 第六隔离结构
367 第七隔离结构
368 第八隔离结构
369 第九隔离结构
370 绝缘层
381 第一内连结构
382 第二内连结构
383 第三内连结构
384 第四内连结构
385 第五内连结构
386 第六内连结构
D 既定距离
N1 第一节点
N2 第二节点
NA 阳极端
NC 阴极端
G1 第一栅极端
G2 第二栅极端
VC1 第一控制电压
VC2 第二控制电压
S1/D1 第一源极/漏极端
S2/D2 第二源极/漏极端
S3/D3 第三源极/漏极端
S4/D4 第四源极/漏极端
MHS 上桥晶体管
MLS 下桥晶体管
SLD 下桥驱动信号
SO 输出信号
VDD 供应电压
HV 外部电压
CB 自举式电容
VCB 跨压
具体实施方式
以下针对本揭露一些实施例的元件基板、半导体装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本揭露一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本揭露一些实施例。当然，这些仅用以举例而非本揭露的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本揭露一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。
此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在「较低」侧的元件将会成为在「较高」侧的元件。
在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。
能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本揭露一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与本领域技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本揭露的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本揭露实施例有特别定义。
本揭露一些实施例可配合图式一并理解，本揭露实施例的图式亦被视为本揭露实施例说明的一部分。需了解的是，本揭露实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本揭露实施例的特征。此外，图式中的结构及装置以示意的方式绘示，以便清楚表现出本揭露实施例的特征。
在本揭露一些实施例中，相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关图式中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
图1显示根据本发明的一实施例所述的半导体装置的电路图。如图1所示，半导体装置100包括二极管110、金属氧化物半导体场效应晶体管120以及接面场效应晶体管130。根据本发明的一实施例，半导体装置100用以作为自举式二极管，且具有低半导体基板漏电以及承受高反向电压(即，当第二节点N2的电压远大于第一节点N1的电压)，下文中将详细说明。
如图1所示，半导体装置100更包括第一节点N1以及第二节点N2。根据本发明的一实施例，当第一节点N1的电压超过第二节点N2的电压时，半导体装置100将第一节点N1的电压提供至第二节点N2。根据本发明的另一实施例，当第二节点N2的电压超过第一节点N1的电压时，半导体装置100用以电性隔离第一节点N1以及第二节点N2。
二极管110包括阳极端NA以及阴极端NC，其中阳极端NA电性连接至第一节点N1。金属氧化物半导体场效应晶体管120包括第一源极/漏极端S1/D1、第二源极/漏极端S2/D2以及第一栅极端G1，其中第一源极/漏极端S1/D1电性连接至阴极端NC，第一栅极端G1接收第一控制电压VC1。根据本发明的一实施例，如图1所示，金属氧化物半导体场效应晶体管120为N型金属氧化物半导体场效应晶体管。
接面场效应晶体管130包括第三源极/漏极端S3/D3、第四源极/漏极端S4/D4以及第二栅极端G2，其中第二栅极端G2接收第二控制电压VC2，第三源极/漏极端S3/D3耦接至第二源极/漏极端S2/D2，第四源极/漏极端S4/D4耦接至第二节点N2。根据本发明的一实施例，如图1所示，接面场效应晶体管130为N型接面场效应晶体管。
根据本发明的一实施例，当第一节点N1的电压超过第二节点N2的电压时，金属氧化物半导体场效应晶体管120根据第一控制电压VC1而导通，第二控制电压VC2为接地端的接地位准。
根据本发明的另一实施例，当第二节点N2的电压超过第一节点N1的电压时，金属氧化物半导体场效应晶体管120根据第一控制电压VC1而不导通，第二控制电压VC2为接地位准，此时半导体装置100将第一节点N1以及第二节点N2电性隔离。
图2显示根据本发明的一实施例所述的功率驱动电路的方块图。如图2所示，功率驱动电路200用以交替地导通上桥晶体管MHS以及下桥晶体管MLS而产生输出信号SO，其中供应电压VDD小于外部电压HV。功率驱动电路200包括下桥驱动器210、自举式电路220以及上桥驱动器230。
下桥驱动器210输出下桥驱动信号SLD，使得下桥晶体管MLS根据下桥驱动器的信号SLD而导通，而上桥晶体管MHS关闭。自举式电路220包括半导体装置100、驱动器221、选择器222以及自举式电容CB，其中半导体装置100作为自举式二极管，第二控制电压VC2为接地位准，亦即第二栅极端G2耦接至接地端。
根据本发明的一实施例，当下桥晶体管MLS根据下桥驱动器的信号而不导通而上桥晶体管MHS导通时，选择器222根据下桥驱动信号SLD而将自举式电容CB耦接至接地端，驱动器221将供应电压VDD提供至金属氧化物半导体场效应晶体管120的第一栅极端G1，使得第一控制电压VC1为供应电压VDD而使金属氧化物半导体场效应晶体管120不导通，自举式电容CB的跨压VCB为供应电压VDD。
根据本发明的另一实施例，当下桥晶体管MLS根据下桥驱动器的信号而导通且上桥晶体管MHS不导通时，选择器222根据下桥驱动信号SLD而将自举式电容CB耦接至供应电压VDD，上桥驱动器230停止将上桥电压VH升压至外部电压HV。
此外，由于自举式电容CB的跨压VCB为供应电压VDD，加上自举式电容CB的一端通过选择器222耦接至供应电压VDD，第一控制电压VC1因而升压至约为供应电压VDD的两倍而导通了金属氧化物半导体场效应晶体管120，使得半导体装置100将供应电压VDD提供至第二节点N2而为上桥电压VH。
因此，当半导体装置100导通时，半导体装置100根据第一控制电压VC1，将第一节点N1的电压提供至第二节点N2。
图3显示根据本发明的一实施例所述的半导体装置的剖面图。如图3所示，半导体装置300包括半导体基板310、埋层320、第一阱331、第二阱332、第三阱333、第四阱334、第五阱335、第六阱336以及第七阱337。
半导体基板310具有第一导电型。根据本发明的一实施例，半导体基板310为硅基板。根据本发明的其他实施例，半导体基板310亦可为具有第一导电型的轻掺杂的半导体基板。
埋层320形成于半导体基板310之中，并具有第二导电型。根据本发明的一实施例，第一导电型为P型，第二导电型为N型。本发明并不限定埋层320的形成方式。根据本发明的一实施例，埋层320可藉由离子注入步骤形成。例如，可于预定形成埋层320的区域注入磷离子或砷离子以形成N型的埋层320。
第一阱331以及第二阱332形成于半导体基板310之中，且位于埋层320之上，并具有第二导电型。换句话说，第一阱331、第二阱332以及埋层320具有相同的导电型，并且与半导体基板310的导电型不同。根据本发明的一实施例，第一阱331通过埋层320，而与第二阱332相互连接。根据本发明的一些实施例，第一阱331以及第二阱332为高压阱。
第三阱333形成于埋层320之上且位于第一阱331以及第二阱332之间，并具有第一导电型。根据本发明的一实施例，第三阱333亦可藉由离子注入步骤形成。例如，可于预定形成第三阱333的区域注入硼离子或铟离子以形成第三阱333。在本实施例中，第三阱333的掺杂浓度高于半导体基板310的掺杂浓度。根据本发明的一些实施例，第三阱333为高压阱。
第四阱334形成于半导体基板310之中，且与第二阱332相邻，并具有第一导电型。如图3所示，第三阱333以及第四阱334分别形成于第二阱332的两侧。根据本发明的一实施例，第四阱334亦可藉由离子注入步骤形成。例如，可于预定形成第四阱334的区域注入硼离子或铟离子以形成第四阱334。在本实施例中，第四阱334的掺杂浓度高于半导体基板310的掺杂浓度。根据本发明的一些实施例，第四阱334为高压阱。
第五阱335形成于第四阱334之中，且具有第二导电型。第六阱336形成于半导体基板310之中，且具有第二导电型。第七阱337形成于第六阱336之中，且具有第一导电型。在本实施例中，第四阱334的掺杂浓度高于半导体基板310的掺杂浓度。
根据本发明的一实施例，半导体装置300更包括第一掺杂区341、第二掺杂区342、第三掺杂区343、第四掺杂区344、第五掺杂区345、第六掺杂区346、第七掺杂区347、第八掺杂区348、第九掺杂区349以及栅极结构350。
第一掺杂区341形成于第一阱331之中，且具有第二导电型。根据本发明的一实施例，第一掺杂区341的掺杂浓度高于第一阱331的掺杂浓度。第二掺杂区342形成于第二阱332之中，且具有第二导电型。根据本发明的一实施例，第二掺杂区342的掺杂浓度高于第二阱332的掺杂浓度。
第三掺杂区343形成于第三阱333之中，且具有第二导电型。第四掺杂区344形成于第三阱333之中，且具有第一导电型。根据本发明的一实施例，第四掺杂区344的掺杂浓度高于第三阱333的掺杂浓度。在本发明的实施例中，第四掺杂区344位于第一掺杂区341以及第三掺杂区343之间。根据本发明的其他实施例，第三掺杂区343以及第四掺杂区344的位置可相互调换。
第五掺杂区345形成于第四阱334之中，且具有第二导电型。第六掺杂区346形成于第五阱335之中，且具有第二导电型。根据本发明的一实施例，第六掺杂区346的掺杂浓度高于第五阱335的掺杂浓度。栅极结构350形成于第四阱334以及第五阱335的上方，且位于于第五掺杂区345以及第六掺杂区346之间。
第七掺杂区347以及第八掺杂区348皆形成于第六阱336之中，且皆具有第二导电型。如图3所示的实施例，第七掺杂区347以及第八掺杂区348分别位于第七阱337的两侧。根据本发明的一实施例，第七掺杂区347以及第八掺杂区348的掺杂浓度高于第六阱336。
第九掺杂区349形成于第七阱337之中，具有第一导电型。根据本发明的一实施例，第九掺杂区349的掺杂浓度高于第七阱337。根据本发明的一实施例，第八掺杂区348以及第九掺杂区349相距既定距离D。
根据本发明的一实施例，半导体装置300更包括第十掺杂区351以及第十一掺杂区352。第十掺杂区351以及第十一掺杂区352形成于半导体基板310之中，且具有第一导电类型，其中第十掺杂区351以及第十一掺杂区352的掺杂浓度高于半导体基板310。根据本发明的一实施例，第十掺杂区351以及第十一掺杂区352将半导体基板310电性连接至低电压位准。
根据本发明的一实施例，半导体装置300更包括第一隔离结构361、第二隔离结构362、第三隔离结构363、第四隔离结构364、第五隔离结构365、第六隔离结构366、第七隔离结构367、第八隔离结构368以及第九隔离结构369。
第一隔离结构361位于第一掺杂区341以及第十掺杂区351之间，用以分隔第一掺杂区341以及第十掺杂区351。如图3所示，第一隔离结构361直接接触第一掺杂区341以及第十掺杂区351，但并非用以限定本发明。根据本发明的其他实施例，第一隔离结构361并未接触第一掺杂区341以及第十掺杂区351的至少一者。
第二隔离结构362位于第一掺杂区341以及第四掺杂区344之间，用以分隔第一掺杂区341以及第四掺杂区344。如图3所示，第二隔离结构362直接接触第一掺杂区341以及第四掺杂区344，但并非用以限定本发明。根据本发明的其他实施例，第二隔离结构362并未接触第一掺杂区341以及第四掺杂区344的至少一者。
第三隔离结构363位于第三掺杂区343以及第四掺杂区344之间，用以分隔第三掺杂区343以及第四掺杂区344。如图3所示，第三隔离结构363直接接触第三掺杂区343以及第四掺杂区344，但并非用以限定本发明。根据本发明的其他实施例，第三隔离结构363并未接触第三掺杂区343以及第四掺杂区344的至少一者。
第四隔离结构364位于第二掺杂区342以及第三掺杂区343之间，用以分隔第二掺杂区342以及第三掺杂区343。如图3所示，第四隔离结构364直接接触第二掺杂区342以及第三掺杂区343，但并非用以限定本发明。根据本发明的其他实施例，第四隔离结构364并未接触第二掺杂区342以及第三掺杂区343的至少一者。
第五隔离结构365位于第二掺杂区342以及第五掺杂区345之间，用以分隔第二掺杂区342以及第五掺杂区345。如图3所示，第五隔离结构365直接接触第二掺杂区342以及第五掺杂区345，但并非用以限定本发明。根据本发明的其他实施例，第五隔离结构365并未接触第二掺杂区342以及第五掺杂区345的至少一者。
第六隔离结构366位于第六掺杂区346以及第七掺杂区347之间，用以分隔第六掺杂区346以及第七掺杂区347。如图3所示，第六隔离结构366直接接触第六掺杂区346以及第七掺杂区347，但并非用以限定本发明。根据本发明的其他实施例，第六隔离结构366并未接触第六掺杂区346以及第七掺杂区347的至少一者。
第七隔离结构367位于第七掺杂区347以及第九掺杂区349之间，用以分隔第七掺杂区347以及第九掺杂区349。如图3所示，第七隔离结构367直接接触第七掺杂区347以及第九掺杂区349，但并非用以限定本发明。根据本发明的其他实施例，第七隔离结构367并未接触第七掺杂区347以及第九掺杂区349的至少一者。
第八隔离结构368位于第八掺杂区348以及第九掺杂区349之间，用以分隔第八掺杂区348以及第九掺杂区349。如图3所示，第八隔离结构368直接接触第八掺杂区348以及第九掺杂区349，但并非用以限定本发明。根据本发明的其他实施例，第八隔离结构368并未接触第八掺杂区348以及第九掺杂区349的至少一者。
第九隔离结构369位于第八掺杂区348以及第十一掺杂区352之间，用以分隔第八掺杂区348以及第十一掺杂区352。如图3所示，第九隔离结构369直接接触第八掺杂区348以及第十一掺杂区352，但并非用以限定本发明。根据本发明的其他实施例，第九隔离结构369并未接触第八掺杂区348以及第十一掺杂区352的至少一者。
根据本发明的其他实施例，半导体装置300更包括绝缘层370、第一内连结构381、第二内连结构382、第三内连结构383、第四内连结构384、第五内连结构385以及第六内连结构386。绝缘层370形成半导体基板310之上，并覆盖第一掺杂区341、第二掺杂区342、第三掺杂区343、第四掺杂区344、第五掺杂区345、第六掺杂区346、第七掺杂区347、第八掺杂区348、第九掺杂区349第十掺杂区351以及第十一掺杂区352与第一隔离结构361、第二隔离结构362、第三隔离结构363、第四隔离结构364、第五隔离结构365、第六隔离结构366、第七隔离结构367、第八隔离结构368以及第九隔离结构369的上方。
如图3所示，第一内连结构381将第一掺杂区341、第二掺杂区342以及第四掺杂区344电性连接至第一节点N1。第二内连结构382将第三掺杂区343电性连接至第五掺杂区345。第三内连结构383将第一控制电压VC1提供至栅极结构350。
第四内连结构384将第六掺杂区346电性连接至第七掺杂区347。第五内连结构385将第二控制电压VC2提供至第九掺杂区349。第六内连结构386将第八掺杂区348电性连接至第二节点N2。根据本发明的一实施例，图3的第一节点N1以及第二节点N2，对应至图1的第一节点N1以及第二节点N2或图2的第一节点N1以及第二节点N2。
如图3所示，第三阱333、第三掺杂区343以及第四掺杂区344形成二极管31，第四阱334、第五阱335、第五掺杂区345、第六掺杂区346以及栅极结构350形成金属氧化物半导体场效应晶体管32，第六阱336、第七阱337、第七掺杂区347、第八掺杂区348以及第九掺杂区349形成接面场效应晶体管33。
根据本发明的一实施例，图3的二极管31对应至图1的二极管110。如图3所示，第四掺杂区344对应至图1的阳极端NA，第三掺杂区343对应至图1的阴极端NC。根据本发明的一实施例，埋层320、第一阱331、第二阱332、第一掺杂区341以及第二掺杂区342，用以降低自第四掺杂区344经第三阱333流至半导体基板310的漏电电流。
根据本发明的一实施例，图3的金属氧化物半导体场效应晶体管32对应至图1的金属氧化物半导体场效应晶体管120。如图3所示，第五掺杂区345对应至图1的第一源极/漏极端S1/D1，第六掺杂区346对应至图1的第二源极/漏极端S2/D2，栅极结构350对应至图1的第一栅极端G1。
根据本发明的一实施例，图3的接面场效应晶体管33对应至图1的接面场效应晶体管130。如图3所示，第七掺杂区347对应至图1的第三源极/漏极端S3/D3，第八掺杂区348对应至图1的第四源极/漏极端S4/D4，第九掺杂区349对应至图1的第二栅极端G2。根据本发明的一实施例，既定距离D用以决定第二节点N2所能承受的最大电压。换句话说，当第二节点N2的最大电压增加时，必须适度增加既定距离D。
图4显示根据本发明的一实施例所述的半导体装置的上视图。根据本发明的一实施例，半导体装置400为图3的半导体装置300的上视图，为了简化说明，半导体装置400仅显示第三掺杂区343、第四掺杂区344、第五掺杂区345、第六掺杂区346、第七掺杂区347、第八掺杂区348、第九掺杂区349以及栅极结构350。
如图4所示，半导体装置400为一同心圆。根据本发明的其他实施例，半导体装置400可形成同心结构。根据本发明的另一实施例，半导体装置400可形成同心椭圆形。根据本发明的一些实施例，半导体装置400可形成同心多边形。
如图4所示，半导体装置400最外层为第四掺杂区344以及第三掺杂区343，其中第三掺杂区343以及第四掺杂区344对应至二极管31。根据本发明的其他实施例，图3的第一掺杂区341可位于第四掺杂区344的外侧，第二掺杂区342可位于第三掺杂区343的内侧，在此为了简化说明，省略第一掺杂区341以及第二掺杂区342。
如图4所示，第三掺杂区343的内侧依序为第五掺杂区345、栅极结构350以及第六掺杂区346，其中第五掺杂区345、栅极结构350以及第六掺杂区346对应至金属氧化物半导体场效应晶体管32。根据本发明的其他实施例，图3的第二掺杂区342可位于第三掺杂区以及第五掺杂区345之间。
如图4所示，第六掺杂区346的内侧依序为第七掺杂区347、第九掺杂区349以及第八掺杂区348，其中第七掺杂区347、第九掺杂区349以及第八掺杂区348对应至接面场效应晶体管33。根据本发明的一实施例，当第二节点N2所承受的最大电压增加时，既定距离D必须随之增加，使得半导体装置400所占的电路面积也跟着增加。
半导体装置400仅用于说明解释，并非以任何形式限定于此。
本发明在此提出了做为自举式二极管的半导体装置，能够有效解决传统的自举式二极管顺向导通漏电至半导体基板的问题，进而降低基板噪声(substrate noise)，并且无需增加额外的掩膜。此外，本发明所提出的半导体装置的第二节点N2能够耐受超高电压。根据本发明的一些实施例，半导体装置的第二节点N2的耐压高达1000V。
虽然本揭露的实施例及其优点已揭露如上，但应该了解的是，任何本领域技术人员，在不脱离本揭露的精神和范围内，当可作更动、替代与润饰。此外，本揭露的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本揭露一些实施例的揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本揭露一些实施例使用。因此，本揭露的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本揭露的保护范围也包括各个权利要求及实施例的组合。

Claims (13)

1.一种半导体装置，其特征在于，包括：
一二极管，包括一阳极端以及一阴极端，其中上述阳极端耦接至一第一节点；
一金属氧化物半导体场效应晶体管，包括一第一源极/漏极端、一第二源极/漏极端以及一第一栅极端，其中上述第一源极/漏极端耦接至上述阴极端，上述第一栅极端接收一第一控制电压；以及
一接面场效应晶体管，包括一第三源极/漏极端、一第四源极/漏极端以及一第二栅极端，其中上述第二栅极端接收一第二控制电压，上述第三源极/漏极端耦接至上述第二源极/漏极端，上述第四源极/漏极端耦接至一第二节点。
2.根据权利要求1所述的半导体装置，其特征在于，上述第二栅极端耦接至一接地端，当上述第一节点的电压超过上述第二节点的电压时，上述金属氧化物半导体场效应晶体管根据上述第一控制电压而导通，并且上述半导体装置将上述第一节点的电压提供至上述第二节点。
3.根据权利要求2所述的半导体装置，其特征在于，当上述第一节点的电压不超过上述第二节点的电压时，上述金属氧化物半导体场效应晶体管根据上述第一控制电压而不导通，并且上述半导体装置将上述第一节点以及上述第二节点电性隔离。
4.根据权利要求1所述的半导体装置，其特征在于，更包括：
一半导体基板，具有一第一导电型；
一埋层，具有一第二导电型；
一第一阱，具有上述第二导电型，且形成于上述埋层之上；
一第一掺杂区，具有上述第二导电型，且形成于上述第一阱之中；
一第二阱，具有上述第二导电型，且形成于上述埋层之上；
一第二掺杂区，具有上述第二导电型，且形成于上述第二阱之中，其中上述第二掺杂区电性连接至上述第一掺杂区；
一第三阱，具有上述第一导电型，形成于上述埋层之上且位于上述第一阱以及上述第二阱之间；
一第三掺杂区，具有上述第二导电型，且形成于上述第三阱中；以及
一第四掺杂区，具有上述第一导电型，且形成于上述第三阱中，其中上述第三掺杂区、上述第四掺杂区以及上述第三阱形成上述二极管。
5.根据权利要求4所述的半导体装置，其特征在于，上述第三掺杂区为上述二极管的上述阴极端，上述第一掺杂区、上述第二掺杂区以及上述第四掺杂区为上述二极管的上述阳极端。
6.根据权利要求4所述的半导体装置，其特征在于，更包括：
一第四阱，具有上述第一导电型，且形成于上述半导体基板之中；
一第五掺杂区，具有上述第二导电型，且形成于上述第四阱之中；
一第五阱，具有上述第二导电型，且形成于上述第四阱之中；
一第六掺杂区，具有上述第二导电型，且形成于上述第五阱之中；以及
一栅极结构，形成于上述第四阱以及上述第五掺杂区以及上述第六掺杂区之间，且位于上述第五阱的上方，其中上述栅极结构、上述第五掺杂区以及上述第六掺杂区分别形成上述金属氧化物半导体场效应晶体管。
7.根据权利要求6所述的半导体装置，其特征在于，上述栅极结构、上述第五掺杂区以及上述第六掺杂区分别形成上述金属氧化物半导体场效应晶体管的上述第一栅极端、上述第一源极/漏极端以及上述第二源极/漏极端。
8.根据权利要求7所述的半导体装置，其特征在于，上述第五掺杂区电性连接至上述第三掺杂区，上述栅极结构接收上述第一控制电压。
9.根据权利要求7所述的半导体装置，其特征在于，更包括：
一第六阱，具有上述第二导电型，形成于上述半导体基板之中；
一第七掺杂区，具有上述第二导电型，形成于上述第六阱之中；以及
一第八掺杂区，具有上述第二导电型，形成于上述第六阱之中。
10.根据权利要求9所述的半导体装置，其特征在于，更包括：
一第七阱，具有上述第一导电型，形成于上述第六阱之中，且位于上述第七掺杂区以及上述第八掺杂区之间；以及
一第九掺杂区，具有上述第一导电型，形成于上述第七阱之中，其中上述第七掺杂区、上述第八掺杂区以及上述第九掺杂区形成上述接面场效应晶体管。
11.根据权利要求10所述的半导体装置，其特征在于，上述第七掺杂区电性连接至上述第六掺杂区，上述第八掺杂区电性连接至上述第二节点，上述第九掺杂区接收上述第二控制电压。
12.根据权利要求10所述的半导体装置，其特征在于，上述第八掺杂区以及上述第九掺杂区之间具有一既定距离，其中上述既定距离决定上述第二节点的电压的最大值。
13.根据权利要求10所述的半导体装置，其特征在于，上述第一掺杂区、上述第四掺杂区、上述第三掺杂区、上述第二掺杂区、上述第五掺杂区、上述第六掺杂区、上述第七掺杂区、上述第九掺杂区以及上述第八掺杂区呈一同心结构。
CN201911000430.2A 2019-03-15 2019-10-21 半导体装置 Pending CN111696980A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108108769A TWI682543B (zh) 2019-03-15 2019-03-15 半導體裝置
TW108108769 2019-03-15

Publications (1)

Publication Number Publication Date
CN111696980A true CN111696980A (zh) 2020-09-22

Family

ID=69942468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911000430.2A Pending CN111696980A (zh) 2019-03-15 2019-10-21 半导体装置

Country Status (3)

Country Link
US (1) US20200294991A1 (zh)
CN (1) CN111696980A (zh)
TW (1) TWI682543B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114465496A (zh) * 2020-11-03 2022-05-10 广东美的白色家电技术创新中心有限公司 一种智能功率模块及家电设备
CN114695346A (zh) * 2020-12-30 2022-07-01 新唐科技股份有限公司 自举式二极管以及半导体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071247A1 (en) * 2004-10-01 2006-04-06 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
US20070236970A1 (en) * 2006-04-11 2007-10-11 Ta-Yung Yang High voltage start up circuit for power converters
US20080074908A1 (en) * 2006-09-22 2008-03-27 Richtek Technology Corporation Depletion mode transistor as a start-up control element
US20080197717A1 (en) * 2007-01-30 2008-08-21 Stmicroelectronics S.R.L. Self-adaptive soft turn-on of power switching devices
CN102970017A (zh) * 2012-11-23 2013-03-13 矽力杰半导体技术(杭州)有限公司 一种单向导通电路
US20130248947A1 (en) * 2012-03-22 2013-09-26 Sunglyong Kim Methods and apparatus related to a diode device including a jfet portion
JP2014027167A (ja) * 2012-07-27 2014-02-06 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
US20140104888A1 (en) * 2012-10-12 2014-04-17 Power Integrations, Inc. Semiconductor device with shared region
CN108258046A (zh) * 2016-12-29 2018-07-06 新唐科技股份有限公司 半导体元件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420795B (zh) * 2010-11-10 2013-12-21 Noveltek Semiconductor Corp 可降低功率耗損的啟動電路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071247A1 (en) * 2004-10-01 2006-04-06 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
US20070236970A1 (en) * 2006-04-11 2007-10-11 Ta-Yung Yang High voltage start up circuit for power converters
US20080074908A1 (en) * 2006-09-22 2008-03-27 Richtek Technology Corporation Depletion mode transistor as a start-up control element
US20080197717A1 (en) * 2007-01-30 2008-08-21 Stmicroelectronics S.R.L. Self-adaptive soft turn-on of power switching devices
US20130248947A1 (en) * 2012-03-22 2013-09-26 Sunglyong Kim Methods and apparatus related to a diode device including a jfet portion
JP2014027167A (ja) * 2012-07-27 2014-02-06 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
US20140104888A1 (en) * 2012-10-12 2014-04-17 Power Integrations, Inc. Semiconductor device with shared region
CN102970017A (zh) * 2012-11-23 2013-03-13 矽力杰半导体技术(杭州)有限公司 一种单向导通电路
CN108258046A (zh) * 2016-12-29 2018-07-06 新唐科技股份有限公司 半导体元件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114465496A (zh) * 2020-11-03 2022-05-10 广东美的白色家电技术创新中心有限公司 一种智能功率模块及家电设备
CN114695346A (zh) * 2020-12-30 2022-07-01 新唐科技股份有限公司 自举式二极管以及半导体装置
CN114695346B (zh) * 2020-12-30 2025-10-03 新唐科技股份有限公司 自举式二极管以及半导体装置

Also Published As

Publication number Publication date
US20200294991A1 (en) 2020-09-17
TW202036905A (zh) 2020-10-01
TWI682543B (zh) 2020-01-11

Similar Documents

Publication Publication Date Title
CN106067794B (zh) 半导体装置
US8841744B2 (en) Semiconductor apparatus
US8791723B2 (en) Three-dimensional high voltage gate driver integrated circuit
CN102299168B (zh) 功率用半导体装置
CN101924482A (zh) 一种用于电源变换器的功率集成电路及制造方法
CN107665923A (zh) 半导体器件及其制造方法
JP6963982B2 (ja) 半導体装置およびその製造方法
JP2006509360A (ja) 集積ハーフブリッジ電力回路
CN104134662B (zh) 具有至少部分地集成的驱动器级的功率晶体管
US20150021711A1 (en) Semiconductor device
US20210013203A1 (en) Method of manufacturing semiconductor integrated circuit
CN104660250A (zh) 高压半导体功率开关器件
JP2009206284A (ja) 半導体装置
CN108257950B (zh) 高压集成电路的高电压终端结构
CN111696980A (zh) 半导体装置
JP6226101B2 (ja) 半導体集積回路
CN116487442A (zh) 二极管结构及半导体装置
CN104969342A (zh) 半导体装置
CN106663658B (zh) 半导体集成电路
US20200152623A1 (en) Transistor with integrated capacitor
TWI899606B (zh) 半導體裝置及其半導體結構
TWI763220B (zh) 自舉式二極體以及半導體裝置
JP5055740B2 (ja) 半導体装置
TWI805182B (zh) 二極體結構及半導體裝置
TWI850100B (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200922