[go: up one dir, main page]

CN111696616B - 制造接头处的泄漏存储器孔修复 - Google Patents

制造接头处的泄漏存储器孔修复 Download PDF

Info

Publication number
CN111696616B
CN111696616B CN201911298168.4A CN201911298168A CN111696616B CN 111696616 B CN111696616 B CN 111696616B CN 201911298168 A CN201911298168 A CN 201911298168A CN 111696616 B CN111696616 B CN 111696616B
Authority
CN
China
Prior art keywords
memory
word line
memory cells
program
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911298168.4A
Other languages
English (en)
Other versions
CN111696616A (zh
Inventor
G·J·海明克
X·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN111696616A publication Critical patent/CN111696616A/zh
Application granted granted Critical
Publication of CN111696616B publication Critical patent/CN111696616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明题为“制造接头处的泄漏存储器孔修复”。具有制造接头的存储器阵列包括控制器，该控制器被配置为：在耦接到多条位线的字线上施加检测电压；对检测电压具有第一类型响应的位线的数量进行计数；以及在位线的数量超过所配置值的情况下，利用特定阈值电压对邻近制造接头的至少一条虚设字线上的存储器单元进行编程。

Description

制造接头处的泄漏存储器孔修复
技术领域
本申请总体上涉及用于制造接头处的泄漏存储器孔修复的方法和装置。
背景技术
现代存储器设备通过将存储器单元封装到越来越小的区域来推动制造技术的极限。存储器设备中的存储器单元的密度可变得如此密集以致使电子泄漏导致存储器故障。
高密度的存储器设备的一个问题在于它们通常在存储器阵列中具有一个或多个制造接头。这些制造接头允许较高密度的存储器单元阵列，并从而允许较高容量的存储器设备。遗憾的是，制造接头的存在可能导致问题。
一个已知的问题是，制造接头可在高密度存储器单元阵列中的相邻存储器串之间泄漏电荷，尤其是在存在制造误差的情况下。存储器串在本文中也被称为“存储器通道”。当存储器被编程或读取时，这种泄漏可导致编程困难和/或不准确的结果。
发明内容
在一个方面，本发明提供一种存储器设备，包括：存储器阵列，所述存储器阵列具有存储器通道，每个存储器通道均具有存储器单元和制造接头；和控制器，所述控制器被配置成：利用用户数据对所述存储器通道的所述存储器单元进行编程；检测未能响应于所述存储器单元满足阈值而利用所述用户数据正确编程的存储器单元的数量；确定与未能正确编程的所述存储器单元对应的位线；增加在邻近连接到所确定的位线的存储器通道的制造接头的至少一条虚设字线上的特定虚设存储器单元的阈值电压，所述特定虚设存储器单元位于连接到所确定的位线的所述存储器通道内；并且其中所述阈值电压被配置为减缓相邻存储器通道之间的电流泄漏。
在另一方面，本发明提供一种减缓存储器通道之间的电流泄漏的设备，其包括控制器，所述控制器被配置为：通过在存储器单元上设置阈值电压，对包括制造接头的存储器阵列的所述存储器单元进行编程；检测未能响应于在所述存储器阵列的至少一条字线上施加检测电压而正确编程的存储器单元的数量；确定与未能正确编程的所述存储器单元对应的一条或多条位线；以及对邻近所述制造接头的至少一条虚设字线上的特定虚设存储器单元进行编程，所述特定虚设存储器单元被编程到特定阈值电压，所述特定阈值电压被配置为减缓未能正确编程的所述存储器单元的存储器通道之间的电流泄漏。
在又一方面，本发明提供一种减缓存储器通道之间的电流泄漏的设备，包括：包括存储器单元和制造接头的存储器装置；用于检测未能响应于在所述存储器装置的至少一条字线上施加检测电压而正确编程的存储器单元的数量的装置；和用于增加在邻近所述制造接头的至少一条虚设字线上的特定虚设存储器单元的阈值电压的装置，所述特定虚设存储器单元位于未能正确编程的所述存储器单元的存储器通道内，并且其中所述特定虚设存储器单元获得特定阈值电压，所述特定阈值电压被配置为减缓未能正确编程的所述存储器单元的存储器通道之间的电流泄漏。
附图说明
为了容易地识别对任何特定元件或动作的讨论，参考标号中最有意义的一个或多个数位是指首次引入该元件的附图标号。
图1示出根据一个实施方案的存储器通道100。
图2示出根据一个实施方案的闪存存储器阵列200。
图3示出根据一个实施方案的存储器单元编程过程300。
图4示出根据一个实施方案的阈值电压分布400。
图5示出根据一个实施方案的存储器通道修复过程500。
图6示出根据一个实施方案的阈值电压分布600。
图7示出根据一个实施方案的存储器通道修复过程700。
图8示出根据一个实施方案的存储器通道修复过程800。
图9示出根据一个实施方案的存储器通道修复过程900。
图10是根据一个实施方案的示例存储器设备的框图。
图11示出根据一个实施方案的控制器信号1100。
图12示出根据一个实施方案的控制器信号1200。
具体实施方式
本文公开了具有包含制造接头的存储器阵列的存储器设备的实施方案。“制造接头”是沿着存储器通道的被配置为将存储器通道的一部分与存储器通道的另一部分、另一存储器通道的一部分，和/或非易失性存储器结构中的另一部件电耦合并且物理耦合的区域。在某些示例性实施方案中，制造接头电连接并且物理连接两个不同存储器通道的两端，每个存储器通道在制造过程中在不同阶段制成。虚设字线是耦接到不存储数据位的存储器单元(虚设存储器单元)的字线。存储器通道是用于由串联晶体管器件形成的电荷流的路径。在某些实施方案中，存储器通道将存储器设备中的位线和源线电耦合，如下文更详细地示出和论述。
存储器设备控制器可被配置为在耦接到多条位线的字线上施加检测电压并对检测电压具有第一类型响应的位线的数量进行计数。在位线的数量超过所配置值的情况下，利用特定阈值电压对邻近制造接头的至少一条虚设字线上的存储器单元进行编程。基于晶体管的存储器单元的阈值电压是栅电压，超过该栅电压，存储器单元将在其源极区和漏极区之间传导电流。
图1示出了存储器阵列中相邻存储器通道100的两个不同状态的存储器通道间泄漏电流的示例。一个存储器通道122具有0V的通道偏置，并且另一个存储器通道124具有VBLC(例如，ˉ0.3V)的通道偏置。由于制造误差，两个存储器通道彼此(弱)电耦合在一起。通道之间的电势梯度导致电流(虚线)从存储器通道124的通道泄漏至存储器通道122的通道。泄漏发生在存储器阵列的漏极侧104上的上虚设字线110和存储器阵列的源极侧102上的下虚设字线108之间的制造接头112中。由于泄漏电流，用于存储器通道的感测电路检测在程序验证期间选择用于编程的字线106的存储器单元上的错误编程电压。这可能导致受存储器通道间泄漏电流影响的存储器通道的源极侧102上的任何存储器单元的编程失败。
上虚设字线110包括虚设存储器单元114和虚设存储器单元116。下虚设字线108包括虚设存储器单元118和虚设存储器单元120。存储器通道间泄漏电流可通过提高这些存储器单元中的一者或多者的阈值电压而大幅减缓，如下文更详细地说明。
图2示出了在闪存存储器阵列200中的当前所编程的存储器单元204，即正被编程过程中的存储器单元。示出了各种已知特征，诸如位线(Blnx)、源极线202和控制栅(漏极侧选择栅206和源极侧选择栅210)。耦接到位线Bln的存储器通道122不受抑制，并且当前所编程的存储器单元204耦接到选择用于编程的字线106，例如WL0。耦接到位线Bln+1和Bln+2等的存储器通道被抑制。源极侧102上的存储器单元处于这些存储器单元先前被编程到的任何状态。漏极侧104上的存储器单元仍处于擦除(Er)状态。在该示例中，虚设存储器单元114、虚设存储器单元116、虚设存储器单元118和虚设存储器单元120中的每一者被编程为处于低阈值电压状态。BLn+1和BLn的存储器通道之间的电势梯度导致电荷迁移208和存储器通道间泄漏电流212。这可能干扰源极侧102上的存储器单元的编程。
图3是示出了存储器单元编程过程300的一个实施方案的流程图。存储器单元编程过程300可由控制器诸如存在于固态驱动器(SSD)中的控制器来执行。在框302处，将程序电压(Vpgm)和程序计数器(PC)设置为初始值。V(pgm)为将施加到存储器单元编程过程300的第一次迭代的所选择的字线的程序电压。该程序电压可在该过程期间迭代地升高。程序计数器跟踪已施加了多少程序脉冲，使得如果存储器单元未在允许的程序脉冲数内编程，则可取消编程。
在一个实施方案中，在框302处还建立升压电压的初始值。升压电压的值可取决于程序电压的大小。例如，随着程序电压的大小在该过程期间增加，升压电压的大小也可升高。
升压电压的值可取决于字线相对于选择用于编程的字线的位置。根据具体实施，漏极侧字线的升压电压(在任何给定程序循环上)的大小可小于、大于或等于源极侧字线的升压电压。另外，在一些具体实施中，在靠近所选择的字线的字线上使用稍大的升压电压可有助于减小靠近所选择的字线的存储器串通道中的电势梯度，并从而减少通道中的热电子的发生率。
在框304处，对程序被抑制的存储器串的通道进行预充电。这在本文中称为预充电阶段。预充电阶段可涉及在程序被抑制的存储器串的通道中建立一个或多个预充电电压。在从源极线到位线的整个通道中，预充电电压的大小通常不均匀。因此，预充电阶段可导致在靠近被选择用于编程的字线的程序被抑制的存储器串通道中的电势梯度。
在框306处，升高程序被抑制的存储器串的通道中的电压(这可简单地称之为“通道升压”)。程序被抑制的存储器串是不具备正被编程的存储器单元的存储器串。即，施加到所选择的字线的程序脉冲不应改变未选择的存储器串上的任何存储器单元的阈值电压。对程序被抑制的存储器串的通道进行升压有助于防止程序干扰。
在框308处，在程序被抑制的存储器串的通道被升压的同时，将程序脉冲(例如，编程电压)施加到所选择的字线。另外，可将“程序启用”电压施加到与具有用于接收编程的存储器单元的存储器串相关联的位线。通过接收编程，这意味着存储器单元应改变其阈值电压。对于一些架构，程序抑制电压可为约2.2V，但这可基于设计而变化。与正被编程的存储器单元相关联的位线保持在程序启用电压下。对于一些具体实施，程序启用电压可为约0V，但这可基于设计而变化。
在框310处，执行验证过程。在决策框312处，确定存储器单元的阈值电压是否被验证为高于针对该存储器单元的如图4中所示的最终目标阈值电压Vverify(表示存储在存储器单元中的值)。可能不需要验证针对给定状态的每个存储器单元的阈值电压在适当的阈值电压范围内。错误校正可能能够校正低于其目标阈值电压Vverify的一些存储器单元。错误校正可能还能够校正被过度编程的一些存储器单元，例如具有高于在图4中的Vdetect的阈值电压的存储器单元。
如果验证通过，则在框314处，成功地完成编程过程(状态＝通过)。如果所有存储器单元未全部验证，则确定程序循环计数器(PC)是否小于最大值PC(MAX)。在一些具体实施中，值PC(MAX)可例如落在三和六之间。
如果程序计数器(PC)不小于最大计数(决策框316)，则程序过程失败(框318)。如果程序计数器(PC)小于最大值(例如，6)，则在框320处，程序计数器(PC)递增1并且编程电压Vpgm升高至下一个值。在一些实施方案中，在框320处，升压电压也升高。在框320之后，该过程循环回到框304以准备下一个程序脉冲并将其施加到所选择的字线。
在编程通过完成之后，可使用位于存储器单元的经编程阈值电压分布内的读取参考电压从存储器单元读取数据。通过测试给定存储器单元的阈值电压是高于一个或多个读取参考电压还是低于一个或多个读取参考电压，系统可确定由存储器单元的阈值电压所表示的存储值。
如果存储器单元由于先前描述的存储器通道间泄漏效应而无法正确编程，则Vpgm将达到其最高值，并且存储器单元上的阈值电压将高于正常编程的存储器单元的阈值电压。这将导致阈值电压分布在特定存储器区域(例如，闪存存储块)中的存储器单元上的，例如，如图4的阈值电压分布400中所示，其中一些存储器单元具有高于将存在于成功编程的存储器单元上的阈值电压，此类单元可被本领域的技术人员称之为过编程存储器单元。
通过克服它们的阈值电压，本将使得成功编程的存储器单元传导电流的所选择的字线上的电压将不引起由于存储器通道间泄漏而未能正确编程的存储器单元的传导，因为后者这些存储器单元的阈值电压高于正常值并且可被称为过编程单元。施加到字线的检测电压Vdetect将导致成功编程的存储器单元中的传导，但不导致由于存储器通道间泄漏而未能正确编程的存储器单元中的传导。电压Vdetect在本文中被称为施加到字线的“检测电压”，并且该电压用于检测由于存储器通道间泄漏而过度编程的存储器单元。
图5示出了一个实施方案中的存储器通道修复过程500。对存储块中的存储器单元的编程通常从存储器阵列的源极侧到漏极侧进行。在字线上施加检测电压(框502)以检测不受存储器通道间泄漏影响(成功编程)的存储器通道。然后进行计数(即，“位扫描”)以确定响应于检测电压的位线的数量(框504)。任选地，可首先用随机位模式对经受位扫描的存储器区域进行编程(初始化)(框506)。字线上的位线总数与对检测电压作出响应的位线总数之间的差值是由于存储器通道间泄漏而未能正确编程的存储器单元的计数。
如果计数(决策框508)低于可容许阈值，则该过程结束而不进行修复。否则，通过首先识别哪些位线未能响应检测电压(“异常位线”)来进行修复(框510)。
然后可将用于这些异常位线的数据锁存器设置为“0”(例如)；并且可将用于沿该字线的其他位线的数据锁存器设置为“1”(或高阈值电压位线被设置成的任何相反逻辑值)。在异常位线具有设置为“0”的对应数据锁存器的情况下，控制器可将要编程的位线识别为处于“0”状态(程序状态)的那些位线，而所有其他位线被设置为“1”状态(抑制状态)并且不进行编程。
然后将沿着邻近异常位线中的制造接头的上虚设字线和下虚设字线两者的一个或多个存储器单元编程为高阈值电压状态(框512)。
图6示出了在存储器通道修复过程500之后的邻近制造接头的虚设字线上的存储器单元的阈值电压分布600的示例。在不受存储器通道间泄漏影响的存储器通道上的邻近制造接头的虚设字线上的存储器单元具有用于在具体实施中所使用的此类虚设存储器单元的典型阈值电压分布602(这将变化)。在受到存储器通道间泄漏影响的存储器通道(异常位线)上的邻近制造接头的虚设字线上的其他存储器单元具有较高阈值电压分布604。在一个实施方案中，该较高阈值电压分布604比不受影响的存储器通道上的存储器单元平均高约2.5V。
图7中所示的存储器通道修复过程700示出了可能的优化，其中仅在对编程顺序中的一个字线进行编程时才对存储器区域进行检测和修复。该一个字线可以是编程顺序中的第一字线，例如字线0(参见决策框702)。针对编程顺序中的其他字线，不进行检测/修复。
图8中所示的存储器通道修复过程800示出了另一种可能的优化，其中检测和修复是在程序操作失败(决策框802)的情况下进行的。可以针对第一次程序失败进行修复，或者在存储器区域中或特定字线上的存储器单元的预配置的程序失败次数之后进行修复。
图9中所示的存储器通道修复过程900示出了其中程序失败或太多程序故障导致存储器区域(例如，存储块)被备份(框902)并暂时标记为“损坏”(框904)并且不可用的变型。然后进行检测和修复过程，并且在成功完成之后，将该块标记为“良好”以供使用(框906)。
图10是示例性存储器设备的框图。存储器设备可包括一个或多个存储器管芯1004。存储器管芯1004包括存储器单元的存储器结构1006诸如存储器单元阵列(本文称之为存储器阵列)、地址控制器1008和读/写电路1032。存储器结构1006能够经由行解码器1030通过字线寻址，并且能够经由列解码器1034通过位线寻址。读/写电路1032包括多个感测块SB1、SB2、...、SBp(感测电路)并允许并行读取或编程存储器单元的页面。通常，读/写控制器1022包括在与一个或多个存储器管芯1004相同的存储器设备(例如，可移动存储卡)中。命令和数据经由数据总线1020在主机设备1036和读/写控制器1022之间传输，并且经由线1018在控制器和一个或多个存储器管芯1004之间传输。
存储器结构1006可为2D(布置在单个制造平面中)或3D(布置在多个制造平面中)。存储器结构1006可包括一个或多个存储器单元阵列，该一个或多个存储器单元阵列包括3D阵列。在一个实施方案中，存储器结构1006可包括单片三维存储器结构(3D阵列)，其中多个存储器级形成在单个衬底诸如晶圆上方(不在其中)，没有居间衬底。存储器结构1006可包括任何类型的非易失性存储器，该非易失性存储器在具有设置在硅衬底上方的有源区域的存储器单元阵列的一个或多个物理级中单片地形成。存储器结构1006可在非易失性存储器设备中，该非易失性存储器设备具有与存储器单元的操作相关联的电路，无论相关联的电路是在衬底上方还是在衬底内。
地址控制器1008与读/写电路1032协作以对存储器结构1006的存储器单元执行存储操作，并且包括状态机1010、地址解码器1012、温度控制器1038和功率控件1016。状态机1010提供存储操作的芯片级控制。可提供存储区域选择器1014用于例如编程参数，如下文进一步所述。
地址解码器1012将主机或读/写控制器1022所使用的地址接口提供给行解码器1030和列解码器1034所使用的硬件地址。功率控件1016控制在存储操作期间供应给各种控制线的功率和电压。功率控件1016和/或读/写电路1032可包括用于字线、源栅极选择(SGS)晶体管、漏栅极选择(DGS)晶体管、位线、衬底(在2D存储器结构中)、电荷泵和源极线的驱动器。因此，功率控件1016可包括各种第一电压发生器(例如，驱动器)以生成本文所述的电压。在一种方法中，感测块可包括位线驱动器和感测放大器。
在一些具体实施中，可组合部件中的一些部件。在各种设计中，除存储器结构1006之外，部件中的一个或多个部件(单独或组合)可被认为是被配置为执行本文所述技术的至少一个控制电路或控制器。例如，控制电路可包括地址控制器1008、状态机1010、地址解码器1012、列解码器1034、功率控件1016、控制处理器1028、错误校正单元1002、感测块SB1、SB2、...、SBp、读/写电路1032、读/写控制器1022等中的任一者或其组合。
读/写控制器1022可包括控制处理器1028、存储器设备(存储器)诸如控制器只读存储器1024和控制器易失性存储器1026、以及本领域中已知的其他功能单元。
读/写控制器1022的存储器设备可包括代码诸如一组指令，并且控制处理器1028可操作为执行该组指令以提供本文所述的功能的各方面。另选地或除此之外，控制处理器1028可访问来自存储器结构1006诸如一个或多个字线中的存储器单元的预留区域中的代码。
例如，读/写控制器1022可使用代码来访问存储器结构1006，用以编程(写入)操作、读取操作和复位操作。代码可包括引导代码和控制代码(例如，一组指令)。引导代码是在引导或启动过程期间初始化读/写控制器1022并使读/写控制器1022能够访问存储器结构1006的软件。读/写控制器1022可使用代码来控制一个或多个存储器结构。图11示出了如本文结合特定实施方案所述用于在编程期间执行对受存储器通道间泄漏影响的存储器通道的检测的示例性控制器信号1100。图12示出了如本文结合特定实施方案所述用于执行存储器通道修复的示例性控制器信号1200。本领域的普通技术人员将认识到所描绘的各种信号名称和编程阶段，并且这些不需要进一步详细阐述。
在一个实施方案中，当被加电时，控制处理器1028从控制器只读存储器1024或存储器结构1006获取引导代码以供执行，并且引导代码初始化系统部件并将控制代码加载到控制器易失性存储器1026中。一旦控制代码被加载到控制器易失性存储器1026中，便由控制处理器1028执行。控制代码包括执行基本任务的驱动器，基本任务为诸如控制和分配存储器、对指令的处理区分优先次序、以及控制输入和输出端口。
一般来讲，控制代码可包括用于配置一个或多个控制器执行本文所述功能的指令。例如，控制代码可实现定序器以控制本文所述各种动作的定时(开始和停止时间、持续时间、间隔等)。
在一个实施方案中，主机设备1036是计算设备(例如，膝上型计算机、台式计算机、智能电话、平板电脑、数字相机)，其包括一个或多个处理器、一个或多个处理器可读存储设备(RAM、ROM、闪存存储器、硬盘驱动器、固态存储器)，该一个或多个处理器可读存储设备存储用于对读/写控制器1022进行编程以执行本文所述方法的处理器可读代码(例如，软件)。主机还可包括附加系统存储器、一个或多个输入/输出接口和/或与一个或多个处理器通信的一个或多个输入/输出设备、以及本领域中所熟知的其他部件。
存储区域选择器1014可为非易失性存储器诸如NAND闪存存储器或实现存储器映射或地址转换表的另一种类型。通常需要相关联的电路来操作存储器元件并与存储器元件通信。作为非限制性示例，存储器设备可具有用于控制并驱动存储器元件以实现诸如编程和读取的功能的电路。该相关联的电路可与存储器元件位于同一衬底上和/或位于单独的衬底上。例如，用于存储器读取-写入操作的控制器可定位在单独的控制器芯片上和/或定位在与存储器元件相同的衬底上。
本领域的技术人员将认识到，本发明所公开的技术和设备不限于所述的二维和三维示例性结构，但涵盖如本文所述的并且如本领域的技术人员所理解的技术的实质和范围内的所有相关存储器结构。
在本公开内，不同实体(其可被不同地称为“单元”、“电路”、其他部件等)可被描述或声称成“被配置为”执行一个或多个任务或操作。表达方式——[实体]被配置为[执行一项或多项任务]——在本文中用于指代结构(即，诸如电子电路之类的物理的事物)。更具体地，该表达方式用于指示该结构被布置用于在操作期间执行一项或多项任务。结构可被描述成“被配置为”执行某个任务，即使该结构当前并非正被操作亦如此。“被配置为将信用分配到多个处理器核心的信用分配电路”旨在涵盖例如具有在操作期间执行该功能的电路的集成电路，即使所涉及的集成电路当前并非正被使用(例如，电源未与之连接)。因此，被描述或表述成“被配置为”执行某个任务的实体是指用于实施该任务的物理的事物，诸如设备、电路、存储有可执行程序指令的存储器等。该短语在本文中不被用于指代无形的事物。
术语“被配置为”并不旨在表示“能被配置为”。例如，未经编程的FPGA不会被认为是“被配置为”执行某个特定功能，虽然在编程之后其可能“能被配置为”执行该功能。
所附权利要求书中表述“被配置为”执行一项或多项任务的结构明确地旨在对该项权利要求不援引35U.S.C.§112(f)。因此，本专利申请中不以其他方式包括“用于[执行功能]的装置”构造的权利要求不应根据35U.S.C§112(f)来解释。
如本文所用，术语“基于”用于描述影响确定的一个或多个因素。该术语不排除可能有附加因素可影响确定。即，确定可能仅基于指定的因素或基于指定的因素以及其他未指定的因素。考虑短语“基于B确定A”。这个短语指定B是用于确定A的因素或者其影响A的确定。这个短语并不排除A的确定也可能基于某个其他因素诸如C。这个短语还旨在涵盖A仅基于B来确定的实施方案。如本文所用，短语“基于”与短语“至少部分地基于”是同义的。
如本文所用，短语“响应于”描述触发效果的一个或多个因素。此短语并不排除可能有附加因素可影响或以其他方式触发效果。即，效果可仅响应于这些因素，或可响应于指定的因素以及其他未指定的因素。考虑短语“响应于B执行A”。该短语指定B是触发A的执行的因素。该短语并不排除执行A也可能响应于某个其他因素诸如C。该短语也旨在涵盖其中A仅响应于B而执行的实施方案。
如本文所用，除非另外指明，否则术语“第一”、“第二”等用作它们所在之前的名词的标签，并且不暗指任何类型排序(例如，空间的、时间的、逻辑的等)。例如，在具有八个寄存器的寄存器文件中，术语“第一寄存器”和“第二寄存器”可用于指代八个寄存器中的任两个，而不只是例如逻辑寄存器0和1。
当用于权利要求中时，术语“或”用作包含性或，而不是排他性或。例如，短语“x、y或z中的至少一者”是指x、y和z中的任一者，以及它们的任何组合。

Claims (20)

1.一种存储器设备，包括：
存储器阵列，所述存储器阵列具有存储器通道，每个存储器通道均具有存储器单元和制造接头；和
控制器，所述控制器被配置成：
利用用户数据对所述存储器通道的所述存储器单元进行编程；
检测未能响应于所述存储器单元满足阈值而利用所述用户数据正确编程的存储器单元的数量；
确定与未能正确编程的所述存储器单元对应的位线；
增加在邻近连接到所确定的位线的存储器通道的制造接头的至少一条虚设字线上的特定虚设存储器单元的阈值电压，所述特定虚设存储器单元位于连接到所确定的位线的所述存储器通道内；并且
其中所述阈值电压被配置为减缓相邻存储器通道之间的电流泄漏。
2.根据权利要求1所述的存储器设备，其中检测未能正确编程的所述存储器单元的数量包括从字线上的位线总数减去不满足所述阈值的位线的第一数量。
3.根据权利要求1所述的存储器设备，所述控制器被进一步配置为：
施加满足最高成功程序阈值电压的检测电压，并确定响应于编程失败而未能正确编程的所述存储器单元的数量。
4.根据权利要求3所述的存储器设备，所述控制器被进一步配置为：
响应于所述编程失败，在发生所述编程失败的存储器区域中执行数据备份；
将所述存储器区域标记为不可用；
增加在邻近所述制造接头的所述至少一条虚设字线上的所述至少一个虚设存储器单元的所述阈值电压；以及
将所述存储器区域标记为可供使用。
5.根据权利要求3所述的存储器设备，所述控制器被进一步配置为：
检测仅针对所述存储器阵列的多条字线中的单条特定字线而未能正确编程的所述存储器单元的数量。
6.根据权利要求5所述的存储器设备，其中所述单条特定字线为字线0。
7.根据权利要求5所述的存储器设备，所述控制器被进一步配置为：
确定在所述编程失败发生在所述单条特定字线上的情况下未能正确编程的所述存储器单元的数量。
8.根据权利要求1所述的存储器设备，所述控制器被进一步配置为：
利用随机数据模式来初始化所述存储器阵列的包括所述存储器通道的区域。
9.一种减缓存储器通道之间的电流泄漏的设备，其包括
控制器，所述控制器被配置为：
通过在存储器单元上设置阈值电压，对包括制造接头的存储器阵列的所述存储器单元进行编程；
检测未能响应于在所述存储器阵列的至少一条字线上施加检测电压而正确编程的存储器单元的数量；
确定与未能正确编程的所述存储器单元对应的一条或多条位线；以及
对邻近所述制造接头的至少一条虚设字线上的特定虚设存储器单元进行编程，所述特定虚设存储器单元被编程到特定阈值电压，所述特定阈值电压被配置为减缓未能正确编程的所述存储器单元的存储器通道之间的电流泄漏。
10.根据权利要求9所述的设备，其中检测未能正确编程的所述存储器单元的数量包括从经受所述检测电压的位线的总数减去未对所述检测电压作出响应的位线的第一数量。
11.根据权利要求9所述的设备，所述检测电压满足针对所述存储器单元的最高成功程序阈值电压。
12.根据权利要求11所述的设备，被进一步配置为：
响应于编程失败，在发生所述编程失败的存储器区域中执行数据备份；
修复与未能正确编程的所述存储器单元对应的存储器通道；
检测未能响应于在选择用于编程的至少一条字线上施加所述检测电压而编程的所述存储器单元的数量；以及
将所述存储器区域标记为可供使用。
13.根据权利要求11所述的设备，被进一步配置为：
检测仅针对所述存储器阵列的多条字线中的单条特定字线而未能正确编程的所述存储器单元的数量。
14.根据权利要求13所述的设备，其中所述单条特定字线为字线0。
15.根据权利要求13所述的设备，被进一步配置为：
确定在编程失败发生在所述单条特定字线上的情况下未能正确编程的所述存储器单元的数量。
16.根据权利要求9所述的设备，被进一步配置为：
利用随机数据模式来初始化所述存储器阵列的包括所述存储器单元的区域。
17.一种减缓存储器通道之间的电流泄漏的设备，包括：
包括存储器单元和制造接头的存储器装置；
用于检测未能响应于在所述存储器装置的至少一条字线上施加检测电压而正确编程的存储器单元的数量的装置；和
用于增加在邻近所述制造接头的至少一条虚设字线上的特定虚设存储器单元的阈值电压的装置，所述特定虚设存储器单元位于未能正确编程的所述存储器单元的存储器通道内，并且其中所述特定虚设存储器单元获得特定阈值电压，所述特定阈值电压被配置为减缓未能正确编程的所述存储器单元的存储器通道之间的电流泄漏。
18.根据权利要求17所述的设备，还包括：
用于从所述存储器装置执行数据备份的装置。
19.根据权利要求17所述的设备，还包括：
用于检测仅针对所述存储器装置的多条字线中的单条特定字线而未能正确编程的所述存储器单元的数量的装置。
20.根据权利要求19所述的设备，其中所述单条特定字线为字线0。
CN201911298168.4A 2019-03-14 2019-12-17 制造接头处的泄漏存储器孔修复 Active CN111696616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/354,034 US10910083B2 (en) 2019-03-14 2019-03-14 Leaky memory hole repair at fabrication joint
US16/354,034 2019-03-14

Publications (2)

Publication Number Publication Date
CN111696616A CN111696616A (zh) 2020-09-22
CN111696616B true CN111696616B (zh) 2023-10-24

Family

ID=72241043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911298168.4A Active CN111696616B (zh) 2019-03-14 2019-12-17 制造接头处的泄漏存储器孔修复

Country Status (3)

Country Link
US (1) US10910083B2 (zh)
CN (1) CN111696616B (zh)
DE (1) DE102019134289B4 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
US9460799B1 (en) * 2015-11-24 2016-10-04 Sandisk Technologies Llc Recovery of partially programmed block in non-volatile memory
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530517B2 (en) * 2015-05-20 2016-12-27 Sandisk Technologies Llc Read disturb detection in open blocks
US9547571B2 (en) * 2015-05-20 2017-01-17 Sandisk Technologies Llc Block behavior tracking in a memory system
KR20160139991A (ko) 2015-05-29 2016-12-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102296741B1 (ko) 2015-07-07 2021-09-01 삼성전자 주식회사 메모리 장치 및 메모리 시스템
US9852803B2 (en) * 2016-05-11 2017-12-26 Sandisk Technologies Llc Dummy word line control scheme for non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除
US9460799B1 (en) * 2015-11-24 2016-10-04 Sandisk Technologies Llc Recovery of partially programmed block in non-volatile memory

Also Published As

Publication number Publication date
DE102019134289A1 (de) 2020-09-17
CN111696616A (zh) 2020-09-22
DE102019134289B4 (de) 2024-06-20
US10910083B2 (en) 2021-02-02
US20200294615A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
TWI248085B (en) Detecting over programmed memory
US9870833B2 (en) Nonvolatile memory device including page buffer and method for verifying program operation thereof
KR100853312B1 (ko) 메모리 소자들의 도통을 제 1 방향 및 제 2 방향으로테스트하는 비 휘발성 메모리에 대한 소거 검증
KR101049582B1 (ko) 인접 메모리 셀들의 프로그래밍 이후 오버 프로그래밍된메모리 셀들 검출
CN106229008B (zh) 通过改变位线电压的多vt感测方法
US6490195B2 (en) Semiconductor device, data processing system and a method for changing threshold of a non-volatile memory cell
CN1926637B (zh) 非易失性存储器及其编程方法
CN110942796A (zh) 非易失性存储器装置和操作非易失性存储器装置的方法
US20190179573A1 (en) Microcontroller architecture for non-volatile memory
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
US8208320B2 (en) Semiconductor device having reset command
CN108122588A (zh) 非易失性存储器设备及包括其的存储设备
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
TW200532694A (en) Behavior based programming of non-volatile memory
CN109686392B (zh) 非易失性存储器装置及对其验证的错误补偿方法
CN101421794B (zh) 减少读取期间的编程干扰的影响
KR20130110970A (ko) 리드 전압 생성회로, 이를 포함하는 메모리 및 메모리 시스템
CN119152912A (zh) 非易失性存储器装置及其擦除方法
CN111696616B (zh) 制造接头处的泄漏存储器孔修复
TWI386939B (zh) 保留餘裕程式驗證
JP4040232B2 (ja) 不揮発性半導体記憶装置
CN115295056B (zh) 用于过擦除修复的方法和存储装置
US10643684B1 (en) Double sense program verification of a memory array
WO2005050665A1 (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240829

Address after: California, USA

Patentee after: SanDisk Technology Co.

Country or region after: U.S.A.

Address before: California, USA

Patentee before: Western Digital Technologies, Inc.

Country or region before: U.S.A.

TR01 Transfer of patent right