CN111696471A

CN111696471A - 驱动电路，显示面板及显示驱动方法

Info

Publication number: CN111696471A
Application number: CN202010668511.6A
Authority: CN
Inventors: 宗少雷; 孙继刚; 孙伟
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2020-07-13
Filing date: 2020-07-13
Publication date: 2020-09-22

Abstract

本发明公开了一种驱动电路，显示面板及显示驱动方法，包括变频电路和N组子驱动电路。通过设置了变频电路，在少数组子驱动电路输出扫描信号时，可以使其他组子驱动电路也输出扫描信号。通过设置一组子驱动电路对应一个复位信号端，在多数组子驱动电路均输出扫描信号时，可以控制部分子驱动电路停止输出扫描信号。进而可以根据用户当前注视的显示区域，仅在用户注视区域对应的驱动电路控制多数组子驱动电路的移位寄存器输出扫描信号，在非用户注视区域对应的驱动电路控制少数组子驱动电路的移位寄存器输出扫描信号，从而在用户注视区域实现高刷新频率的同时，大幅降低数据传输带宽、设备功耗等。

Description

驱动电路，显示面板及显示驱动方法

技术领域

本发明涉及显示技术领域，特别涉及一种驱动电路，显示面板及显示驱动方法。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin FilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。

发明内容

本发明实施例提供一种驱动电路及其驱动方法，显示面板及显示驱动方法，显示装置，可以改变信号刷新频率。

因此，本发明实施例提供了一种驱动电路，包括变频电路和N组子驱动电路，N为正整数且N≥2；

其中：所述驱动电路包括多个移位寄存器，所述多个移位寄存器中，每相隔N-1级移位寄存器的两级移位寄存器属于一组所述子驱动电路；

在一组所述子驱动电路中，对于相邻两级移位寄存器，第一级移位寄存器的输出信号端与第二级移位寄存器的输入信号端电连接，第二级移位寄存器的输出信号端与第一级移位寄存器的级联复位信号端电连接；

N组所述子驱动电路对应电连接N个复位信号端，在一组所述子驱动电路中，所有移位寄存器电连接一个复位信号端；

N组所述子驱动电路对应电连接N个触发信号端；一组所述子驱动电路中第一级移位寄存器的输入信号端电连接一个触发信号端；

所述变频电路被配置为根据变频控制信号端的信号和一组所述子驱动电路的输出信号端的信号，将扫描触发信号提供给另一组所述子驱动电路中的移位寄存器。

可选地，所述变频电路根据变频控制信号端的信号和一组所述子驱动电路的输出信号端的信号，将扫描触发信号提供给另一组所述子驱动电路中的移位寄存器，具体包括：

所述变频电路在变频控制信号端的信号控制下将一组所述子驱动电路的移位寄存器的输出信号端的信号提供给另一组所述子驱动电路的移位寄存器的输入信号端，或，在变频控制信号端的信号和一组所述子驱动电路的移位寄存器的输出信号端的信号控制下将第一参考信号端的信号提供给另一组所述子驱动电路的移位寄存器的第一节点。

可选地，N＝2，所述N组驱动电路包括奇数子驱动电路和偶数子驱动电路；其中：

所述奇数子驱动电路包括所述驱动电路中所有奇数级移位寄存器，所述偶数子驱动电路包括所述驱动电路中所有偶数级移位寄存器；

所述N个复位信号端包括奇数复位信号端和偶数复位信号端；

所述奇数子驱动电路中所有的移位寄存器均与所述奇数复位信号端电连接；

所述偶数子驱动电路中所有的移位寄存器均与所述偶数复位信号端电连接。

可选地，所述变频电路包括N组子变频电路，一组所述子变频电路对应一组所述子驱动电路，一组所述子变频电路对应一个所述变频控制信号端；所述子变频电路被配置为在对应的变频控制信号端的信号控制下将对应组子驱动电路的移位寄存器的输出信号端与另一组所述子驱动电路的移位寄存器的输入信号端导通。

可选地，所述N组子变频电路包括奇数子变频电路和偶数子变频电路，所述奇数子变频电路包括多个奇数变频晶体管，所述偶数子变频电路包括多个偶数变频晶体管；

在所述驱动电路中，对于相邻两级移位寄存器，奇数级移位寄存器的输出信号端与一个所述奇数变频晶体管的第一端电连接，移位寄存器的输入信号端与所述偶数变频晶体管的第二端电连接，第一级移位寄存器为奇数级移位寄存器时，所述奇数变频晶体管的第二端与第二级移位寄存器的输入信号端电连接，第一级移位寄存器为偶数级移位寄存器时，所述偶数变频晶体管的第二端与第二级移位寄存器的输入信号端电连接；

所述奇数变频晶体管的控制端与奇数变频控制信号端电连接，所述偶数变频晶体管的控制端与偶数变频控制信号端电连接。

可选地，所述变频电路包括多个第一变频晶体管和多个第二变频晶体管，所有所述第一变频晶体管的控制端与一个所述变频控制信号端电连接，所述第二变频晶体管的第二端与所述第一参考信号端电连接；

在驱动电路中，对于相邻两级移位寄存器，第一级移位寄存器的输出信号端与一个所述第一变频晶体管的第一端电连接，所述第一变频晶体管的第二端与一个所述第二变频晶体管的控制端电连接，所述第二变频晶体管的第二端与第二级移位寄存器的第一节点电连接。

可选地，所述移位寄存器包括：第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第一电容和第二电容；其中：

所述第一开关晶体管的第一端与所述第一参考信号端电连接，所述第一开关晶体管的控制端与所述输入信号端电连接，所述第一开关晶体管的第二端与所述第一节点电连接；

所述第二开关晶体管的第一端与第二参考信号端电连接，所述第二开关晶体管的控制端与所述级联复位信号端电连接，所述第二开关晶体管的第二端与所述第一节点电连接；

所述第三开关晶体管的第一端与第一时钟信号端电连接，所述第三开关晶体管的控制端与所述第一节点电连接，所述第三开关晶体管的第二端与所述输出信号端电连接；

所述第四开关晶体管的第一端与第三参考信号端电连接，所述第四开关晶体管的控制端与第二节点电连接，所述第四开关晶体管的第二端与所述输出信号端电连接；

所述第五开关晶体管的第一端与所述第三参考信号端电连接，所述第五开关晶体管的控制端与所述第二节点电连接，所述第五开关晶体管的第二端与所述第一节点电连接；

所述第六开关晶体管的第一端与所述第三参考信号端电连接，所述第六开关晶体管的控制端与所述第一节点电连接，所述第六开关晶体管的第二端与所述第二节点电连接；

所述第七开关晶体管的第一端与第二时钟信号端电连接，所述第七开关晶体管的控制端与所述第二时钟信号端电连接，所述第七开关晶体管的第二端与所述第二节点电连接；

所述第八开关晶体管的第一端与所述第三参考信号端电连接，所述第八开关晶体管的控制端与所述输出信号端电连接，所述第八开关晶体管的第二端与所述第二节点电连接；

所述第九开关晶体管的第一端与所述第三参考信号端电连接，所述第九开关晶体管的控制端与所述复位信号端电连接，所述第九开关晶体管的第二端与所述第一节点电连接；

所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述输出信号端电连接；

所述第二电容的第一端与所述第三参考信号端电连接，所述第二电容的第二端与所述第二节点电连接。

相应地，本发明实施例还提供了一种显示面板，包括上述任一种驱动电路，多条扫描线和多个子像素；所述驱动电路中一个移位寄存器的输出信号端对应电连接一条扫描线，一条扫描线对应电连接一行子像素。

相应地，本发明实施例还提供了一种上述显示面板的显示驱动方法，包括：

确定用户注视区域和非用户注视区域；

在驱动所述非用户注视区域对应的驱动电路时，控制A组子驱动电路的移位寄存器输出扫描信号；

在由驱动所述非用户注视区域对应的驱动电路转为驱动所述用户注视区域对应的驱动电路时，对变频控制信号端加载变频信号，以将扫描触发信号提供给另一组所述子驱动电路中的移位寄存器；

在驱动所述用户注视区域对应的驱动电路时，控制B组子驱动电路的移位寄存器输出扫描信号；其中，A，B为整数，且1≤A＜B≤N；

在由驱动所述用户注视区域对应的驱动电路转为驱动所述非用户注视区域对应的驱动电路时，对所述A组子驱动电路对应的复位信号端加载第一电平的信号，对其它组子驱动电路对应的复位信号端加载第二电平的信号。

可选地，N＝2，在所述用户注视区域对应的驱动电路中，第一级移位寄存器输出扫描信号时，对所述变频控制信号端加载第二电平的信号。

可选地，对于相邻的N个显示帧，在不同的显示帧中，在所述非用户注视区域对应的驱动电路中，控制不同组子驱动电路的移位寄存器输出扫描信号。

本发明有益效果如下：

本发明实施例提供的一种驱动电路及其驱动方法，显示面板及显示驱动方法，显示装置，包括变频电路和N组可以相互独立地输出扫描信号的子驱动电路，在一个显示帧中，可以使多数组子驱动电路输出扫描信号，以实现高刷新频率，也可以仅使少数组子驱动电路输出扫描信号，其他组子驱动电路不输出扫描信号，从而实现低刷新频率。通过设置了变频电路，在少数组子驱动电路输出扫描信号时，可以使其他组子驱动电路也输出扫描信号。通过设置一组子驱动电路对应一个复位信号端，在多数组子驱动电路均输出扫描信号时，可以控制部分子驱动电路停止输出扫描信号。进而可以根据用户当前注视的显示区域，仅在用户注视区域对应的驱动电路控制多数组子驱动电路的移位寄存器输出扫描信号，在非用户注视区域对应的驱动电路仅控制少数组子驱动电路的移位寄存器输出扫描信号，从而在用户注视区域实现高刷新频率的同时，大幅降低数据传输带宽、设备功耗等。

附图说明

图1为本发明实施例提供的一种驱动电路的结构示意图；

图2为本发明实施例提供的又一种驱动电路的结构示意图；

图3为本发明实施例提供的一种移位寄存器的结构示意图；

图4为本发明实施例提供的一种驱动电路的具体结构示意图；

图5为本发明实施例提供的又一种驱动电路的具体结构示意图；

图6为图4所示的驱动电路的一种奇数帧信号时序图；

图7为图4所示的驱动电路的一种偶数帧信号时序图；

图8为图5所示的驱动电路的一种奇数帧信号时序图；

图9为图5所示的驱动电路的一种偶数帧信号时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“电连接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

显示面板中一般设置有栅极驱动电路，栅极驱动电路中包括多个移位寄存器，一个移位寄存器的输出端电连接一条栅极扫描线，从而向各栅极扫描线依次提供扫描信号。通常，栅极驱动电路中相邻两级移位寄存器中第二级移位寄存器会与第一级移位寄存器的输出端电连接，栅极驱动电路中第一级移位寄存器会接受触发信号，并根据触发信号输出扫描信号，相邻两级移位寄存器中第二级移位寄存器会接受第一级移位寄存器输出的扫描信号，从而实现信号的移位输出。然而，栅极驱动电路只能以固定的信号刷新频率通过第一级移位寄存器至最后一级移位寄存器依次对各行栅极扫描线输出扫描信号，不能改变部分行栅极扫描线的信号刷新频率。

本发明实施例提供的一种驱动电路，包括变频电路和N组子驱动电路，N为正整数且N≥2；

其中：驱动电路包括多个移位寄存器，多个移位寄存器中，每相隔N-1级移位寄存器的两级移位寄存器属于一组子驱动电路；

作为一个具体实施例，以N＝2为例，如图1与图2所示，包括变频电路100和2组子驱动电路，2组子驱动电路分别为奇数子驱动电路和偶数子驱动电路，奇数子驱动电路包括驱动电路中所有奇数级移位寄存器SR(1)、SR(3)、SR(2n-1)……，偶数子驱动电路包括驱动电路中所有偶数级移位寄存器SR(2)、SR(4)、SR(2n)……。每相隔一级移位寄存器的两级移位寄存器属于同一组子驱动电路；

在一组子驱动电路中，对于相邻两级移位寄存器，第一级移位寄存器的输出信号端Output与第二级移位寄存器的输入信号端Input电连接，第二级移位寄存器的输出信号端Output与第一级移位寄存器的级联复位信号端CR电连接；

以N＝2为例，如图1与图2所示，在奇数子驱动电路中，移位寄存器SR(1)和移位寄存器SR(3)为相邻两级移位寄存器，移位寄存器SR(1)的输出信号端Output与移位寄存器SR(3)的输入信号端Input电连接，移位寄存器SR(3)的输出信号端Output与移位寄存器SR(1)的级联复位信号端CR电连接；在偶数子驱动电路中，移位寄存器SR(2)和移位寄存器SR(4)为相邻两级移位寄存器，移位寄存器SR(2)的输出信号端Output与移位寄存器SR(4)的输入信号端Input电连接，移位寄存器SR(4)的输出信号端Output与移位寄存器SR(2)的级联复位信号端CR电连接；移位寄存器SR(4)之后的移位寄存器同理，在此不做赘述；

N组子驱动电路对应电连接N个复位信号端，在一组子驱动电路中，所有移位寄存器电连接一个复位信号端；

以N＝2为例，如图1与图2所示，奇数子驱动电路中所有移位寄存器电连接奇数复位信号端R1，偶数子驱动电路中所有的移位寄存器电连接偶数复位信号端R2；

N组子驱动电路对应电连接N个触发信号端；一组子驱动电路中第一级移位寄存器的输入信号端Input电连接一个触发信号端；

以N＝2为例，如图1与图2所示，奇数子驱动电路中第一级移位寄存器SR(1)的输入信号端Input电连接奇数触发信号端STV1，偶数子驱动电路中第一级移位寄存器SR(2)的输入信号端Input电连接偶数触发信号端STV2；

变频电路被配置为根据变频控制信号端的信号和一组子驱动电路的输出信号端的信号，将扫描触发信号提供给另一组子驱动电路中的移位寄存器。

具体地，变频电路可以被配置为在变频控制信号端的信号控制下将一组子驱动电路的移位寄存器的输出信号端的信号提供给另一组子驱动电路的移位寄存器的输入信号端。

以N＝2为例，如图1所示，变频电路在奇数变频控制信号端SWO的信号控制下，可以将奇数子驱动电路中移位寄存器的输出信号端Output的信号提供给偶数子驱动电路中移位寄存器的输入信号端Input，变频电路在偶数变频控制信号端SWE的信号控制下，可以将偶数子驱动电路中移位寄存器的输出信号端Output的信号提供给奇数子驱动电路中移位寄存器的输入信号端Input。

或者，变频电路被配置为在变频控制信号端的信号和一组子驱动电路的移位寄存器的输出信号端的信号控制下将第一参考信号端的信号提供给另一组子驱动电路的移位寄存器的第一节点。

以N＝2为例，如图2所示，变频电路在变频控制信号端SW的信号和奇数子驱动电路的移位寄存器的输出信号端Output的信号控制下，可以将第一参考信号端的信号提供给偶数子驱动电路的移位寄存器的第一节点；或者，变频电路在变频控制信号端SW的信号和偶数子驱动电路的移位寄存器的输出信号端Output的信号控制下，可以将第一参考信号端的信号提供给奇数子驱动电路的移位寄存器的第一节点。

本发明实施例提供的驱动电路，包括N组子驱动电路，在一组子驱动电路中，对于相邻两级移位寄存器，第一级移位寄存器的输出信号端Output与第二级移位寄存器的输入信号端Input电连接，第二级移位寄存器的输出信号端Output与第一级移位寄存器的级联复位信号端CR电连接，一组子驱动电路中第一级移位寄存器的输入信号端Input电连接一个触发信号端，则各组子驱动电路可以相互独立地输出扫描信号。在一个显示帧中，可以使多数组子驱动电路输出扫描信号，以实现高刷新频率，例如可以使所有组子驱动电路均输出扫描信号；也可以仅使少数组子驱动电路输出扫描信号，其他组子驱动电路不输出扫描信号，例如可以仅使一组子驱动电路输出扫描信号，从而实现低刷新频率。通过设置了变频电路，在一个显示帧中，在少数组子驱动电路输出扫描信号时，可以将一组子驱动电路当前输出的扫描信号提供给其他组子驱动电路中的移位寄存器，以使其他组子驱动电路也输出扫描信号，进而提高刷新频率。通过将一组子驱动电路中所有移位寄存器设置为电连接一个复位信号端，在一个显示帧中，多数组子驱动电路均输出扫描信号时，可以控制部分子驱动电路停止输出扫描信号，从而降低刷新频率。

在具体实施时，在本发明实施例中，变频电路100可以包括N组子变频电路，一组子变频电路对应一组子驱动电路，一组子变频电路对应一个变频控制信号端；子变频电路被配置为在对应的变频控制信号端的信号控制下将对应组子驱动电路的移位寄存器的输出信号端与另一组子驱动电路的移位寄存器的输入信号端导通。

在具体实施时，在一个显示帧中，仅有一组子驱动电路输出扫描信号时，对应的子变频电路中所有变频晶体管可以在对应的变频控制信号端的信号控制下导通。驱动电路中一个移位寄存器输出扫描信号时，驱动电路中其它移位寄存器均无输出。则导通的变频晶体管会将当前移位寄存器输出的扫描信号提供给另一组子驱动电路中一级移位寄存器的输入端，以使另一组子驱动电路也开始输出扫描信号。

在具体实施时，以N＝2为例，如图1所示，N组子变频电路包括奇数子变频电路和偶数子变频电路，奇数子变频电路包括多个奇数变频晶体管TSO，偶数子变频电路包括多个偶数变频晶体管TSE；

在驱动电路中，对于相邻两级移位寄存器，奇数级移位寄存器的输出信号端与一个奇数变频晶体管TSO的第一端电连接，移位寄存器的输入信号端与偶数变频晶体管TSE的第二端电连接，第一级移位寄存器为奇数级移位寄存器时，奇数变频晶体管TSO的第二端与第二级移位寄存器的输入信号端电连接，第一级移位寄存器为偶数级移位寄存器时，偶数变频晶体管TSE的第二端与第二级移位寄存器的输入信号端电连接；

奇数变频晶体管的控制端与奇数变频控制信号端SWO电连接，偶数变频晶体管的控制端与偶数变频控制信号端SWE电连接。

在一个显示帧中，设仅有奇数子驱动电路输出扫描信号，则奇数子变频电路中所有奇数变频晶体管TSO可以在奇数变频控制信号端SWO的信号控制下导通；假设奇数子变频电路中所有奇数变频晶体管TSO导通时，奇数子驱动电路中移位寄存器SR(2n-1)输出扫描信号，则移位寄存器SR(2n-1)输出端电连接的奇数变频晶体管TS会将移位寄存器SR(2n-1)输出的扫描信号提供给偶数子驱动电路中的移位寄存器SR(2n)的输入信号端Input，则偶数子驱动电路也开始输出扫描信号。需要说明的是，由于在一组子驱动电路中，对于相邻两级移位寄存器，第一级移位寄存器的输出信号端Output与第二级移位寄存器的输入信号端Input电连接，偶数子驱动电路中的移位寄存器SR(2n)的输入信号端Input会与偶数子驱动电路中的移位寄存器SR(2n-2)的输出信号端Output电连接，则变频晶体管TS导通时移位寄存器SR(2n-1)输出的扫描信号也会提供给移位寄存器SR(2n-2)的输出信号端Output，即变频晶体管TS导通时移位寄存器SR(2n-1)和移位寄存器SR(2n-2)均输出扫描信号，此时移位寄存器SR(2n-1)和移位寄存器SR(2n-2)对应的两行子像素会写入相同的数据信号，但仅在奇数变频晶体管导通时两行子像素会写入相同的数据信号，对显示效果影响较小。在一个显示帧中，仅有偶数子驱动电路输出扫描信号的情况同理，在此不做赘述。

在具体实施时，在本发明实施例中，如图2所示，变频电路100可以包括多个第一变频晶体管TS1和多个第二变频晶体管TS2，所有第一变频晶体管TS1的控制端与一个变频控制信号端SW电连接，第二变频晶体管TS2的第二端与第一参考信号端CN电连接；

在驱动电路中，对于相邻两级移位寄存器，第一级移位寄存器的输出信号端与一个第一变频晶体管TS1的第一端电连接，第一变频晶体管TS1的第二端与一个第二变频晶体管TS2的控制端电连接，第二变频晶体管TS2的第二端与第二级移位寄存器的第一节点N1电连接。

仍以N＝2为例，在一个显示帧中，设仅有奇数子驱动电路输出扫描信号，则变频电路100中所有第一变频晶体管TS1可以在变频控制信号端SW的信号控制下导通；奇数子驱动电路中移位寄存器SR(2n-1)输出扫描信号，则导通的第一变频晶体管TS1会将扫描信号提供给电连接的第二变频晶体管TS2的控制端，以使第二变频晶体管TS2导通，将第一参考信号端CN的信号提供给偶数级移位寄存器SR(2n)的第一节点N1，则偶数子驱动电路也开始输出扫描信号。在一个显示帧中，仅有偶数子驱动电路输出扫描信号的情况同理，在此不做赘述。

在具体实施时，在本发明实施例中，如图3-5所示，移位寄存器可以包括：第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第一电容C1和第二电容C2；其中：

第一开关晶体管T1的第一端与第一参考信号端CN电连接，第一开关晶体管T1的控制端与输入信号端Input电连接，第一开关晶体管T1的第二端与第一节点N1电连接；

第二开关晶体管T2的第一端与第二参考信号端CNB电连接，第二开关晶体管T2的控制端与级联复位信号端CR电连接，第二开关晶体管T2的第二端与第一节点N1电连接；

第三开关晶体管T3的第一端与第一时钟信号端CLK1电连接，第三开关晶体管T3的控制端与第一节点N1电连接，第三开关晶体管T3的第二端与输出信号端Output电连接；

第四开关晶体管T4的第一端与第三参考信号端VGL电连接，第四开关晶体管T4的控制端与第二节点N2电连接，第四开关晶体管T4的第二端与输出信号端Output电连接；

第五开关晶体管T5的第一端与第三参考信号端VGL电连接，第五开关晶体管T5的控制端与第二节点N2电连接，第五开关晶体管T5的第二端与第一节点N1电连接；

第六开关晶体管T6的第一端与第三参考信号端VGL电连接，第六开关晶体管T6的控制端与第一节点N1电连接，第六开关晶体管T6的第二端与第二节点N2电连接；

第七开关晶体管T7的第一端与第二时钟信号端CLK2电连接，第七开关晶体管T7的控制端与第二时钟信号端CLK2电连接，第七开关晶体管T7的第二端与第二节点N2电连接；

第八开关晶体管T8的第一端与第三参考信号端VGL电连接，第八开关晶体管T8的控制端与输出信号端Output电连接，第八开关晶体管T8的第二端与第二节点N2电连接；

第九开关晶体管T9的第一端与第三参考信号端VGL电连接，第九开关晶体管T9的控制端与复位信号端电连接，第九开关晶体管T9的第二端与第一节点N1电连接；

第一电容C1的第一端与第一节点N1电连接，第一电容C1的第二端与输出信号端Output电连接；

第二电容C2的第一端与第三参考信号端VGL电连接，第二电容C2的第二端与第二节点N2电连接。

以上仅是举例说明本发明实施例提供的移位寄存器的具体结构，在具体实施时，移位寄存器的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，为了制作工艺统一，在本发明实施例提供的驱动电路中，如图3-5所示，所有晶体管可以均为N型晶体管，当然，所有晶体管也可以均为P型晶体管，在此不作限定。

具体地，在本发明实施例提供的驱动电路中，P型晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。

具体地，在本发明实施例提供的驱动电路中，上述奇数变频晶体管TSO、偶数变频晶体管TSE、第一变频晶体管TS1、第二变频晶体管TS2、第一开关晶体管T1至第九开关晶体管T9可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。并且根据上述各晶体管的类型不同以及各晶体管的控制端的信号的不同，将各晶体管的控制端作为栅极，并可以将上述晶体管的第一端作为源极，第二端作为漏极，或者将晶体管的第一端作为漏极，第二端作为源极，在此不作具体区分。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括上述任一种驱动电路，多条扫描线和多个子像素；驱动电路中一个移位寄存器的输出信号端Output对应电连接一条扫描线，一条扫描线对应电连接一行子像素。

本发明实施例还提供了一种上述显示面板的显示驱动方法，包括：

确定用户注视区域和非用户注视区域；

在驱动非用户注视区域对应的驱动电路时，控制A组子驱动电路的移位寄存器输出扫描信号；

在由驱动非用户注视区域对应的驱动电路转为驱动用户注视区域对应的驱动电路时，对变频控制信号端加载变频信号，以将扫描触发信号提供给另一组子驱动电路中的移位寄存器；

在驱动用户注视区域对应的驱动电路时，控制B组子驱动电路的移位寄存器输出扫描信号；其中，A，B为整数，且1≤A＜B≤N；

在由驱动用户注视区域对应的驱动电路转为驱动非用户注视区域对应的驱动电路时，对上述A组子驱动电路对应的复位信号端加载第一电平的信号，对其它组子驱动电路对应的复位信号端加载第二电平的信号。

本发明实施例提供的显示面板的显示驱动方法，可以根据用户当前注视的显示区域，仅在用户注视区域对应的驱动电路控制多数组子驱动电路的移位寄存器输出扫描信号，在非用户注视区域对应的驱动电路控制少数组子驱动电路的移位寄存器输出扫描信号，从而在用户注视区域实现高刷新频率的同时，大幅降低数据传输带宽、设备功耗等。

在具体实施时，N＝2时，A＝1，B＝2，则在用户注视区域对应的驱动电路控制所有组子驱动电路的移位寄存器输出扫描信号，在非用户注视区域对应的驱动电路仅控制一组子驱动电路的移位寄存器输出扫描信号。当N＞2时，以N＝4为例，则A可以为2，B可以为3，在用户注视区域对应的驱动电路控制三组子驱动电路的移位寄存器输出扫描信号，在非用户注视区域对应的驱动电路控制两组子驱动电路的移位寄存器输出扫描信号；或者A也可以为1，B也可以为4；在实际应用中，N＞2时，只要满足1≤A＜B≤N，A和B的数值可以根据实际需要设计确定，在此不作限定。

在具体实施时，N＝2，则在用户注视区域对应的驱动电路中，第一级移位寄存器输出扫描信号时，对变频控制信号端加载第二电平的信号。

如图3-5所示，驱动电路中所有晶体管均为N型晶体管时，第一电平的信号可以为低电平信号，第二电平的信号可以为高电平信号。

在具体实施时，对于相邻的N个显示帧，在不同的显示帧中，在非用户注视区域对应的驱动电路中，控制不同组子驱动电路的移位寄存器输出扫描信号。

以N＝2为例，将相邻的2个显示帧分为奇数帧和偶数帧，则在奇数帧中，在非用户注视区域对应的驱动电路中，可以仅控制奇数子驱动电路的移位寄存器输出扫描信号；在偶数帧中，在非用户注视区域对应的驱动电路中，可以仅控制偶数子驱动电路的移位寄存器输出扫描信号。

在具体实施时，可以采用瞳孔追踪相机等传感器来确定用户注视区域和非用户注视区域，在此不作限定。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

实施例一、

确定用户注视区域和非用户注视区域。

确定用户注视区域对应的驱动电路，用户注视区域对应的驱动电路包含的移位寄存器为移位寄存器SR(P)～SR(M)，其中1≤P＜M。则非用户注视区域对应的驱动电路包含的移位寄存器为移位寄存器SR(1)～SR(P-1)和移位寄存器SR(M+1)～SR(T)，其中T为驱动电路中移位寄存器的总数。

驱动非用户注视区域对应的驱动电路时，仅控制一组子驱动电路的移位寄存器输出扫描信号；驱动用户注视区域对应的驱动电路时，控制所有组子驱动电路的移位寄存器输出扫描信号，下面以两个相邻的显示帧，一个奇数帧和一个偶数帧为例进行说明。

下面以图4所示的驱动电路的结构为例，结合图6和图7所示的信号时序图对本发明实施例提供的上述驱动电路的工作过程进行描述，下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。其中，图6为奇数帧To的信号时序图，图7为偶数帧Te的信号时序图。第一参考信号端CN的信号为高电平信号，第二参考信号端CNB的信号为低电平信号，第三参考信号端VGL的信号为低电平信号。图6和图7中的G(1)、G(2)、G(P)、G(M)等为各级移位寄存器的输出信号端Output输出的信号，例如G(1)为移位寄存器SR(1)输出的信号，G(P)为移位寄存器SR(P)输出的信号，G(M)为移位寄存器SR(M)输出的信号，其余同理，在此不做赘述。图4所示的驱动电路中，奇数级移位寄存器的第一时钟信号端CLK1与时钟端CK1、时钟端CK2其中之一电连接，第二时钟信号端CLK2与另一个时钟端电连接。偶数级移位寄存器的第一时钟信号端CLK1与时钟端CK3、时钟端CK4其中之一电连接，第二时钟信号端CLK2与另一个时钟端电连接。

具体地，选取如图6所示的信号时序图中的奇数第一低频显示阶段To-1、奇数高频显示阶段To-2、奇数第二低频显示阶段To-3，选取如图7所示的信号时序图中的偶数第一低频显示阶段Te-1、偶数高频显示阶段Te-2、偶数第二低频显示阶段Te-3进行说明。

其中，在奇数第一低频显示阶段To-1，驱动包括移位寄存器SR(1)～SR(P-1)的驱动电路时，仅控制奇数子驱动电路的移位寄存器输出扫描信号；在奇数高频显示阶段To-2，驱动包含移位寄存器SR(P)～SR(M)的驱动电路时，控制奇数子驱动电路和偶数子驱动电路的移位寄存器输出扫描信号；在奇数第二低频显示阶段To-3，驱动包括移位寄存器SR(M+1)～SR(T)的驱动电路时，仅控制奇数子驱动电路的移位寄存器输出扫描信号；在由驱动包括移位寄存器SR(1)～SR(P-1)的驱动电路转为驱动包含移位寄存器SR(P)～SR(M)的驱动电路时，对奇数变频控制信号端SWO加载高电平信号，以将奇数子驱动电路中移位寄存器输出的高电平信号作为扫描触发信号提供给偶数子驱动电路中的移位寄存器的输入信号端Input；在由驱动包含移位寄存器SR(P)～SR(M)的驱动电路转为驱动包括移位寄存器SR(M+1)～SR(T)的驱动电路时，对偶数子驱动电路对应的偶数复位信号端R2加载高电平信号，对奇数子驱动电路对应的奇数复位信号端R1加载低电平信号。

在偶数第一低频显示阶段Te-1，驱动包括移位寄存器SR(1)～SR(P-1)的驱动电路时，仅控制偶数子驱动电路的移位寄存器输出扫描信号；在偶数高频显示阶段Te-2，驱动包含移位寄存器SR(P)～SR(M)的驱动电路时，控制奇数子驱动电路和偶数子驱动电路的移位寄存器输出扫描信号；在偶数第二低频显示阶段Te-3，驱动包括移位寄存器SR(M+1)～SR(T)的驱动电路时，仅控制偶数子驱动电路的移位寄存器输出扫描信号；在由驱动包括移位寄存器SR(1)～SR(P-1)的驱动电路转为驱动包含移位寄存器SR(P)～SR(M)的驱动电路时，对偶数变频控制信号端SWE加载高电平信号，以将偶数子驱动电路中移位寄存器输出的高电平信号作为扫描触发信号提供给奇数子驱动电路中的移位寄存器的输入信号端Input；在由驱动包含移位寄存器SR(P)～SR(M)的驱动电路转为驱动包括移位寄存器SR(M+1)～SR(T)的驱动电路时，对奇数子驱动电路对应的奇数复位信号端R1加载高电平信号，对偶数子驱动电路对应的偶数复位信号端R2加载低电平信号。

对于任一级移位寄存器，当第一节点N1为高电平时，第三开关晶体管T3和第六开关晶体管T6导通。导通的第六开关晶体管T6将低电平信号提供给第二节点N2，使第二节点N2为低电平，第四开关晶体管T4和第五开关晶体管T5截止。导通的第三开关晶体管T3将第一时钟信号端CLK1的信号提供给输出信号端Output和第八开关晶体管T8的控制端。当第一时钟信号端CLK1的信号为高电平时，第八开关晶体管T8导通，将低电平信号提供给第二节点N2。当第一时钟信号端CLK1的信号为低电平信号时，第八开关晶体管T8截止。当第一节点N1为低电平时，第三开关晶体管T3和第六开关晶体管T6截止。

对于任一级移位寄存器，当第二节点N2为高电平时，第四开关晶体管T4和第五开关晶体管T5导通，导通的第四开关晶体管T4将低电平信号提供给输出信号端Output，使移位寄存器输出低电平信号，使第八开关晶体管T8截止。导通的第五开关晶体管T5将低电平信号提供给第一节点N1，使第一节点N1为低电平。当第二节点N2为低电平时，第四开关晶体管T4和第五开关晶体管T5截止。

下文中仅说明移位寄存器中第一节点N1与第二节点N2的信号为高电平或低电平，省略对于移位寄存器中第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6和第八开关晶体管T8的导通或截止的说明。

如图6与图7所示，在奇数帧To和偶数帧Te开始之前，R1＝1，R2＝1，则驱动电路中所有移位寄存器的第九开关晶体管T9导通，将低电平信号提供给第一节点N1，以对所有移位寄存器进行复位。

在奇数帧To内，SWE＝0，则驱动电路中所有偶数变频晶体管TSE均截止。

在奇数第一低频显示阶段To-1，R1＝0，则奇数级移位寄存器中第九开关晶体管T9均截止；R2＝0，则偶数级移位寄存器中第九开关晶体管T9均截止；SWO＝0，则奇数变频晶体管TSO均截止；STV2＝0，CK3＝0，CK4＝0，则偶数级移位寄存器均不输出扫描信号。

下面以移位寄存器SR(1)和移位寄存器SR(3)为例说明奇数级移位寄存器的工作过程，在奇数第一低频显示阶段To-1、奇数高频显示阶段To-2、奇数第二低频显示阶段To-3，其他相邻两级奇数级移位寄存器的工作过程可以参见移位寄存器SR(1)和移位寄存器SR(3)的工作过程。

在奇数第一阶段to1，STV1＝1，CK1＝0，CK2＝0。

STV1＝1，移位寄存器SR(1)的第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK1＝0，则移位寄存器SR(1)输出低电平信号。CK2＝0，移位寄存器SR(1)的第七开关晶体管T7截止。

移位寄存器SR(3)的输入信号端Input接收移位寄存器SR(1)输出的低电平信号，其第一节点N1保持为低电平，移位寄存器SR(3)不输出扫描信号，则移位寄存器SR(1)的第二开关晶体管T2截止。

在奇数第二阶段to2，STV1＝0，CK1＝1，CK2＝0。

STV1＝0，移位寄存器SR(1)的第一开关晶体管T1截止。第一节点N1保持为高电平，第二节点N2保持为低电平。CK1＝1，则移位寄存器SR(1)的输出信号端Output输出高电平信号。CK2＝0，移位寄存器SR(1)的第七开关晶体管T7截止。

移位寄存器SR(3)的输入信号端Input接收移位寄存器SR(1)输出的高电平信号，移位寄存器SR(3)的第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK2＝0，移位寄存器SR(3)输出低电平信号，则移位寄存器SR(1)的第二开关晶体管T2截止。

在奇数第三阶段to3，STV1＝0，CK1＝0，CK2＝0。

STV1＝0，移位寄存器SR(1)的第一开关晶体管T1截止。第一节点N1保持为高电平，则第二节点N2为低电平。CK1＝0，则移位寄存器SR(1)的输出信号端Output输出低电平信号。CK2＝0，移位寄存器SR(1)的第七开关晶体管T7截止。

移位寄存器SR(3)的输入信号端Input接收移位寄存器SR(1)输出的低电平信号，移位寄存器SR(3)的第一开关晶体管T1截止。第一节点N1保持为高电平，第二节点N2为低电平。CK2＝0，移位寄存器SR(3)输出低电平信号，移位寄存器SR(1)的第二开关晶体管T2截止。CK1＝0，移位寄存器SR(3)的第七开关晶体管T7截止。

在奇数第四阶段to4，STV1＝0，CK1＝0，CK2＝1。

移位寄存器SR(3)的第一节点N1保持为高电平，第二节点N2为低电平。CK2＝1，移位寄存器SR(3)输出高电平信号，移位寄存器SR(1)的第二开关晶体管T2导通。CK1＝0，移位寄存器SR(3)的第七开关晶体管T7截止。

移位寄存器SR(1)导通的第二开关晶体管T2将低电平信号提供给第一节点N1，使第一节点N1为低电平。STV1＝0，移位寄存器SR(1)的第一开关晶体管T1截止。CK2＝1，第七开关晶体管T7导通，将高电平信号提供给第二节点N2，使第二节点N2为高电平，移位寄存器SR(1)输出低电平。

在奇数第四阶段to4之后，移位寄存器SR(1)中第一节点N1保持为低电平，第二节点N2保持为高电平，移位寄存器SR(1)保持输出低电平信号。

在奇数高频显示阶段To-2，下面以移位寄存器SR(P+1)和移位寄存器SR(P+3)为例说明奇数高频显示阶段To-2中偶数级移位寄存器的工作过程。其中，移位寄存器SR(P+1)的第一时钟信号端CLK1电连接时钟端CK3，第二时钟信号端CLK2电连接时钟端CK4；移位寄存器SR(P+3)的第一时钟信号端CLK1电连接时钟端CK4，第二时钟信号端CLK2电连接时钟端CK3。

在奇数第五阶段to5，SWO＝1，CK3＝0，CK4＝0。奇数级移位寄存器SR(P)输出高电平信号。

SWO＝1，则奇数变频晶体管TSO导通，奇数级移位寄存器SR(P)输出的高电平信号被提供给偶数级移位寄存器SR(P+1)的输入信号端Input，使移位寄存器SR(P+1)的第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK3＝0，移位寄存器SR(P+1)输出低电平信号。CK4＝0，第七开关晶体管T7截止。

在奇数第五阶段to5之后，SW＝0，奇数变频晶体管TSO均截止。

在奇数第六阶段to6，CK3＝1，CK4＝0。移位寄存器SR(P+1)的第一节点N1保持为高电平，第二节点N2为低电平。CK3＝1，移位寄存器SR(P+1)输出高电平信号。CK4＝0，第七开关晶体管T7截止。

移位寄存器SR(P+3)的输入信号端Input接收移位寄存器SR(P+1)输出的高电平信号，移位寄存器SR(P+3)的第一开关晶体管T1导通，第一节点N1保持为高电平，第二节点N2保持为低电平。CK4＝0，移位寄存器SR(P+3)保持输出低电平信号，移位寄存器SR(P+1)的第二开关晶体管T2截止。

在奇数第七阶段to7，CK3＝0，CK4＝0。

移位寄存器SR(P+1)的第一节点N1保持为高电平，第二节点N2为低电平。CK3＝0，移位寄存器SR(P+1)输出低电平信号。CK4＝0，第七开关晶体管T7截止。

移位寄存器SR(P+3)的第一开关晶体管T1截止，第一节点N1保持为高电平，第二节点N2为低电平。CK4＝0，移位寄存器SR(P+3)输出低电平信号，移位寄存器SR(P+1)的第二开关晶体管T2截止。

在奇数第八阶段to8，CK3＝0，CK4＝1。

移位寄存器SR(P+3)的第一节点N1保持为高电平，第二节点N2为低电平。CK4＝1，移位寄存器SR(P+3)输出高电平信号，移位寄存器SR(P+1)的第二开关晶体管T2导通。

移位寄存器SR(P+1)导通的第二开关晶体管T2将低电平信号提供给第一节点N1，使第一节点N1为低电平。CK4＝1，第七开关晶体管T7导通，将高电平信号提供给第二节点N2，使第二节点N2为高电平，移位寄存器SR(P+1)输出低电平信号。

在奇数第八阶段to8之后，移位寄存器SR(P+1)的第二节点N2保持为高电平，第一节点N1保持为低电平，移位寄存器SR(P+1)保持输出低电平信号。

在奇数第二低频显示阶段To-3，控制移位寄存器SR(M+1)～SR(T)中的偶数级移位寄存器不输出扫描信号，下面以偶数级移位寄存器SR(M+1)的工作过程为例进行说明。

在奇数第九阶段to9，CK3＝1，CK4＝0，偶数级移位寄存器SR(M-1)输出高电平信号。偶数级移位寄存器SR(M+1)的输入信号端Input接收高电平信号，第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，第二节点N2为低电平，CK4＝0，移位寄存器SR(M+1)输出低电平信号。

在奇数第十阶段to10，R2＝1，CK3＝0，CK4＝0。R2＝1，偶数级移位寄存器中第九开关晶体管T9均导通，将低电平信号提供给第一节点N1，移位寄存器SR(M+1)的第一节点N1变为低电平，第二节点N2保持为低电平，则移位寄存器SR(M+1)不输出扫描信号。偶数级移位寄存器SR(M+3)的第一开关晶体管T1截止，也不输出扫描信号。

在偶数帧Te，SWO＝0，则驱动电路中奇数变频晶体管TSO均截止。

在偶数第一低频显示阶段Te-1，控制移位寄存器SR(1)～SR(P-1)中偶数级移位寄存器依次输出扫描信号，移位寄存器SR(1)～SR(P-1)中奇数级移位寄存器不输出扫描信号。

下面以移位寄存器SR(2)和移位寄存器SR(4)为例说明偶数级移位寄存器的工作过程，在偶数第一低频显示阶段Te-1、偶数高频显示阶段Te-2、偶数第二低频显示阶段Te-3，其他相邻两级偶数级移位寄存器的工作过程可以参见移位寄存器SR(2)和移位寄存器SR(4)的工作过程。

在偶数第一阶段te1，STV2＝1，CK3＝0，CK4＝0。

STV2＝1，移位寄存器SR(2)的第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK3＝0，则移位寄存器SR(1)输出低电平信号。CK4＝0，移位寄存器SR(2)的第七开关晶体管T7截止。

移位寄存器SR(4)的输入信号端Input接收移位寄存器SR(2)输出的低电平信号，其第一节点N1保持为低电平，移位寄存器SR(4)不输出扫描信号，则移位寄存器SR(2)的第二开关晶体管T2截止。

在偶数第二阶段te2，STV2＝0，CK3＝1，CK4＝0。

STV2＝0，移位寄存器SR(2)的第一开关晶体管T1截止。第一节点N1保持为高电平，第二节点N2保持为低电平。CK3＝1，则移位寄存器SR(2)的输出信号端Output输出高电平信号。CK4＝0，移位寄存器SR(2)的第七开关晶体管T7截止。

移位寄存器SR(4)的输入信号端Input接收移位寄存器SR(2)输出的高电平信号，移位寄存器SR(4)的第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK4＝0，移位寄存器SR(4)输出低电平信号，则移位寄存器SR(2)的第二开关晶体管T2截止。

在偶数第三阶段te3，STV2＝0，CK3＝0，CK4＝0。

STV2＝0，移位寄存器SR(2)的第一开关晶体管T1截止。第一节点N1保持为高电平，则第二节点N2为低电平。CK3＝0，则移位寄存器SR(2)的输出信号端Output输出低电平信号。CK4＝0，移位寄存器SR(2)的第七开关晶体管T7截止。

移位寄存器SR(4)的输入信号端Input接收移位寄存器SR(2)输出的低电平信号，移位寄存器SR(4)的第一开关晶体管T1截止。第一节点N1保持为高电平，第二节点N2为低电平。CK4＝0，移位寄存器SR(3)输出低电平信号，移位寄存器SR(2)的第二开关晶体管T2截止。CK3＝0，移位寄存器SR(4)的第七开关晶体管T7截止。

在偶数第四阶段te4，STV2＝0，CK1＝0，CK2＝1。

移位寄存器SR(4)的第一节点N1保持为高电平，第二节点N2为低电平。CK4＝1，移位寄存器SR(4)输出高电平信号，移位寄存器SR(2)的第二开关晶体管T2导通。CK2＝0，移位寄存器SR(4)的第七开关晶体管T7截止。

移位寄存器SR(2)导通的第二开关晶体管T2将低电平信号提供给第一节点N1，使第一节点N1为低电平。STV2＝0，移位寄存器SR(2)的第一开关晶体管T1截止。CK4＝1，第七开关晶体管T7导通，将高电平信号提供给第二节点N2，使第二节点N2为高电平，移位寄存器SR(2)输出低电平。

在偶数第四阶段te4之后，移位寄存器SR(2)中第一节点N1保持为低电平，第二节点N2保持为高电平，移位寄存器SR(2)保持输出低电平信号。

在偶数高频显示阶段Te-2，下面以移位寄存器SR(P)和移位寄存器SR(P+2)为例说明偶数高频显示阶段Te-2中奇数级移位寄存器的工作过程。其中，移位寄存器SR(P)的第一时钟信号端CLK1电连接时钟端CK1，第二时钟信号端CLK2电连接时钟端CK2；移位寄存器SR(P+2)的第一时钟信号端CLK1电连接时钟端CK2，第二时钟信号端CLK2电连接时钟端CK1。

在偶数第五阶段te5，SWE＝1，CK1＝0，CK2＝0。偶数级移位寄存器SR(P-1)输出高电平信号。

SWE＝1，则偶数变频晶体管TSE导通，偶数级移位寄存器SR(P-1)输出的高电平信号被提供给奇数级移位寄存器SR(P)的输入信号端Input，使移位寄存器SR(P)的第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK3＝0，移位寄存器SR(P)输出低电平信号。CK4＝0，第七开关晶体管T7截止。

在偶数第五阶段te5之后，SWE＝0，偶数变频晶体管TSE均截止。

在偶数第六阶段te6，CK1＝1，CK2＝0。移位寄存器SR(P)的第一节点N1保持为高电平，第二节点N2为低电平。CK1＝1，移位寄存器SR(P)输出高电平信号。CK2＝0，第七开关晶体管T7截止。

移位寄存器SR(P+2)的输入信号端Input接收移位寄存器SR(P)输出的高电平信号，移位寄存器SR(P+2)的第一开关晶体管T1导通，使第一节点N1为高电平，第二节点N2为低电平。CK2＝0，移位寄存器SR(P+2)输出低电平信号，移位寄存器SR(P)的第二开关晶体管T2截止。

在偶数第七阶段te7，CK1＝0，CK2＝0。

移位寄存器SR(P)的第一节点N1保持为高电平，第二节点N2为低电平。CK1＝0，移位寄存器SR(P)输出低电平信号。CK1＝0，第七开关晶体管T7截止。

移位寄存器SR(P+2)的第一开关晶体管T1截止，第一节点N1保持为高电平，第二节点N2为低电平。CK2＝0，移位寄存器SR(P+2)输出低电平信号，移位寄存器SR(P)的第二开关晶体管T2截止。

在偶数第八阶段te8，CK1＝0，CK2＝1。

移位寄存器SR(P+2)的第一节点N1保持为高电平，第二节点N2为低电平。CK2＝1，移位寄存器SR(P+2)输出高电平信号，移位寄存器SR(P)的第二开关晶体管T2导通。

移位寄存器SR(P)导通的第二开关晶体管T2将低电平信号提供给第一节点N1，使第一节点N1为低电平。CK2＝1，第七开关晶体管T7导通，将高电平信号提供给第二节点N2，使第二节点N2为高电平，移位寄存器SR(P)输出低电平信号。

在偶数第八阶段te8之后，移位寄存器SR(P)的第二节点N2保持为高电平，第一节点N1保持为低电平，移位寄存器SR(P)保持输出低电平信号。

在偶数第二低频显示阶段Te-2，控制移位寄存器SR(M+1)～SR(T)中的奇数级移位寄存器不输出扫描信号，下面以奇数级移位寄存器SR(M+2)的工作过程为例进行说明。

在偶数第九阶段te9，CK1＝0，CK2＝1，奇数级移位寄存器SR(M)输出高电平信号。奇数级移位寄存器SR(M+2)的输入信号端Input接收高电平信号，第一开关晶体管T1导通，将高电平信号提供给第一节点N1，使第一节点N1为高电平，第二节点N2为低电平，CK1＝0，移位寄存器SR(M+2)输出低电平信号。

在偶数第十阶段te10，R1＝1，CK1＝0，CK2＝0。R1＝1，奇数级移位寄存器中第九开关晶体管T9均导通，将低电平信号提供给第一节点N1，移位寄存器SR(M+2)的第一节点N1变为低电平，第二节点N2保持为低电平，则移位寄存器SR(M+2)不输出扫描信号。偶数级移位寄存器SR(M+4)的第一开关晶体管T1截止，也不输出扫描信号。

实施例二、

本实施例针对实施例一中的部分实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。

下面以图5所示的驱动电路的结构为例，结合图8和图9所示的信号时序图对本发明实施例提供的上述驱动电路的工作过程进行描述，下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。其中，图8为奇数帧To的信号时序图，图9为偶数帧Te的信号时序图。第一参考信号端CN的信号为高电平信号，第二参考信号端CNB的信号为低电平信号，第三参考信号端VGL的信号为低电平信号。图8和图9中的G(1)、G(2)、G(P)、G(M)等为各级移位寄存器的输出信号端Output输出的信号，例如G(1)为移位寄存器SR(1)输出的信号，G(P)为移位寄存器SR(P)输出的信号，G(M)为移位寄存器SR(M)输出的信号，其余同理，在此不做赘述。图5所示的驱动电路中，奇数级移位寄存器的第一时钟信号端CLK1与时钟端CK1、时钟端CK2其中之一电连接，第二时钟信号端CLK2与另一个时钟端电连接。偶数级移位寄存器的第一时钟信号端CLK1与时钟端CK3、时钟端CK4其中之一电连接，第二时钟信号端CLK2与另一个时钟端电连接。

具体地，选取如图8所示的信号时序图中的奇数第一低频显示阶段To-1、奇数高频显示阶段To-2、奇数第二低频显示阶段To-3，选取如图9所示的信号时序图中的偶数第一低频显示阶段Te-1、偶数高频显示阶段Te-2、偶数第二低频显示阶段Te-3进行说明。

其中，在由驱动包括移位寄存器SR(1)～SR(P-1)的驱动电路转为驱动包含移位寄存器SR(P)～SR(M)的驱动电路时，对变频控制信号端SW加载高电平信号，以将奇数子驱动电路中移位寄存器输出的高电平信号提供给第二变频晶体管TS2的控制端，将第一参考信号端CN的高电平信号作为扫描触发信号提供给偶数子驱动电路中的移位寄存器的第一节点N1。

在由驱动包括移位寄存器SR(1)～SR(P-1)的驱动电路转为驱动包含移位寄存器SR(P)～SR(M)的驱动电路时，对变频控制信号端SW加载高电平信号，以将偶数子驱动电路中移位寄存器输出的高电平信号提供给第二变频晶体管TS2的控制端，将第一参考信号端CN的高电平信号作为扫描触发信号提供给奇数子驱动电路中的移位寄存器的第一节点N1。

在奇数第一低频显示阶段To-1，SW＝0，则驱动电路中所有第一变频晶体管TS1和第二变频晶体管TS2均截止。

在奇数第五阶段to5，SW＝1，CK3＝0，CK4＝0。奇数级移位寄存器SR(P)输出高电平信号。

SW＝1，则第一变频晶体管TS1导通，奇数级移位寄存器SR(P)输出的高电平信号被提供给第二变频晶体管TS2的控制端，使第二变频晶体管TS2导通，将第一参考信号端CN的高电平信号提供给偶数级移位寄存器SR(P+1)的第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK3＝0，移位寄存器SR(P+1)输出低电平信号。CK4＝0，第七开关晶体管T7截止。

在奇数第五阶段to5之后，SW＝0，第一变频晶体管TS1和第二变频晶体管TS2均截止。

在偶数第一低频显示阶段Te-1，SW＝0，第一变频晶体管TS1和第二变频晶体管TS2均截止。

在偶数第五阶段te5，SW＝1，CK1＝0，CK2＝0。偶数级移位寄存器SR(P-1)输出高电平信号。

SW＝1，则第一变频晶体管TS1导通，偶数级移位寄存器SR(P-1)输出的高电平信号被提供给第二变频晶体管TS2的控制端，使第二变频晶体管TS2导通，将第一参考信号端CN的高电平信号提供给奇数级移位寄存器SR(P)的第一节点N1，使第一节点N1为高电平，则第二节点N2为低电平。CK3＝0，移位寄存器SR(P)输出低电平信号。CK4＝0，第七开关晶体管T7截止。

在偶数第五阶段te5之后，SW＝0，第一变频晶体管TS1和第二变频晶体管TS2均截止。

本发明实施例提供的一种驱动电路，显示面板及显示驱动方法，显示装置，包括变频电路和N组可以相互独立地输出扫描信号的子驱动电路，在一个显示帧中，可以使多数组子驱动电路均输出扫描信号，以实现高刷新频率，也可以仅使少数组子驱动电路输出扫描信号，其他组子驱动电路不输出扫描信号，从而实现低刷新频率。通过设置了变频电路，在少数组子驱动电路输出扫描信号时，可以使其他组子驱动电路也输出扫描信号。通过设置一组子驱动电路对应一个复位信号端，在各组子驱动电路均输出扫描信号时，可以控制部分子驱动电路停止输出扫描信号。进而可以根据用户当前注视的显示区域，仅在用户注视区域对应的驱动电路控制多数组子驱动电路的移位寄存器输出扫描信号，在非用户注视区域对应的驱动电路控制少数组子驱动电路的移位寄存器输出扫描信号，从而在用户注视区域实现高刷新频率的同时，大幅降低数据传输带宽、设备功耗等。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种驱动电路，其特征在于，包括变频电路和N组子驱动电路，N为正整数且N≥2；

2.如权利要求1所述的驱动电路，其特征在于，所述变频电路根据变频控制信号端的信号和一组所述子驱动电路的输出信号端的信号，将扫描触发信号提供给另一组所述子驱动电路中的移位寄存器，具体包括：

3.如权利要求2所述的驱动电路，其特征在于，N＝2，所述N组驱动电路包括奇数子驱动电路和偶数子驱动电路；其中：

所述N个复位信号端包括奇数复位信号端和偶数复位信号端；

4.如权利要求2所述的驱动电路，其特征在于，所述变频电路包括N组子变频电路，一组所述子变频电路对应一组所述子驱动电路，一组所述子变频电路对应一个所述变频控制信号端；所述子变频电路被配置为在对应的变频控制信号端的信号控制下将对应组子驱动电路的移位寄存器的输出信号端与另一组所述子驱动电路的移位寄存器的输入信号端导通。

5.如权利要求2-4任一项所述的驱动电路，其特征在于，所述N组子变频电路包括奇数子变频电路和偶数子变频电路，所述奇数子变频电路包括多个奇数变频晶体管，所述偶数子变频电路包括多个偶数变频晶体管；

6.如权利要求2所述的驱动电路，其特征在于，所述变频电路包括多个第一变频晶体管和多个第二变频晶体管，所有所述第一变频晶体管的控制端与一个所述变频控制信号端电连接，所述第二变频晶体管的第二端与所述第一参考信号端电连接；

7.如权利要求1所述的驱动电路，其特征在于，所述移位寄存器包括：第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第一电容和第二电容；其中：

8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的驱动电路，多条扫描线和多个子像素；所述驱动电路中一个移位寄存器的输出信号端对应电连接一条扫描线，一条扫描线对应电连接一行子像素。

9.一种如权利要求8所述的显示面板的显示驱动方法，其特征在于，包括：

确定用户注视区域和非用户注视区域；

10.如权利要求9所述的驱动方法，其特征在于，N＝2，在所述用户注视区域对应的驱动电路中，第一级移位寄存器输出扫描信号时，对所述变频控制信号端加载第二电平的信号。

11.如权利要求9所述的驱动方法，其特征在于，对于相邻的N个显示帧，在不同的显示帧中，在所述非用户注视区域对应的驱动电路中，控制不同组子驱动电路的移位寄存器输出扫描信号。