[go: up one dir, main page]

CN111684567B - 非晶碳层的打开处理 - Google Patents

非晶碳层的打开处理 Download PDF

Info

Publication number
CN111684567B
CN111684567B CN201980011696.9A CN201980011696A CN111684567B CN 111684567 B CN111684567 B CN 111684567B CN 201980011696 A CN201980011696 A CN 201980011696A CN 111684567 B CN111684567 B CN 111684567B
Authority
CN
China
Prior art keywords
mask
amorphous carbon
carbon layer
opening
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980011696.9A
Other languages
English (en)
Other versions
CN111684567A (zh
Inventor
秦策
谭忠魁
毛伊莎
金艳莎
奥斯汀·凯西·福西特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN111684567A publication Critical patent/CN111684567A/zh
Application granted granted Critical
Publication of CN111684567B publication Critical patent/CN111684567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P76/4085—
    • H10P14/3406—
    • H10P76/20—
    • H10P14/3454—
    • H10P14/6336—
    • H10P14/6902—
    • H10P50/242—
    • H10P50/285—
    • H10P50/287—
    • H10P50/73—
    • H10P70/12—
    • H10P76/405—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供了一种用于打开在硬掩模下方的非晶碳层掩模的方法。打开非晶碳层掩模包括：执行一个或多个循环，其中每个循环包括非晶碳层掩模的打开阶段和清洁阶段。所述非晶碳层掩模的打开阶段包括：使打开气体流入等离子体处理室，其中所述打开气体包括含氧组分；由所述打开气体产生等离子体，所述等离子体在所述非晶碳层掩模中蚀刻特征；以及停止所述打开气体的流动。所述清洁阶段包括：使清洁气体流入所述等离子体处理室，其中所述清洁气体包括含氢组分、含碳组分和含卤素组分；由所述清洁气体产生等离子体；以及停止所述清洁气体流入等离子处理室。

Description

非晶碳层的打开处理
相关申请的交叉引用
本申请要求2018年2月5日提交的美国申请No.62/626,264的优先权，其全部内容通过引用并入本发明。
技术领域
本公开涉及一种在半导体晶片上形成半导体器件的方法。更具体地，本公开涉及在半导体器件的形成中打开非晶碳层。
背景技术
在形成半导体器件中，形成孔。在存储器器件中，可以形成高深宽比的存储器孔。非晶碳层掩模可用作蚀刻高深宽比存储器孔的掩模。
发明内容
为了实现前述目的并且根据本公开的目的，提供了一种用于打开在硬掩模下方的非晶碳层掩模的方法。打开在硬掩模下方的非晶碳层掩模包括：在等离子体处理室中执行一个或多个循环，其中每个循环包括非晶碳层掩模的打开阶段和清洁阶段。所述非晶碳层掩模的打开阶段包括：使打开气体流入等离子体处理室，其中所述打开气体包括含氧组分；在所述等离子体处理室中由所述打开气体产生等离子体，其中所述等离子体在所述非晶碳层掩模中蚀刻特征；以及停止所述打开气体流入所述等离子体处理室。所述清洁阶段包括：使清洁气体流入所述等离子体处理室，其中所述清洁气体包括含氢组分、含碳组分和含卤素组分；在所述等离子体处理室中由所述清洁气体产生等离子体；以及停止所述清洁气体流入等离子处理室。
本公开的这些和其他特征将下文在实施方案的详细描述中并结合下面的附图更详细地描述。
附图说明
本公开在附图中的图形是通过举例的方式而不是通过限制的方式示出，其中相同的附图标记表示类似的元件，并且其中：
图1是实施方案的高阶流程图。
图2示意性示出了可在一实施方案中使用的蚀刻室的示意图。
图3是可用于实践一实施方案的计算机系统的示意图。
图4A-4D是根据一实施方案处理的堆叠件的示意性截面图。
图5A是堆叠件的一部分的俯视图。
图5B是堆叠件的截面图
图6是打开阶段的更详细的流程图。
图7是清洁阶段的更详细的流程图。
具体实施方式
所提供的实施方案现在将参照如附图中所示的其几个优选的实施方式详细描述。在下面的描述中，阐述了许多具体细节以便彻底理解本公开。然而，对本领域的技术人员将显而易见的是，在没有这些具体细节中的部分或所有的情况下可以实现本公开。在其他情况下，没有详细描述众所周知的处理步骤和/或结构，以避免不必要地使本公开难以理解。
图1是一实施方案的高级流程图。在该实施方案中，将具有非晶碳层掩模的堆叠件放置在等离子体处理室中(步骤104)。非晶碳是非晶体碳材料。非晶碳层掩模利用掩模打开(步骤108)，其包括单步打开处理，或者打开阶段和清洁阶段的一个循环，或者打开阶段(步骤112)和清洁阶段(步骤116)的多个循环。可以提供附加的处理步骤(步骤120)。形成存储器孔，并且将堆叠件从等离子体处理室移除(步骤124)。
实施例
图2根据一实施方案示意性地示出了可用于处理堆叠件201的等离子体处理系统200。该等离子体处理系统200包括具有由室壁252包围的等离子体处理室204的等离子体反应器202。通过匹配网络208调谐的等离子体电源206提供功率至靠近功率窗212定位的变压器耦合功率(TCP)线圈210，从而通过提供感应耦合功率在该等离子体处理室204中产生等离子体214。该TCP线圈(上电源)210可以被配置来在等离子体处理室204中产生均匀的扩散轮廓。例如，该TCP线圈210可以被配置来在等离子体214中产生环形功率分布。提供功率窗212以将等离子体处理室204与该TCP线圈210隔离，同时允许能量从TCP线圈210传递到等离子体处理室204。通过匹配网络218调谐的晶片偏压电源216提供功率至电极220以在被支撑在电极220上的堆叠件201上设置偏置电压。控制器224为等离子体电源206和晶片偏压电源216设定值(points)。
该等离子体电源206和该晶片偏压电源226可被配置以在特定的射频下进行操作，该射频如13.56兆赫兹(MHz)、27MHz、2MHz、1MHz、400千赫兹(kHz)或它们的组合。该等离子体电源206和晶片偏压电源216可以是适当地设置大小以提供一定范围的功率，以便实现所期望的处理性能。例如，在一个实施方案中，该等离子体电源206可供应的功率的范围为50至5000瓦特，以及该晶片偏压电源216可供应的偏置电压的范围为0至3000伏(V)。此外，该TCP线圈210和/或电极220可以包括两个或更多的子线圈或子电极，其可以通过单个电源供电或通过多个电源供电。
如图2所示，该等离子体处理系统200进一步包括气体源/气体供给机构230。该气体源/气体供给机构230提供气体至喷嘴形式的气体进给装置236。该处理气体和副产物经由压强控制阀242和泵244从等离子体处理室204去除。该压强控制阀242和泵244也可以起到维持等离子体处理室204内的特定压强的作用。该气体源/气体供给机构230由控制器224控制。Lam Research公司(Fremont,CA)的Kiyo可用于实践实施方案。
图3是示出适用于实现在实施方案中使用的控制器224的计算机系统300的高级框图。计算机系统可以具有从集成电路、印刷电路板和小型手持设备到超大型计算机的许多物理形式。计算机系统300包括一个或多个处理器302，并且还可以包括电子显示设备304(用于显示图形、文本和其他数据)、主存储器306(例如随机存取存储器(RAM))，存储设备308(例如，硬盘驱动器)、可移动存储设备310(例如，光盘驱动器)、用户界面设备312(例如，键盘、触摸屏、小键盘、鼠标或其他指点设备等)和通信接口314(例如，无线网络接口)。通信接口314允许经由链路在计算机系统300和外部设备之间传送软件和数据。系统还可以包括与上述设备/模块连接的通信基础设施316(例如，通信总线、交叉连接杆或网络)。
经由通信接口314传送的信息可以是诸如电子、电磁、光学之类的信号形式或能够经由通信链路由通信接口314接收的其它信号，通信链路携带信号并可以使用导线或电缆、光纤、电话线、蜂窝电话链路、射频链路和/或其他通信信道实现。利用这样的通信接口，可以预期一个或多个处理器302可以在执行上述方法步骤的过程中从网络接收信息，或者可以向网络输出信息。此外，本发明的方法实施方案可以仅在处理器上执行，或者可以通过诸如因特网之类的网络与共享处理的一部分的远程处理器一起执行。
术语“非瞬态计算机可读介质”通常用于指代介质，例如主存储器、辅助存储器、可移动存储设备，以及存储设备，例如硬盘、闪存存储器、磁盘驱动存储器、CD-ROM以及其他形式的持久性存储器，并且不应当被解释为涵盖瞬态标的物，如载波或信号。计算机代码的示例包括机器代码(例如由编译器产生的机器代码)和含有由计算机使用解释器执行的较高级代码的文档。计算机可读介质也可以是由包含在载波中的计算机数据信号发送的并且代表能由处理器执行的指令序列的计算机代码。
在一实施方案中，堆叠件包括具有多层掩模的ONON(氧化硅(SiO2)、氮化硅(SiN)、氧化硅、氮化硅并且重复)堆叠件。图4A是堆叠件201的示意性截面图，堆叠件201包括衬底404和在衬底404上方的存储器堆叠件408，该存储器堆叠件408包括多个氧化硅(SiO2)层416和氮化硅层412双层，氧化硅(SiO2)层416在氮化硅层412的顶部。多层掩模在存储器堆叠件408上方。在该实施方案中，多层掩模包括以下结构：非晶碳层(ACL)掩模420在电介质抗反射涂层(DARC)424之下，电介质抗反射涂层(DARC)424在底部抗反射涂层(BARC)428之下，底部抗反射涂层(BARC)428在图案化的光致抗蚀剂掩模432之下。在该实施方案中，使用光刻处理来使图案化的光致抗蚀剂掩模432图案化以提供掩模特征436。利用图案化的光致抗蚀剂掩模432，使用打开处理来图案化BARC 428和DARC 424。这样的处理可以去除图案化的光致抗蚀剂掩模432。在该实施方案中，DARC 424是氮氧化硅(SiON)。DARC 424用作打开ACL掩模420的硬掩模。
图5A是堆叠件201的一部分的俯视图，其示出了图案化的光致抗蚀剂掩模432的顶部和掩模特征436。掩模特征436是具有圆形横截面的圆筒形孔，如图所示。
如图2所示，将堆叠件201放置在等离子体处理室204中。在将堆叠件201放置到等离子体处理室204中之后，打开非晶碳层掩模(步骤108)。非晶碳层掩模打开(步骤108)包括单步骤打开处理，或者打开阶段和清洁阶段的一个循环，或者打开阶段(步骤112)和清洁阶段(步骤116)的多个循环。在该实施方案中，堆叠件201保持在至少20℃的温度下。
图6是打开阶段(步骤112)的更详细的流程图。打开气体流入等离子体处理室204中(步骤604)，其中打开气体包含含氧组分。在该实施方案中，打开气体基本上由每分钟约100标准立方厘米(sccm)至约3000sccm的氧(O2)和约10sccm至约500sccm的羰基硫(COS)和/或由10sccm至约500sccm的SO2组成。此外，可以添加甲烷(CH4)、氟甲烷(CH3F)、二氟甲烷(CH2F2)、溴化氢(HBr)、氯(Cl2)、四氯化硅(SiCl4)、四氟化硅(SiF4)、氮气(N2)、氦气(He)或者氩(Ar)以获得良好的蚀刻性能。在等离子体处理室204中由打开气体产生等离子体(步骤608)。等离子体在ACL掩模420中蚀刻特征。在此示例中，经由将在约13.56MHz下的约300瓦特和约6000瓦特之间的射频(RF)功率通过TCP线圈210提供至等离子体处理室204来创建等离子体。从晶片偏置电压电源216通过电极220将幅值为100伏至3000伏的脉冲偏置提供(步骤612)给堆叠件201。在该实施方案中，该偏置具有13.56MHz、27MHz、2MHz、1MHz或400kHz的RF频率，或为连续波，或为在约1赫兹(Hz)和约10000Hz之间的脉冲频率并且占空比在约3％和约99％之间。在约5秒至约600秒之后，停止打开气体流入等离子体处理室(步骤616)。
图4B是在完成打开阶段(步骤112)之后的堆叠件201的示意性截面图。掩模特征436已被部分蚀刻到ACL掩模420中。BARC 428和图案化的光致抗蚀剂掩模432(图4B中未示出)已被去除，从而使DARC 424暴露于等离子体中。等离子体溅射一些DARC424。经溅射的DARC 424被重新沉积，并形成含硅的重新沉积的硬掩模440。重新沉积的硬掩模440可以改变掩模特征436的CD和圆形横截面。
图7是清洁阶段(步骤116)的更详细的流程图。使清洁气体流入等离子体处理室204中(步骤704)，其中清洁气体包含含氢组分、含碳组分和含卤素组分。在该实施方案中，清洁气体基本上由约10sccm至约1000sccm的氟甲烷(CH3F)组成。可以添加其他气体，其他气体包括CH2F2、氟仿(CHF3)、四氟化碳(CF4)、CH4、三氟化氮(NF3)、六氟化硫(SF6)、N2、Ar、He、SiCl4、Cl2、HBr或SiF4；或作为替代，包括CH2F2、CHF3和CH4。在等离子体处理室中由清洁气体产生等离子体(步骤708)。等离子体去除重新沉积的硬掩模，并在掩模特征436的顶部和侧壁上沉积碳基钝化层。在该示例中，经由将在约13.56MHz下的在约100瓦至约6000瓦之间的RF功率通过TCP线圈210提供到等离子体处理室204来形成等离子体。从晶片偏压电源216通过电极220将幅值大于约500伏的偏压提供给堆叠件201(步骤712)。在该实施方案中，偏压具有为约13.56MHz、27MHz、2MHz、1MHz或400kHz的RF频率并且为连续波，或者为约1Hz至10000Hz的脉冲频率并且占空比约为3％至99％。在约3秒至约100秒之后，停止清洁气体流入等离子体处理室(步骤716)。
图4C是在清洁阶段(步骤116)完成之后的堆叠件201的示意性截面图。清洁阶段(步骤116)去除重新沉积的硬掩模440(图4C中未示出)。CH3F的含卤素组分提供卤素。卤素用于蚀刻掉重新沉积的硬掩模。CH3F具有含碳组分和含氢组分。含碳组分和含氢组分用于在掩模特征436的侧壁上形成含碳侧壁钝化物444。
继续进行包括打开阶段(步骤112)和清洁阶段(步骤116)的多个循环的打开(步骤108)，直到完成ACL掩模420的打开为止。图4D是在完成ACL掩模420的打开(步骤108)之后的堆叠件201的示意性截面图。在该实施方案中，为了在形成碳孔之后检查存储器孔的底部形状，可以通过在SiO2层416中形成凹坑的打开(步骤108)来稍微蚀刻ACL掩模420下方的SiO2层416。图5B是在完成ACL掩模420的打开(步骤108)之后沿着切割线5B-5B的堆叠件201的截面图。掩模特征436的横截面中的一些是椭圆形而不是圆形。掩模特征的横截面中的一些具有较大的CD，并且掩模特征的横截面中的一些具有较小的CD。在各种实施方案中，ACL掩模的打开可以是闪蒸或穿透处理(a flashing or breakthrough process)。
可以在堆叠件201上执行附加处理(步骤120)。例如，等离子体处理室204可用于蚀刻存储器堆叠件408。将堆叠件201从等离子体处理室204移除(步骤124)。在从等离子体处理室204移除堆叠件201之后，可以执行附加处理。
通过将堆叠件保持在至少20℃的温度下，获得更多的圆形横截面。在其他实施方案中，堆叠件201保持在至少25℃的温度下。另外，通过提供清洁阶段，去除重新沉积的硬掩模。去除重新沉积的硬掩膜可减少特征与特征之间的CD差异。否则，CD差异以及改变特征尺寸和形状将由在特征侧壁上的重新沉积的硬掩模导致。侧壁钝化物444减少了掩模特征436的翘曲。调整各种参数以便减小特征与特征之间的CD差异，保持横截面圆度，最小化翘曲以及保持竖直蚀刻轮廓。该实施方案提供了参数：用以保持圆度的晶片温度、用以减少翘曲的清洁气体化学过程、用以去除重新沉积的硬掩模的高清洁偏压、以及占空比作为额外的调节旋钮，以提供使CD差异、圆度变化和翘曲最小化的配方。CD差异、圆度变化和翘曲的最小化使缺陷减少，并使触点更紧密地放置在一起。每个阶段的时间段提供另一个调节旋钮。
现有技术处理提供了清洁阶段，该清洁阶段利用清洁气体CF4、NF3、SF6。例如，CF4清洁气体需要较低的偏压以去除重新沉积的硬掩模，而且还需要较低的温度。为了控制各种特性，这种过程只允许使用单个参数，即CF4流量。对于圆度是优化的配方对于翘曲、孔间差异和孔底圆度不会是优化的。
圆度是通过特征的短轴除以特征的长轴的圆度比来度量，有时反之亦然。长轴将是特征的最宽尺寸，而短轴将是特征的最窄尺寸。在图5B中，对于掩模特征436中的一个，主轴显示为尺寸J，短轴显示为尺寸N。在实验中，发现通过现有技术，圆度比得到改善(接近于1.0，这是理想的圆)，而不需要增加特征与特征CD差异或增大翘曲。当所得的ACL掩模420用于蚀刻存储器堆叠件408中的特征时，所得的掩模将改善缺陷性能。
在一实施方案中，掩模特征436的CD小于约300纳米(nm)，并且ACL掩模420的厚度至少为600nm，使得掩模特征的深宽比为至少约2：1。在一些实施方案中，清洁阶段期间的偏压具有至少500伏的幅值。更优选地，清洁阶段期间的偏压具有至少约1000伏的幅值。更优选地，在清洁阶段期间的偏压具有在约1200伏和约3000伏之间的幅值。优选地，在打开阶段期间的偏压具有小于3000伏的幅值。更优选地，在打开阶段期间的偏压具有不大于约1500伏的幅值。在其他实施例中，可以使用氢氟烃的不同混合物和比例来进一步调整处理以改善圆度，同时最小化特征与特征之间的差异和翘曲。在一实施方案中，可以使用另一种卤素代替氟。然而，已经发现氟在一实施方案中起作用。优选地，清洁气体基本上由CHF3、CH2F2和CH3F中的至少一种或多种组成。
不受理论的束缚，相信在具有高偏压的清洁阶段期间，去除重新沉积的硬掩模，并且同时，或者占空比的在没有偏压的部分期间，在不去除重新沉积的硬掩模的情况下沉积侧壁钝化物和/或在顶部沉积碳基沉积物。侧壁钝化物的形成减少了翘曲。在一些实施方案中，硬掩模是含硅材料。优选地，硬掩模是氧氮化硅(SiON)、SiO2、SiN、硅(Si)、金属、经掺杂的碳或经掺杂的Si中的至少一种，其中重新沉积的硬掩模包含硅或金属。在各种实施方案中，打开气体是无卤素的，因为蚀刻ACL掩模420不需要卤素，并且清洁气体是无氧的，因为氧气的存在会减少侧壁钝化物444的沉积。
虽然已经根据几个优选实施方案描述了本公开，但是存在落在本公开的范围内的改变、修改、置换和各种替代等同方案。还应当注意，存在实现本公开的方法和装置的许多替代方式。因此，以下所附权利要求旨在被解释为包括落在本公开的真实精神和范围内的所有这样的改变、修改、置换和各种替代等同方案。

Claims (16)

1.一种用于打开在硬掩模下方的非晶碳层掩模的方法，其包括在等离子体处理室中执行一个或多个循环，其中每个循环包括：
非晶碳层掩模的打开阶段，其包括：
使打开气体流入等离子体处理室，其中所述打开气体包括含氧组分；
在所述等离子体处理室中由所述打开气体产生等离子体，其中所述等离子体在所述非晶碳层掩模中蚀刻特征；以及
停止所述打开气体流入所述等离子体处理室；和
清洁阶段，其包括：
使清洁气体流入所述等离子体处理室，其中所述清洁气体包括含氢组分、含碳组分和含卤素组分；
在所述等离子体处理室中由所述清洁气体产生等离子体；以及
停止所述清洁气体流入所述等离子处理室，并且
其中所述非晶碳层掩模的打开阶段在所述非晶碳层掩模中的特征上形成重新沉积的硬掩模，并且其中所述清洁阶段去除所述重新沉积的硬掩模并将含碳层沉积在所述非晶碳层掩模中的所述特征的侧壁上。
2.根据权利要求1所述的方法，其中，所述含氢组分、所述含碳组分和所述含卤素组分基本上由至少一种氢氟烃组成。
3.根据权利要求2所述的方法，其中，所述至少一种氢氟烃是CHF3、CH2F2和CH3F中的一种或多种。
4.根据权利要求1所述的方法，其中，所述硬掩模包含硅或金属，其中，所述重新沉积的硬掩模包含硅或金属。
5.根据权利要求1所述的方法，其中，所述硬掩模包括SiON、SiO2、SiN、Si、金属，经掺杂的碳或经掺杂的Si中的至少一种，其中，所述重新沉积的硬掩模包含硅或金属。
6.根据权利要求1所述的方法，其中，所述清洁阶段还包括提供幅值大于500伏的偏压。
7.根据权利要求6所述的方法，其中，所述偏压是脉冲式的，并且具有在3％至99％之间的占空比。
8.根据权利要求6所述的方法，其中，所述非晶碳层掩模的打开阶段还包括提供幅值小于1500伏的脉冲偏压。
9.根据权利要求1所述的方法，其还包括在所述非晶碳层掩模的打开阶段以及在所述清洁阶段，将所述非晶碳层的掩模保持在至少20℃的温度。
10.根据权利要求1所述的方法，其中，所述打开气体包括氧气和COS或SO2。
11.根据权利要求1所述的方法，其中，所述清洁阶段还包括提供幅值大于1000伏的脉冲偏压。
12.根据权利要求11所述的方法，其中，所述脉冲偏压的占空比在20％至80％之间。
13.根据权利要求11所述的方法，其中，所述非晶碳层掩模的打开阶段还包括提供幅值小于1000伏的脉冲偏压。
14.根据权利要求1所述的方法，其还包括在所述非晶碳层掩模的打开阶段以及在所述清洁阶段，将所述非晶碳层的掩模保持在至少25℃的温度。
15.根据权利要求1所述的方法，其中，所述打开气体是无卤素的，并且其中，所述清洁气体是无氧的。
16.根据权利要求1所述的方法，其中，所述打开所述非晶碳层掩模打开具有小于300nm的CD的特征。
CN201980011696.9A 2018-02-05 2019-01-28 非晶碳层的打开处理 Active CN111684567B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862626264P 2018-02-05 2018-02-05
US62/626,264 2018-02-05
PCT/US2019/015443 WO2019152322A1 (en) 2018-02-05 2019-01-28 Amorphous carbon layer opening process

Publications (2)

Publication Number Publication Date
CN111684567A CN111684567A (zh) 2020-09-18
CN111684567B true CN111684567B (zh) 2025-04-11

Family

ID=67478917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980011696.9A Active CN111684567B (zh) 2018-02-05 2019-01-28 非晶碳层的打开处理

Country Status (6)

Country Link
US (1) US11037784B2 (zh)
JP (1) JP7399863B2 (zh)
KR (1) KR102799403B1 (zh)
CN (1) CN111684567B (zh)
SG (1) SG11202007304WA (zh)
WO (1) WO2019152322A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7635099B2 (ja) * 2021-08-27 2025-02-25 東京エレクトロン株式会社 エッチング方法及びプラズマエッチング装置
US20240014039A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Carbon hardmask opening using boron nitride mask
KR20250145626A (ko) * 2023-02-13 2025-10-13 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US20240429064A1 (en) * 2023-06-26 2024-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching with reduced tilt angle

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021121A (en) * 1990-02-16 1991-06-04 Applied Materials, Inc. Process for RIE etching silicon dioxide
US5022958A (en) 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
JP2001110786A (ja) * 1999-10-13 2001-04-20 Promos Technologies Inc ビアエッチングによるレジデューの除去方法
US7432210B2 (en) * 2005-10-05 2008-10-07 Applied Materials, Inc. Process to open carbon based hardmask
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
TWI455203B (zh) * 2007-05-03 2014-10-01 蘭姆研究公司 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
US9558928B2 (en) * 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures

Also Published As

Publication number Publication date
WO2019152322A1 (en) 2019-08-08
CN111684567A (zh) 2020-09-18
US11037784B2 (en) 2021-06-15
JP7399863B2 (ja) 2023-12-18
KR102799403B1 (ko) 2025-04-22
JP2021512502A (ja) 2021-05-13
SG11202007304WA (en) 2020-08-28
KR20200108361A (ko) 2020-09-17
US20210035796A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
CN112997282B (zh) 用于将蚀刻层蚀刻的方法
USRE47650E1 (en) Method of tungsten etching
CN111684567B (zh) 非晶碳层的打开处理
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
US10658194B2 (en) Silicon-based deposition for semiconductor processing
US11646207B2 (en) Silicon oxide silicon nitride stack stair step etch
US9530658B2 (en) Continuous plasma etch process
US20140179106A1 (en) In-situ metal residue clean
US9059116B2 (en) Etch with pulsed bias
TWI806871B (zh) 多孔低介電常數介電蝕刻
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
US10600648B2 (en) Silicon-based deposition for semiconductor processing
US9607848B2 (en) Etch process with pre-etch transient conditioning
US9711359B2 (en) Shadow trim line edge roughness reduction
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
US10020183B1 (en) Edge roughness reduction
WO2019168535A1 (en) Silicon-based deposition for semiconductor processing
US20140030893A1 (en) Method for shrink and tune trench/via cd

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant