CN111627924A

CN111627924A - 显示装置及显示装置的制造方法

Info

Publication number: CN111627924A
Application number: CN202010418206.1A
Authority: CN
Inventors: 刘同凯; 谢朝桦; 朱伟正; 林俊贤; 刘敏钻; 洪挺凯; 李冠锋; 林明昌; 颜子旻; 王惠洁
Original assignee: Innolux Display Corp
Current assignee: Innolux Corp
Priority date: 2016-06-14
Filing date: 2017-02-24
Publication date: 2020-09-04
Anticipated expiration: 2037-02-24
Also published as: CN111640763B; CN111627924B; US11978678B2; CN111640763A; US20220384403A1; US20240249983A1

Abstract

本发明公开一种显示装置的制造方法，包括：提供基板，具有相反的上表面以及下表面；形成晶体管层于基板的上表面上；及形成图案化各向异性导电层于晶体管层上，其中图案化各向异性导电层包括多个各向异性导电区块。

Description

显示装置及显示装置的制造方法

本申请是中国发明专利申请(申请号：201710103986.9，申请日：2017年02月24日，发明名称：显示装置及显示装置的制造方法)的分案申请。

技术领域

本发明涉及显示装置，且特别是涉及一种具有发光组件的显示装置。

背景技术

随着数字科技的发展，显示装置已被广泛地应用在日常生活的各个层面中，例如其已广泛应用于电视、笔记本、电脑、移动电话、智能型手机等现代化信息设备，且此显示装置不断朝着轻、薄、短小及时尚化方向发展。而此显示装置包括发光二极管显示装置。

发光二极管(LEDs)是利用p-n接面中的电子-空穴对的再结合(recombination)来产生电磁辐射(例如光)。在例如GaAs或GaN的直接能隙材料(direct band gap material)形成的顺向偏压的P-N接面中，注入空乏区中的电子-空穴对的再结合产生电磁辐射。上述电磁辐射可位于可见光区或非可见光区，且具有不同能隙的材料会形成不同颜色的发光二极管。

在现今发光二极管显示装置产业皆朝大量生产的趋势迈进的情况下，任何发光二极管显示装置的生产成本的减少皆可带来巨大的经济效益。然而，目前的显示装置并非各方面皆令人满意。

因此，业界仍须一种可更进一步提升显示品质或降低制造成本的显示装置。

发明内容

本发明的一些实施例提供一种显示装置，包括：基板；设于基板上的第一晶体管、第二晶体管与导电连接部，第一晶体管通过导电连接部电连接第二晶体管的栅极电极，导电连接部上设有绝缘层，像素电极设于绝缘层上且与第二晶体管电连接，像素电极与导电连接部至少部分重叠，并有发光组件设于像素电极上，而导电连接部与像素电极形成一电容，此电容具有一等效介电常数及一厚度，其等效介电常数与厚度的比值介于0.4×(1E+5)F/m^2至296.48×(1E+5)F/m^2间。

本发明的一些实施例还提供一种基板，此基板包括：具有相反的上表面以及下表面；晶体管层，设于基板的上表面上，其中晶体管层包括：半导体层，设于基板上；第一图案化导电层，设于半导体层上或设于半导体层与基板之间，第一图案化导电层包括栅极电极，对应半导体层设置；栅极介电层，设于栅极电极与半导体层之间；及第二图案化导电层，设于第一图案化导电层上，第二图案化导电层包括第一电极以及第二电极，分别设于半导体层的两侧，其中晶体管层的上表面具有凹槽；像素电极，设于凹槽中，其中像素电极与第一图案化导电层或第二图案化导电层形成电容；以及发光组件，设于凹槽中的像素电极上，且电连接第二电极。

本发明的一些实施例又提供一种显示装置的制造方法，包括：提供基板，具有相反的上表面以及下表面；形成晶体管层于基板的上表面上；及形成图案化各向异性导电层于晶体管层上，其中图案化各向异性导电层包括多个各向异性导电区块。

为让本发明实施例的特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附的附图，作详细说明如下。

附图说明

图1A为本发明一些实施例的显示装置的剖视图；

图1B为本发明另一些实施例的显示装置的剖视图；

图1C-1为本发明另一些实施例的显示装置的剖视图；

图1C-2为本发明另一些实施例的显示装置的剖视图；

图1D为本发明另一些实施例的显示装置的剖视图；

图1E为本发明另一些实施例的显示装置的剖视图；

图1F为本发明另一些实施例的显示装置的剖视图；

图2A为本发明一些实施例所述的显示装置的制造方法其中一步骤的显示装置的上视图；

图2B为本发明一些实施例所述的显示装置的制造方法其中一步骤的显示装置的上视图；

图2C为本发明一些实施例所述的显示装置的制造方法其中一步骤的显示装置的上视图；

图2D为本发明一些实施例所述的显示装置的制造方法其中一步骤的显示装置的剖视图；

图3为本发明另一些实施例的显示装置的剖视图；

图4A为本发明另一些实施例的显示装置的剖视图；

图4B为本发明另一些实施例的显示装置的上视图；

图4C为本发明另一些实施例的显示装置的剖视图；

图5A为本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具的剖视图；

图5B为本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具的剖视图；

图5C为本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具的剖视图；

图5D为本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具的剖视图；

图5E为本发明另一些实施例所述的显示装置的制造方法其中一步骤的压印模具的剖视图；

图5F为本发明另一些实施例所述的显示装置的制造方法其中一步骤的压印模具及基板的剖视图；

图5G为本发明另一些实施例所述的显示装置的制造方法其中一步骤的压印模具及基板的剖视图；

图6A为本发明另一些实施例所述的显示装置的制造方法其中一步骤的喷涂装置及基板的剖视图；

图6B为本发明另一些实施例所述的显示装置的制造方法其中一步骤的喷涂装置及基板的剖视图；

图6C为本发明另一些实施例所述的显示装置的制造方法其中一步骤的喷涂装置及基板的剖视图；

图7A为本发明一些实施例的拾取装置的上视图；

图7B为本发明一些实施例的拾取装置的剖视图；

图7C为本发明另一些实施例的拾取装置的剖视图；

图7D为本发明一些实施例的拾取装置及发光组件的剖视图；

图7E为本发明另一些实施例的拾取装置的上视图；

图7F为本发明另一些实施例的拾取装置的上视图；

图7G为本发明另一些实施例的拾取装置的上视图；

图8A～图8B为本发明另一些实施例所述的显示装置的制造方法其中一步骤的承载基板及显示装置的上视图；

图8C为本发明另一些实施例所述的显示装置的制造方法其中一步骤的显示装置的上视图；

图9A～图9B为本发明另一些实施例所述的显示装置的制造方法其中一步骤的承载基板及显示装置的上视图；

图9C为本发明另一些实施例所述的显示装置的制造方法其中一步骤的显示装置的上视图；

图9D为本发明另一些实施例所述的显示装置的制造方法其中一步骤的显示装置的上视图；

图10A为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的侧视图；

图10B为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的侧视图；

图10C为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的侧视图；

图11A为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的侧视图；

图11B为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的侧视图；

图11C为本发明另一些实施例所述的显示装置的制造方法其中一步骤的显示装置的侧视图；

图12A为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的上视图；

图12B为本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置及显示装置的上视图；

图13A为本发明另一些实施例的显示装置的上视图；

图13B为本发明另一些实施例的显示装置的上视图；

图13C为本发明另一些实施例的显示装置的剖视图；

图13D-1、图13D-2为本发明另一些实施例的显示装置的上视图；

图13E-1、图13E-2为本发明另一些实施例的显示装置的上视图。

符号说明

100A 显示装置；

100B 显示装置；

100C 显示装置；

100D 显示装置；

100E 显示装置；

100F 显示装置；

104 基板；

104A 第一表面；

104B 第二表面；

106 图案化底导电层；

106A 第一区块；

106B 第二区块；

106C 第三区块；

106D 第四区块；

106E 辅助电极；

108 缓冲层；

110A 半导体层；

110B 半导体层；

112 栅极介电层；

114 第一图案化导电层；

114A 栅极电极；

114B 栅极电极；

114C 导电区块；

114D 导电区块；

180 导电连接部；

114F 栅极驱动信号线；

114G 栅极线；

114H 导电区块；

116 第一绝缘层；

116A 开口；

118 第二图案化导电层；

118S1 源极电极；

118D1 漏极电极；

118S2 源极电极；

118D2 漏极电极；

118E 第二延伸部；

118F 延伸部；

118G 延伸部；

118H 扫描线；

120A 晶体管；

120B 晶体管；

122 第二绝缘层；

124 第三绝缘层；

124A 开口；

126 凹槽；

128 晶体管层；

130 像素电极；

130A 第一部分；

130B 第二部分；

132 各向异性导电层；

132A 各向异性导电区块；

132P 图案化各向异性导电层预定涂布区；

134 发光组件；

134E1 电极；

134E2 电极；

134P 发光组件预定设置区；

134P1 发光组件预定设置区；

136 绝缘层；

138 第三图案化导电层；

138A 电极；

138B 电极；

140 顶电极层；

142 导光层；

144 光转换层；

146 第二基板；

148 粘结剂层；

150 基板；

152 彩色滤光层；

154 遮光层；

156 导电层；

158 导电层；

160 基板；

162 第一半导体层；

164 主动层；

166 第二半导体层；

168 第一电极层；

168A 此电极区块；

168B 电极区块；

168C 电极区块；

168D 电极区块；

170 第二电极层；

170A 电极区块；

170B 电极区块；

172A 第一部分；

172B 第二部分；

174A 遮光区；

174B 非遮光区；

176 控制电路单元；

178 信号连接部结构；

178A 第一信号连接部；

178B 第二信号连接部；

300 显示装置；

400A 显示装置；

400B 显示装置；

400C 显示装置；

500 压印模具；

500S 主表面；

502 基板；

504 介电层；

506 图案化光致抗蚀剂层；

508 开口；

510 凹口；

512 凸出部；

514 表面处理层；

516 腔室；

518 各向异性导电溶液；

520 各向异性导电涂层；

600 喷涂装置；

602 基板；

604 控制电路版；

606 喷涂部；

608 导电连接部；

610 导电连接部；

612 导电层；

614 腔室；

616 各向异性导电溶液；

618 马达；

620 喷嘴；

622 开口；

624 柱体；

700A 拾取装置；

700D 拾取装置；

700E 拾取装置；

700F 拾取装置；

700G 拾取装置；

701 基板；

702 栅极线；

702A 栅极电极；

704 数据线；

704A 源极电极；

706 拾取单元；

706B 拾取单元；

706C 拾取单元；

706D1 拾取单元；

706D2 拾取单元；

707 栅极介电层；

708 半导体层；

710 漏极电极；

712 绝缘层；

714 绝缘层；

716 电极；

718 绝缘层；

720 绝缘层；

722 承载基板；

802 次像素区；

804 承载基板；

902 次像素区；

904 承载基板；

934 发光组件；

1004 承载基板；

1006 拾取装置；

1008 拾取单元；

1010 校准单元；

1012 拾取头；

1104 承载基板；

1106 拾取装置；

1108 压电单元阵列；

1110 压电单元；

1010C 旋转轴；

1010X 移动轴；

1010Y 移动轴；

1010Z 移动轴；

1200A 拾取装置；

1202 基板；

1204 控制电路版；

1206 拾取部；

1208 导电连接部；

1210 导电连接部；

1212 导电层；

1214 腔室；

1216 拾取单元；

1218 拾取头；

1220 阻阀；

1222 马达；

1224 发光单元；

1226 光线；

1228 加热单元；

1300 显示装置；

1302 栅极线；

1304 数据线；

1306 遮蔽图案；

1308 次像素区；

1310 图案化电阻导线；

1312 绝缘层；

1314 导线；

1316 导孔；

1318 显示区；

1320 周边区；

1320A 外围；

1320B 内围；

1322 切割线；

1324 导电垫；

1326 晶体管电路；

1328 导电垫；

1330 晶体管电路；

1340 区域；

1342 区域；

C1 电容；

C2 电容；

C3 电容；

C4 电容；

V1 导孔；

V2 导孔；

2D-2D 线段；

A1 方向。

具体实施方式

以下针对本发明一些实施例的基板、显示装置及显示装置的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的组件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述附图的一个组件对于另一组件的相对关系。能理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。

在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，优选是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。

能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种组件、组成成分、区域、层、及/或部分，这些组件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一组件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二组件、组成成分、区域、层、及/或部分。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇发明所属的一般技术者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。

本发明一些实施例可配合附图一并理解，本发明实施例的附图亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的附图并未以实际装置及组件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，附图中的结构及装置以示意的方式绘示，以便清楚表现出本发明实施例的特征。

在本发明一些实施例中，相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。

值得注意的是，在后文中「基板」一词可包括透明基板上已形成的组件与覆盖在基板上的各种膜层，其上方可以已形成任何所需的晶体管组件，不过此处为了简化附图，仅以平整的基板表示之。此外，「基板表面」包括透明基板上最上方且暴露的膜层，例如一绝缘层及/或金属线。

本发明的一些实施例使显示装置中设于晶体管层上的像素电极与此晶体管层中的导电连接部形成电容，以提升显示装置的显示品质。

首先，参见图1A，图1A是根据本发明一些实施例的显示装置100A的剖视图。此显示装置100A包括一基板104，此基板104具有相反的上表面104A以及下表面104B。此基板104可包括透明基板，例如为玻璃基板、陶瓷基板、塑胶基板或其它任何适合的基板。

参见图1A，在本发明的一些实施例中，基板104的上表面104A上设有图案化底导电层106。此图案化底导电层106包括一第一区块106A以及一第二区块106B，分别对应后续的两晶体管设置。

在本发明的一些实施例中，图案化底导电层106的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述图案化底导电层106的材料可为一非金属材料，只要使用的材料具有导电性即可。此图案化底导电层106的材料可通过化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。在本发明的一些实施例中，此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)、低温化学气相沉积法(low temperature chemical vapor deposition，LTCVD)、快速升温化学气相沉积法(rapid thermal chemical vapor deposition，RTCVD)、等离子体辅助化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition，ALD)或其它常用的方法。

继续参见图1A，图案化底导电层106及基板104上设有一缓冲层108。在本发明的一些实施例中，此缓冲层108可为二氧化硅、氮化硅、氮氧化硅、或其它任何适合的绝缘材料。在本发明的一些实施例中，此缓冲层108可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。

继续参见图1A，缓冲层108上设有一半导体层110A，此半导体层110A是对应图案化底导电层106的第一区块106A设置。此外，缓冲层108上设有另一半导体层110B，此半导体层110B是对应图案化底导电层106的第二区块106B设置。

在本发明的一些实施例中，此半导体层110A及/或半导体层110B可包括元素半导体，包括硅、锗(germanium)；化合物半导体，包括氮化镓(gallium nitride，GaN)、碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)、或上述材料的组合、或其他任何适合的材料。在本发明的一些实施例中，此半导体层110A及/或半导体层110B可通过外延法、前述化学气相沉积法(CVD)、或其它任何适合的方法形成。

继续参见图1A，此半导体层110A及/或半导体层110B上设有一栅极介电层112。在本发明的一些实施例中，此栅极介电层112可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它适当材料的其它高介电常数介电材料、或上述组合。此栅极介电层112可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。

继续参见图1A，一第一图案化导电层114设于半导体层110A及110B上，或设于上述栅极介电层112上。在本发明的一些实施例中，此第一图案化导电层114包括栅极电极114A及栅极电极114B，分别对应半导体层110A及半导体层110B设置。此外，如图1A所示，根据本发明一些实施例，第一图案化导电层114可还包括一导电连接部180，设于上述栅极电极114A及栅极电极114B之间，且与栅极电极114B连接，其中，导电连接部180与栅极电极114B为同层，因此，该导电连接部180与栅极电极114B为同为第一图案化导电层114经相同的黄光蚀刻制作工艺图案化形成。

然而，本发明实施例的结构并不以图1A为限。在本发明其它一些实施例中，上述第一图案化导电层114亦可设于半导体层110A及半导体层110B与基板104之间。更详细而言，在本发明的一些实施例中，上述第一图案化导电层114可设于半导体层110A、半导体层110B与缓冲层108之间。此外，在此实施例中，栅极介电层112设于栅极电极114A及栅极电极114B与半导体层110A及半导体层110B之间。

继续参见图1A，该基板104还包括覆盖第一图案化导电层114与栅极介电层112的第一绝缘层116。在本发明的一些实施例中，此第一绝缘层116可为氮化硅、二氧化硅、氮氧化硅、或其它任何适合的绝缘材料。在本发明的一些实施例中，此第一绝缘层116可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。

继续参见图1A，一第二图案化导电层118设于此第一绝缘层116上(或设于前述第一图案化导电层114上)。在本发明的一些实施例中，此第二图案化导电层118包括源极电极118S1以及漏极电极118D1，此源极电极118S1以及漏极电极118D1分别设于半导体层110A的两侧，且分别电连接半导体层110A的两端。

继续参见图1A，在本发明的一些实施例中，此第二图案化导电层118还包括源极电极118S2以及漏极电极118D2，此源极电极118S2以及漏极电极118D2分别设于半导体层110B的两侧，且分别电连接半导体层110B的两端。

此外，如图1A所示，根据本发明一些实施例，第二图案化导电层118还包括一第二延伸部118E，且漏极电极118D1可通过此第二延伸部118E电连接第一图案化导电层114的导电连接部180以及栅极电极114B。

在本发明的一些实施例中，半导体层110A、栅极电极114A、源极电极118S1以及漏极电极118D1共同作为一第一晶体管120A。在本发明的一些实施例中，半导体层110B、栅极电极114B、源极电极118S2以及漏极电极118D2共同作为一第二晶体管120B。

继续参见图1A，该基板104还包括覆盖第一绝缘层116与第二图案化导电层118的第二绝缘层122。在本发明的一些实施例中，此第二绝缘层122可为氮化硅、二氧化硅、氮氧化硅、或其它任何适合的绝缘材料。在本发明的一些实施例中，此第二绝缘层122可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。

继续参见图1A，该基板104还包括覆盖第二绝缘层122的第三绝缘层124。在本发明的一些实施例中，此第三绝缘层124可为氮化硅、二氧化硅、氮氧化硅、或其它任何适合的有机绝缘材料或无机绝缘材料。在本发明的一些实施例中，此第三绝缘层124可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。

继续参见图1A，在本发明的一些实施例中，第三绝缘层124上设有像素电极130。在本发明的一些实施例中，半导体层110A、半导体层110B、栅极介电层112、栅极电极114A、栅极电极114B、第一绝缘层116、源极电极118S1、漏极电极118D1、源极电极118S2、漏极电极118D2、第二绝缘层122及第三绝缘层124共同作为一第二晶体管120B，而该多个第一晶体管120A与该多个第二晶体管120B共同作为一晶体管层128。在本发明的一些实施例中，继续参见图1A，此第二晶体管120B的上表面104A具有凹槽126。

继续参见图1A，该基板104还包括顺应性设于凹槽126中的像素电极130。如图1A所示，根据本发明一些实施例，像素电极130顺应性设于凹槽126的上表面上，且电连接漏极电极118D2。

在本发明的一些实施例中，像素电极130的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料，或透明导电材料，例如为铟锡氧化物(ITO)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电氧化物材料。在其它实施例中，上述像素电极130的材料可为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此像素电极130的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

在本发明的一些实施例中，此像素电极130可与导电连接部180形成电容。例如，如图1A所示，根据本发明一些实施例，第一图案化导电层114的导电连接部180与像素电极130电性隔离，且此导电连接部180与像素电极130形成第一电容C1，其中该电容C1具有一等效介电常数ε及一厚度d。当该导电连接部180与该第二晶体管120B的该栅极电极114B同层，且该导电连接部180与该像素电极130间的绝缘层更进一步包含第一绝缘层116与第二绝缘层122，该第一绝缘层116其厚度为d1而介电常数为ε1，第二绝缘层122其厚度为d2而介电常数为ε2，电容C1的厚度d即为第一绝缘层厚度d1加上第二绝缘层厚度d2，所以电容C1即为该第一绝缘层116的电容串接该第二绝缘层122的电容，因此该电容C1对其面积标准化(normalized)后暨为等效介电常数ε与厚度d的比值，在本发明的一些实施例中，电容C1可由以下公式1表示。

公式1

单位：(1E+5)F/m^2

在本发明的一些实施例中，公式1的单位为(1E+5)F/m^2。在本发明的一些实施例中，公式1中的ε为电容C1的等效介电常数、ε1为第一绝缘层的介电常数、ε2为第二绝缘层的介电常数、d为电容C1的厚度、d1为第一绝缘层的厚度、d2为第二绝缘层的厚度。而该导电连接部180与该像素电极130间的绝缘层可为单层结构或多层结构，本实施例的C1为多层结构，请参阅表一与表二，所以电容C1其等效介电常数与该厚度d的比值介于0.4×(1E+5)F/m^2至296.48×(1E+5)F/m^2间，其中当导电连接部180与第二晶体管120B的栅极电极114B同层时，其比值介于0.4×(1E+5)F/m^2至88.5×(1E+5)F/m^2之间。

表一

表二

因此，在本发明的一些实施例中，当第一绝缘层为氧化硅(SiO_x)材料时其厚度d1范围界于200埃至5000埃，第二绝缘层为氮化硅(SiN_x)材料时其厚度d2范围界于200埃至5000埃，可获得上述比值范围，另，该第一绝缘层或第二绝缘层其中之一可为有机材料物质组成，或在第一绝缘层与第二绝缘层上面再覆盖有机材料物质组成的平坦层(PFA)时，亦可获得上述比值范围。

在本发明的一些实施例中，通过使显示装置100A中设于基板104上的像素电极130与第一图案化导电层114形成电容，可提升显示装置100A的显示品质。

继续参见图1A，一各向异性导电层132(Anisotropic Conductive Film，ACF)设于第三绝缘层124的凹槽126中，且设于像素电极130上。在本发明的一些实施例中，此各向异性导电层132含有导电性粒子的热硬化性树脂薄膜或紫外光硬化性树脂薄膜。在本发明的一些实施例中，此导电性粒子可为纳米粒子、纳米棒(nanorod)、纳米线、纳米片、或其它任何适合的材料。在本发明的一些实施例中，此导电性粒子的形状可为四方形、三角形、圆形、或其它任何适合的形状。在本发明的一些实施例中，此导电性粒子的材料可包括银、金、铜、铝、钼、钨、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。

继续参见图1A，该基板104还包括发光组件134，此发光组件134设于凹槽126中的像素电极130上，且电连接像素电极130与漏极电极118D2。详细而言，如图1A所示，根据本发明一些实施例，发光组件134包括电极134E1及电极134E2，分别设于发光组件134的下表面及上表面。此电极134E1设于各向异性导电层132中，且通过各向异性导电层132与像素电极130及漏极电极118D1电连接。在本发明的一些实施例中，电极134E2并未设于各向异性导电层132中。

在本发明的一些实施例中，发光组件134的厚度H即为发光组件134的下表面至上表面的距离，亦即发光组件134除去电极134E1及电极134E2后的厚度，此发光组件134的厚度H的范围为约2μm至约12μm之间。在本发明的一些实施例中发光组件134厚度H更可为约3μm至约10μm之间。

在本发明的一些实施例中，发光组件134包括发光二极管，例如为红光发光二极管、蓝光发光二极管、绿光发光二极管、紫外光发光二极管、白光发光二极管、或其他任何适合的发光二极管。

继续参见图1A，该基板104还包括填入凹槽126中的绝缘层136。在本发明的一些实施例中，此绝缘层136可更延伸出凹槽126外且覆盖部分第三绝缘层124。如图1A所示，根据本发明一些实施例，此绝缘层136覆盖像素电极130。此外，在本发明的一些实施例中，此绝缘层136围绕发光组件134且露出发光组件134的电极134E2。

继续参见图1A，该基板104还包括第三图案化导电层138，此第三图案化导电层138设于第三绝缘层124上(或设于晶体管层128的上表面上)。在本发明的一些实施例中，此第三图案化导电层138可接地。然而，在本发明其它一些实施例中，此第三图案化导电层138可不接地，且可传送信号。

在本发明的一些实施例中，第三图案化导电层138的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述第三图案化导电层138的材料可为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此第三图案化导电层138的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

继续参见图1A，在本发明的一些实施例中，该基板104还包括覆盖第三绝缘层124、发光组件134的电极134E2、绝缘层136、第三图案化导电层138的顶电极层140。在本发明的一些实施例中，此顶电极层140可电连接第三图案化导电层138与发光组件134的电极134E2。

在本发明的一些实施例中，此顶电极层140的材料可包括透明导电材料，例如为铟锡氧化物(ITO)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电氧化物材料。在本发明的一些实施例中，此顶电极层140的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

继续参见图1A，在本发明的一些实施例中，该基板104还包括覆盖顶电极层140的导光层142，以及设于此导光层142上的光转换层144。在本发明的一些实施例中，此光转换层144对应发光组件134设置。

在本发明的一些实施例中，此光转换层144可为荧光层144。在本发明的一些实施例中，发光组件134发出的光经过荧光层144后产生白光，白光再经过后续的彩色滤光层即可产生不同颜色的光。此荧光层144的材料可为铝酸盐(Aluminate)、硅酸盐(Silicate)、氮化物(Nitride)、氮氧化物(Oxynitride)、上述的组合、或其它任何适合的荧光材料。

在本发明其它一些实施例中，此光转换层144可为量子点薄膜144。此量子点薄膜144的材料可包括混掺量子点(quantum dot)的有机层或无机层，此量子点为一成分包含有锌、镉、硒、硫、或其组合的纳米三维结构。此量子点的粒径约为1nm～10nm。通过调整量子点的粒径，可改变量子点薄膜144被发光组件134发出的光(例如：波长为380nm～500nm的蓝光)激发后所产生的光的颜色。

继续参见图1A，显示装置100A还包括相对该基板104设置的第二基板146以及设于该基板104与第二基板146之间的粘结剂层148。此粘结剂层的材料例如可为光学胶。在本发明的一些实施例中，此粘结剂层148可粘结该基板104及第二基板146。

在一些实施例中，此第二基板146为彩色滤光层基板。详细而言，作为彩色滤光层基板的第二基板146可包括一基板150、设于此基板150上的彩色滤光层152。此外，在本发明的一些实施例中，此第二基板146可选择性包括设于彩色滤光层152的侧边的遮光层154。

在本发明的一些实施例中，上述基板150可包括透明基板，例如可为玻璃基板、陶瓷基板、塑胶基板或其它任何适合的透明基板，而上述彩色滤光层152可包括红色滤光层、绿色滤光层、蓝色滤光层、或其它任何适合的彩色滤光层。上述遮光层154可包括黑色光致抗蚀剂、黑色印刷油墨、黑色树脂。

参见图1B，图1B是根据本发明另一些实施例的显示装置100B的剖视图。在此实施例中，第二图案化导电层118的导电连接部180与像素电极130电性隔离，其中该导电连接部180与该第二晶体管120B的该源极电极118S2同层，此导电连接部180与像素电极130形成第二电容C2，其中该电容C2具有一等效介电常数(εr×ε0)及一厚度d2，因此请再参阅上述表二，电容C2即为该第一绝缘层116的电容值，所以该电容C2对其面积标准化(normalized)后暨为等效介电常数与该厚度的比值介于0.45×(1E+5)F/m^2至296.48×(1E+5)F/m^2之间。

此外，如图1C-1所示，根据本发明一些实施例，设于第一图案化导电层114及第二图案化导电层118下的图案化底导电层106还包括一辅助电极106E。此辅助电极106E设于基板104与导电连接部180之间，且辅助电极106E与导电连接部180至少部分重叠，且与图案化底导电层106的第二区块106B电连接。在本发明的一些实施例中，此辅助电极106E与导电连接部180电性隔离，且辅助电极106E与导电连接部180形成第三电容C3。

此外，如图1C-2所示，在一些其他实施例中，当导电连接部180与第二晶体管120B的栅极电极114B为同层时，且辅助电极106E设于基板104与该导电连接部180之间，而辅助电极106E与导电连接部180至少部分重叠，则辅助电极106E与导电连接部180形成第四电容C4。

参见图1D，图1D是根据本发明另一些实施例的显示装置100D的剖视图。如图1D所示，根据本发明另一些实施例，顶电极层140可通过第一图案化导电层114接地。详细而言，第一图案化导电层114还包括一导电区块114C，且此导电区块114C接地。参见图1D，第一绝缘层116包括一开口116A露出此导电区块114C，且此开口116A中设有导电层156。

继续参见图1D，第二绝缘层122与第三绝缘层124包括一开口124A露出导电层156，且开口124A中设有导电层158。在本发明的一些实施例中，顶电极层140填入此开口124A中，且通过导电层158、导电层156、导电区块114C接地。在此实施例中，开口116A与开口124A对齐。

在本发明的一些实施例中，在本发明的一些实施例中，导电层158、导电层156及导电区块114C的材料可各自独立地包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述导电层158、导电层156及导电区块114C的材料可各自独立地为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此导电层158、导电层156及导电区块114C的材料可各自独立地通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

参见图1E，图1E是根据本发明另一些实施例的显示装置100E的剖视图。如图1E所示，根据本发明另一些实施例，开口116A与开口124A不对齐，且导电层156填满开口116A。在本发明的一些实施例中，顶电极层140填入此开口124A中，且通过导电层158、导电层156、导电区块114C接地。

参见图1F，图1F是根据本发明另一些实施例的显示装置100F的剖视图。如图1F所示，根据本发明另一些实施例，发光组件134可为倒装式发光二极管134。在本发明的一些实施例中，倒装式发光二极管134可包括基板160，此基板160上设置有第一半导体层162，且此第一半导体层162具有第一导电型态。第一半导体层162可包括掺杂或未掺杂的GaN、InN、AlN、In_xGa_(1-x)N、Al_xIn_(1-x)N、Al_xIn_yGa_(1-x-y)N或其它类似的材料，其中0≤x≤1，0≤y≤1且0≤(x+y)≤1。第一半导体层162可为P型半导体层或N型半导体层，且可通过分子束外延(MBE)、金属有机物化学气相沉积法(MOCVD)、氢化物气相外延法(HVPE)、液相外延法(LPE)或其它类似制作工艺的外延成长制作工艺形成。

继续参见图1F，第一半导体层162上设置有主动层164，主动层164可包括同质接面(homojunction)、异质接面(heterojunction)、单一量子阱(single-quantum well(SQW))、多重量子阱(multiple-quantum well(MQW))或其它类似的结构。在一实施例中，主动层164可包括未掺杂的N型In_xGa_(1-x)N。在其它实施例中，主动层164可包括例如Al_xIn_yGa_(1-x-y)N的其它常用的材料。在其它实施例中，主动层164可为包括多重阱层(例如为InGaN)和阻障层(例如为GaN)交错排列的多重量子阱结构。再者，主动层164的形成方式可包括金属有机物化学气相沉积法(MOCVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)、液相外延法(LPE)或其它适当的CVD方式。主动层164的总厚度约介于5nm至400nm之间。

继续参见图1F，主动层164上设置有第二半导体层166，且此第二半导体层166具有第二导电型态，且此第二导电型态与第一导电型态不同。第二半导体层166可包括掺杂或未掺杂的GaN、InN、AlN、In_xGa_(1-x)N、Al_xIn_(1-x)N、Al_xIn_yGa_(1-x-y)N或其它类似的材料，其中0≤x≤1，0≤y≤1且0≤(x+y)≤1。第二半导体层166可为P型半导体层或N型半导体层，且可通过分子束外延(MBE)、金属有机物化学气相沉积法(MOCVD)、氢化物气相外延法(HVPE)、液相外延法(LPE)或其它类似制作工艺的外延成长制作工艺形成。

继续参见图1F，发光二极管134可还包括电极134E2及电极134E1，其中电极134E2与第一半导体层162电连接，电极134E1与第二半导体层166电连接。在本发明的一些实施例中，电极134E2及电极134E1可为单层或多层的金、铬、镍、铂、钛、铝、铱、铑、上述的组合或其它导电性佳的金属材料。电极134E2及电极134E1可通过沉积与图案化制作工艺形成。

在本发明的一些实施例中，发光组件134的厚度H即为发光组件134的基板160的表面至第二半导体层166的表面的距离，亦即发光组件134除去电极134E1及电极134E2后的厚度此发光组件134的厚度H的范围为约2μm至约12μm之间。在本发明的一些实施例中发光组件134厚度H更可为约3μm至约10μm之间。

继续参见图1F，在本发明的一些实施例中，像素电极130包括彼此电性绝缘的第一部分130A及第二部分130B，且中第三图案化导电层138包括电极138A以及电极138B，此电极138A设于第一部分130A上，而此电极138B设于第二部分130B上。此电极138A电连接漏极电极118D2。

继续参见图1F，第三图案化导电层138的电极138A电连接电极134E1，而电极138B电连接电极134E2。倒装式发光二极管134以倒装的方式接合于晶体管层128上。

图2A～图2C是显示根据本发明一些实施例所述的第三图案化导电层138的电极138A以及电极138B的制造方法的上视图。

参见图2A，在本发明的一些实施例中，在晶体管层128上形成一第一电极层168，包括电极区块168A及电极区块168B。在本发明的一些实施例中，此电极区块168A电连接一导孔V1，且作为发射电极。而此电极区块168B电连接一导孔V2，且作为共同电极。此电极区块168A与电极区块168B电性隔离。

在本发明的一些实施例中，第一电极层168的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述第一电极层168的材料可为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此第一电极层168的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

接着，可对作为发射电极的电极区块168A做测试。接着，如图2B所示，根据本发明一些实施例，若此装置通过上述测试，则可于晶体管层128与第一电极层168上形成一第二电极层170，此第二电极层170覆盖第一电极层168。

在本发明的一些实施例中，第二电极层170的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述第二电极层170的材料可为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此第二电极层170的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

接着，如图2C所示，根据本发明一些实施例，对第一电极层168与第二电极层170进行图案化，以形成第三图案化导电层138的电极138A以及电极138B。

详细而言，如图2C所示，根据本发明一些实施例，经过图案化制作工艺后，第一电极层168被图案化为电极区块168B、电极区块168C与电极区块168D，而第二电极层170被图案化为电极区块170A与电极区块170B。

在本发明的一些实施例中，可通过单一蚀刻步骤进行上述图案化制作工艺。然而，在本发明其它一些实施例中，可通过二个或多个蚀刻步骤进行上述图案化制作工艺。或者，本发明另一些实施例中，可进行一或多次蚀刻步骤后，利用光致抗蚀剂灰化改变光致抗蚀剂的图案后，再进行一或多次的蚀刻步骤进行上述图案化制作工艺。

图2D是沿着图2C的线段2D-2D所绘制的剖视图。为明确说明本发明的内容，图2D并未绘示晶体管层128的详细结构及凹槽。

如图2C～图2D所示，根据本发明一些实施例，在本发明的一些实施例中，第二电极层170的电极区块170A覆盖第一电极层168的电极区块168D，且电极区块170A与电极区块168D共同组成电极138A，此电极138A电连接导孔V1，且作为发射电极。

此外，第二电极层170的电极区块170B覆盖第一电极层168的电极区块168B与电极区块168C，且电极区块170B、电极区块168B与电极区块168C共同组成电极138B，此电极138B电连接导孔V2，且作为共同电极。

在本发明的一些实施例中，电极138A以及电极138B至少其中之一具有第一部分以及第二部分，且第一部分的厚度大于第二部分的厚度。例如，如图2D所示，根据本发明一些实施例，电极138B具有第一部分172A及第二部分172B，且第一部分172A的厚度大于第二部分172B的厚度。

详细而言，上述第一部分172A包括设于晶体管层128的上表面上的第一电极层168，以及设于此第一电极层168上的第二电极层170。而上述第二部分172B包括设于晶体管层128的上表面上的第二电极层170。

在本发明的一些实施例中，第一电极层168与第二电极层170的材料可相同。然而，在本发明其它一些实施例中，第一电极层168与第二电极层170的材料可不同。

此外，在本发明的一些实施例中，如图2D所示，电极138A以及电极138B电性隔离，且第二电极层170未覆盖第一电极层168的侧边。然而，在本发明其它一些实施例中，第二电极层170亦可覆盖第一电极层168的一或多个侧边，只要电极138A以及电极138B两者电性隔离即可，且在此实施例中，电极138A以及电极138B两者皆具有厚度不同的第一部分及第二部分。

本发明一些实施例通过使用面积较大的电极区块168A测量发射信号，可得到准确的测量结果。或者，在本发明的一些实施例中，通过上述步骤形成电极138A以及电极138B，可在不剥除第一电极层168的情况下制得面积较大的共同电极138B，故可避免剥除步骤对装置的损害，且可得到较良好的共同电极信号，故可提升装置的制作工艺良率。

图3是根据本发明另一些实施例的显示装置300的剖视图。如图3所示，根据本发明一些实施例，显示装置300包括遮光区174A以及邻接此遮光区174A的非遮光区174B，且彩色滤光层152设于非遮光区174B中。

如图3所示，根据本发明一些实施例，半导体层110A及半导体层110B、栅极电极114A及栅极电极114B、源极电极118S1及源极电极118S2、漏极电极118D1及漏极电极118D2设于遮光区174A中，而发光组件134设于非遮光区174B中。易言之，在本发明一些实施例中，晶体管120A与晶体管120B设于遮光区174A中，而发光组件134设于非遮光区174B中。

如图3所示，根据本发明一些实施例，第二图案化导电层118还包括一延伸部118F，且漏极电极118D2通过此延伸部118F电连接发光组件134。

在本发明一些实施例中，通过将晶体管与发光组件设于不同区域中，可避免在将发光组件接合至晶体管层上的步骤中对晶体管产生损坏，故可提升制作工艺良率。

如图3所示，根据本发明一些实施例，在垂直基板104的上表面104A的方向A1上，发光组件134于基板104上的投影与晶体管120A及/或晶体管120B于基板104上的投影不重叠。

图4A是根据本发明另一些实施例的显示装置400A的剖视图。显示装置400A还包括设于基板104的下表面104B上的控制电路单元176，以及贯穿基板104的信号连接部结构178。

如图4A所示，根据本发明另一些实施例，信号连接部结构178包括一第一信号连接部178A，此第一信号连接部178A电连接控制电路单元176以及源极电极118S1。此外，在本发明的一些实施例中，信号连接部结构178还包括一第二信号连接部178B，此电连接控制电路单元176与栅极电极114A及/或栅极电极114B。

详细而言，如图4A所示，根据本发明一些实施例，图案化底导电层106还包括一第三区块106C以及一第四区块106D，而第一图案化导电层114还包括一导电区块114D及一导电区块114H，且第二图案化导电层118还包括延伸部118G。上述控制电路单元176通过第一信号连接部178A、第三区块106C、导电区块114D及延伸部118G电连接源极电极118S1，此控制电路单元176可通过第一信号连接部178A传送源极信号至源极电极118S1。此外，在本发明其它一些实施例中，此控制电路单元176亦可通过第一信号连接部178A传送源极信号至源极电极118S2。

继续参见图4A，在本发明的一些实施例中，第一图案化导电层114的导电区块114H电连接栅极电极114A，且控制电路单元176通过第二信号连接部178B、第四区块106D、导电区块114H电连接栅极电极114A。此外，在本发明其它一些实施例中，此控制电路单元176可通过第二信号连接部178B传送栅极信号至栅极电极114A。

图4B是根据本发明另一些实施例的显示装置400B的上视图。如图4B所示，根据本发明另一些实施例，第一图案化导电层包括多条栅极驱动信号线114F及以及多条栅极线114G(或称扫描线114G)，此栅极线114G包括上述栅极电极。控制电路单元176通过第二信号连接部178B、图案化底导电层106、栅极驱动信号线114F电连接栅极线114G的栅极电极。

此外，如图4B所示，根据本发明一些实施例，第二图案化导电层还包括多条扫描线118H，且此扫描线118H包括上述源极电极。此控制电路单元176通过第一信号连接部178A、图案化底导电层106电连接扫描线118H的源极电极。

本案一些实施例通过信号连接部结构电连接控制电路单元与源极电极及栅极电极，可省去控制电路单元与通过其它电路走线电连接源极电极及栅极电极所需的面积，故可更进一步缩小装置的面积。

图4C是根据本发明另一些实施例的显示装置400C的剖视图。如图4C所示，根据本发明另一些实施例，显示装置400C可不包括图案化底导电层106以及缓冲层108。在本发明的一些实施例中，控制电路单元176通过第一信号连接部178A、导电区块114D及延伸部118G电连接源极电极118S1及/或118S2。在本发明的一些实施例中，控制电路单元176通过第二信号连接部178B及导电区块114H电连接栅极电极114A。

在本发明的一些实施例中，前述各向异性导电层可通过以下图5A～图5G所示的制作工艺步骤形成。图5A是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具500的剖视图。压印模具500包括一基板502，以及设于基板502上的介电层504。在本发明的一些实施例中，介电层504可为高分子材料、陶瓷材料、其它复合材料、或其它任何适合的材料，例如是聚二甲基硅氧烷(Polydimethylsiloxane，PDMS)、环烯烃聚合物或石英玻璃。

继续参见图5A，在本发明的一些实施例中，可于介电层504上形成一图案化光致抗蚀剂层506，此图案化光致抗蚀剂层506具有多个开口508露出介电层504。

接着，参见图5B，图5B是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具500的剖视图。以图案化光致抗蚀剂层506作为掩模蚀刻介电层504，以于介电层504上形成多个凹口510。在本发明的一些实施例中，此凹口510未露出基板502。在本发明的一些实施例中，如图5B所示，多个凹口510之间形成多个凸出部512。易言之，压印模具500的主表面500S具有多个凸出部512并形成压印图案。

接着，参见图5C，图5C是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具500的剖视图。如图5C所示，根据本发明一些实施例，对压印模具500的个凸出部512的上表面进行一表面处理步骤，以于凸出部512的上部形成一表面处理层514。在本发明的一些实施例中，此表面处理步骤可包括等离子体轰击步骤、化学修饰步骤、紫外光-臭氧(UV-Ozone)处理步骤、或其它任何适合的步骤。在本发明的一些实施例中，此表面处理层514为凸出部512的一部分，且此表面处理层514的上表面即为凸出部512的上表面。

接着，参见图5D，图5D是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具500的剖视图。如图5D所示，根据本发明一些实施例，提供一腔室516，此腔室516中容置有各向异性导电溶液518。接着，将上述压印模具500的具有多个凸出部512的主表面500S浸入各向异性导电溶液518，以于压印模具500的主表面500S上的多个凸出部512上形成一各向异性导电涂层520，如图5E所示。在本发明的一些实施例中，如图5E所示，此各向异性导电涂层520覆盖多个凸出部512的表面处理层514的上表面，且填入多个凸出部512之间的凹口510中。

接着，参见图5F，图5F是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的压印模具500及基板104的剖视图。如图5F所示，根据本发明一些实施例，以压印模具500对基板104的晶体管层128进行压印制作工艺，以将上述凸出部512上的各向异性导电涂层520转印至晶体管层128上，并于晶体管层128上形成图案化各向异性导电层132(Anisotropic Conductive Film，ACF)，如图5G所示。

在本发明的一些实施例中，压印制作工艺的压印力道为约10N至约1500N，例如为约100N至约1000N，或为约500N至约800N。若压印力道太小，例如小于10N，则各向异性导电涂层520无法有效转印至晶体管层128上。然而，若压印力道太大，例如大于1500N，则可能造成装置损坏。

此外，如图5G所示，填入多个凸出部512之间的凹口510中的各向异性导电涂层520并未转印至晶体管层128上，故在本发明的一些实施例中，上述压印制作工艺将凸出部512上的各向异性导电涂层520转印至晶体管层128上，并可于晶体管层128上形成图案化各向异性导电层132。如图5G所示，根据本发明一些实施例，此图案化各向异性导电层132包括多个各向异性导电区块132A。在本发明的一些实施例中，每一个各向异性导电区块132A对应一个次像素区设置。

在本发明的一些实施例中，相较于形成整层的各向异性导电层，通过形成图案化各向异性导电层132，可节省制作工艺成本。

图6A是显示根据本发明另一些实施例所述的显示装置的制造方法其中一步骤的喷涂装置600及设有晶体管层128的基板104的剖视图。如图6A所示，基板104的晶体管层128上具有一或多个图案化各向异性导电层预定涂布区132P，对应预定形成图案化各向异性导电层132的图案。

接着，提供一喷涂装置600，此喷涂装置600包括一基板602，一控制电路版604，以及一喷涂部606。如图6A所示，基板602与控制电路版604通过导电连接部608连接，而基板602与喷涂部606通过另一导电连接部610连接，且基板602内部设有导电层612，电连接相对应的导电连接部608及导电连接部610。

继续参见图6A，在本发明的一些实施例中，喷涂部606包括多个腔室614，其中容置有各向异性导电溶液616。每一腔室614上设有一马达618。在本发明的一些实施例中，马达618例如为步进马达。继续参见图6A，喷涂装置600的喷涂部606具有多个喷嘴620，每一喷嘴620对应一腔室614，且喷嘴620具有一开口622。继续参见图6A，每一马达618连接一柱体624，此柱体624穿过腔室614及各向异性导电溶液616，并进入开口622。

继续参见图6A，上述多个喷嘴620朝向晶体管层128。在本发明的一些实施例中，将一或多个喷嘴620对准一或多个图案化各向异性导电层预定涂布区132P。

接着，参见图6B～图6C，以对准一或多个图案化各向异性导电层预定涂布区132P的一或多个喷嘴620，对一或多个图案化各向异性导电层预定涂布区132P涂布各向异性导电溶液616，以形成图案化各向异性导电层132。

详细而言，参见图6B，马达618将柱体624向下延伸接近晶体管层128。此柱体624可不接触晶体管层128，亦可直接接触晶体管层128。接着，使各向异性导电溶液616沿着柱体624流下并涂布至图案化各向异性导电层预定涂布区132P。

接着，参见图6C，使柱体624向上缩回，并于晶体管层128上形成图案化各向异性导电层132。在本发明的一些实施例中，相较于形成整层的各向异性导电层，通过形成图案化各向异性导电层132，可节省制作工艺成本。

在本发明的一些实施例中，本发明的发光组件可通过下述方法放置于晶体管层上。

首先，提供一拾取装置(pickup device)。图7A是根据本发明一些实施例的拾取装置700A的上视图。如图7A所示，根据本发明一些实施例，拾取装置700A包括设于基板701上的多条栅极线702以及多条数据线704，以及设于基板701上的且在两条栅极线702以及两条数据线704之间的拾取单元706。

在本发明的一些实施例中，拾取装置700A于栅极线702依序输入信号，并通过控制数据线704的信号，来控制各个拾取单元706是否拾取发光组件。

图7B是根据本发明一些实施例的拾取单元706B的剖视图。如图7B所示，根据本发明一些实施例，拾取单元706B包括设于基板701上的栅极电极702A，以及设于栅极电极702A上的栅极介电层707。

此栅极电极702A可为非晶硅、复晶硅、一或多种金属、金属氮化物、导电金属氧化物、或上述的组合。上述金属可包括但不限于钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包括但不限于氮化钼(molybdenum nitride)、氮化钨(tungsten nitride)、氮化钛(titaniumnitride)以及氮化钽(tantalum nitride)。上述导电金属氧化物可包括但不限于钌金属氧化物(ruthenium oxide)以及铟锡金属氧化物(indium tin oxide)。此栅极电极702A可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成，例如，在一实施例中，可用低压化学气相沉积法(LPCVD)在525℃～650℃之间沉积而制得非晶硅导电材料层或复晶硅导电材料层，其厚度范围可为约

至约

此栅极介电层707可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它适当材料的其它高介电常数介电材料、或上述组合。此栅极介电层707可通过化学气相沉积法(CVD)或旋转涂布法形成，此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)、低温化学气相沉积法(lowtemperature chemical vapor deposition，LTCVD)、快速升温化学气相沉积法(rapidthermal chemical vapor deposition，RTCVD)、等离子体辅助化学气相沉积法(plasmaenhanced chemical vapor deposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition，ALD)或其它常用的方法。

如图7B所示，拾取单元706B还包括设于栅极介电层707上的半导体层708，此半导体层708对应栅极电极702A设置，且源极电极704A与漏极电极710分别设于半导体层708的两侧，且分别与半导体层708两侧的部分重叠。

此半导体层708可包括元素半导体，包括硅、锗(germanium)；化合物半导体，包括氮化镓(gallium nitride，GaN)、碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。

上述源极电极704A与漏极电极710的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述源极电极704A与漏极电极710的材料可为一非金属材料，只要使用的材料具有导电性即可。此源极电极704A与漏极电极710的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。在一些实施例中，上述源极电极704A与漏极电极710的材料可相同，且可通过同一道沉积步骤形成。然而，在其它实施例中，上述源极电极704A与漏极电极710亦可通过不同的沉积步骤形成，且其材料可彼此不同。

如图7B所示，拾取单元706B还包括覆盖半导体层708、源极电极704A与漏极电极710的绝缘层712。此绝缘层712可为氮化硅、二氧化硅、或氮氧化硅。绝缘层712可通过化学气相沉积法(CVD)或旋转涂布法形成，此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)、低温化学气相沉积法(lowtemperature chemical vapor deposition，LTCVD)、快速升温化学气相沉积法(rapidthermal chemical vapor deposition，RTCVD)、等离子体辅助化学气相沉积法(plasmaenhanced chemical vapor deposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition，ALD)或其它常用的方法。

接着，此绝缘层712上可选择性设有绝缘层714。此绝缘层714的材质可为有机的绝缘材料(光感性树脂)或无机的绝缘材料(氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、或上述材质的组合)。如图7B所示，根据本发明一些实施例，绝缘层714为毯覆性沉积于绝缘层712上。

继续参见图7B，在本发明的一些实施例中，拾取单元706B还包括设于绝缘层712与绝缘层714上的电极716，且电极716电连接漏极电极710。

在本发明的一些实施例中，电极716的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述电极716的材料可为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此电极716的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

继续参见图7B，在本发明的一些实施例中，拾取单元706B还包括设于电极716上的绝缘层718。

此绝缘层718可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它适当材料的其它高介电常数介电材料、或上述组合。此绝缘层718可通过前述化学气相沉积法(CVD)或旋转涂布法形成。

图7C是根据本发明另一些实施例的拾取单元706C的剖视图。如图7C所示，根据本发明一些实施例，绝缘层714为一凸块。在本发明的一些实施例中，拾取单元706C还包括设于绝缘层714上的绝缘层720，在本发明的一些实施例中，此绝缘层720可为氮化硅、二氧化硅、氮氧化硅、或其它任何适合的绝缘材料。在本发明的一些实施例中，此绝缘层720可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。如图7C所示，根据本发明一些实施例，电极716与绝缘层718顺应性设于绝缘层714与绝缘层720上。

图7D是根据本发明一些实施例的拾取装置700D及发光组件134的剖视图。拾取装置700D包括两个拾取单元706D1及706D2。通过控制栅极线与数据线的信号，可分别控制拾取单元706D1及拾取单元706D2是否拾取发光组件134。例如，如图7D所示，根据本发明一些实施例，取单元706D1拾取承载基板722上的发光组件134，而拾取单元706D2不拾取发光组件134。

图7E是根据本发明另一些实施例的拾取装置700E的上视图。如图7E所示，根据本发明一些实施例，在两条栅极线702以及两条数据线704之间设有两个拾取单元706。且拾取装置700E于栅极线702依序输入信号，并通过控制数据线704的信号，来控制各个拾取单元706是否拾取发光组件。

图7F是根据本发明另一些实施例的拾取装置700F的上视图。如图7F所示，根据本发明一些实施例，每一条栅极线702电连接一个拾取单元706，且通过控制栅极线702与数据线704的信号，可控制各个拾取单元706是否拾取发光组件。

图7G是根据本发明另一些实施例的拾取装置700G的上视图。如图7G所示，根据本发明一些实施例，每一个拾取单元706电连接一条栅极线702与一条数据线704，且通过控制栅极线702与数据线704的信号，可控制各个拾取单元706是否拾取发光组件。

在本发明的一些实施例中，可通过下述图8A～图8C的方法将发光组件放置于晶体管层上。图8A～图8B是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的承载基板及晶体管层128的上视图。如图8A所示，根据本发明一些实施例，晶体管层128上包括多个次像素区802，且每一次像素区802具有两个发光组件预定设置区134P。

再者，如图8B所示，根据本发明一些实施例，提供承载基板804，此承载基板804上设置有多个发光组件134，且每一发光组件134对应晶体管层128上的一个发光组件预定设置区134P。接着，可对承载基板804上的多个发光组件134进行测试。

接着，如图8C所示，根据本发明一些实施例，以前述拾取装置(亦即拾取装置700A、拾取装置700E、拾取装置700F、或拾取装置700G)选择性拾取通过测试的一或多个发光组件134，并将通过测试的上述发光组件134设置于晶体管层128上对应的发光组件预定设置区134P。

本发明一些实施例通过上述方法将发光组件放置于晶体管层上，可避免将未通过测试的发光组件设置于晶体管层上。因此，可省略对设置于晶体管层上且未通过测试的发光组件修复的步骤，故可降低成本。

在本发明的另一些实施例中，可通过下述图9A～图9D的方法将发光组件放置于晶体管层上。图9A～图9B是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的承载基板及晶体管层128的上视图。如图9A所示，根据本发明一些实施例，晶体管层128上包括多个次像素区902，且每一次像素区902具有一个发光组件预定设置区134P。

接着，如图9B所示，提供承载基板904，此承载基板904上设置有多个发光组件134，且每一发光组件134对应一个发光组件预定设置区134P。接着，根据本发明一些实施例，对上述发光组件134进行测试。

接着，如图9C所示，根据本发明一些实施例，以前述拾取装置(亦即拾取装置700A、拾取装置700E、拾取装置700F、或拾取装置700G)选择性拾取通过测试的一或多个发光组件134，并将通过测试的发光组件134设置于晶体管层128上对应的发光组件预定设置区134P。

需注意的是，如图9C所示，根据本发明一些实施例，对应至未通过测试的一或多个发光组件134的一或多个发光组件预定设置区134P上(例如发光组件预定设置区134P1)未设置发光组件。

接着，如图9D所示，根据本发明一些实施例，拾取通过测试的另外一或多个发光组件934，设置于前述对应至未通过测试的一或多个发光组件134的一或多个发光组件预定设置区134P1。

在本发明的一些实施例中，可通过下述图10A～图10C的方法将发光组件放置于晶体管层上。图10A是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的拾取装置、承载基板及晶体管层的侧视图。如图10A所示，根据本发明一些实施例，晶体管层128上包括多个发光组件预定设置区134P。

再者，如图10A所示，根据本发明一些实施例，提供承载基板1004，此承载基板1004上设置有多个发光组件134，且此多个发光组件134分别对应前述多个发光组件预定设置区134P。

如图10A所示，根据本发明一些实施例，提供拾取装置1006，此拾取装置1006包括多个拾取单元1008，且每一拾取单元1008包括校准单元1010以及连接此校准单元1010的拾取头1012。在本发明的一些实施例中，此校准单元1010包括压电材料(piezoelectricmaterial)。

接着，如图10B所示，根据本发明一些实施例，以拾取装置1006的拾取头1012拾取一或多个发光组件134，并将被拾取的一或多个发光组件134置于大致对应发光组件预定设置区134P的位置。

接着，如图10C所示，根据本发明一些实施例，对校准单元1010施加电压，以改变校准单元1010的尺寸，并由此移动或转动拾取头1012及发光组件134，使发光组件134对准发光组件预定设置区134P。

在本发明的一些实施例中，如图10C所示，根据本发明一些实施例，校准单元1010具有一旋转轴1010C以及三移动轴1010X、1010Y及1010Z。如图10C所示，根据本发明一些实施例，校准单元1010可以旋转轴1010C为轴心顺时针或逆时针转动，或者，校准单元1010可沿着移动轴1010X、1010Y或1010Z移动。

在本发明的一些实施例中，可通过下述图11A～图11C的方法将发光组件放置于晶体管层上。图11A是显示根据本发明一些实施例所述的显示装置的制造方法其中一步骤的承载基板的侧视图。如图11A所示，根据本发明一些实施例，提供承载基板1104，此承载基板1104上设置有多个发光组件134，且每一个发光组件134对应一个后续的发光组件预定设置区134P。

接着，如图11B所示，根据本发明一些实施例，提供拾取装置1106，此拾取装置1106包括压电单元阵列1108(piezoelectric unit matrix)，且此压电单元阵列1108具有多个压电单元1110(piezoelectric unit)。接着，以此拾取装置1106拾取上述发光组件134，且每一发光组件134对应一个压电单元1110。

接着，如图11B所示，根据本发明一些实施例，提供一晶体管层128，且此晶体管层128上包括多个发光组件预定设置区134P，且上述拾取装置1106上的每一个发光组件134大致对应一个发光组件预定设置区134P的位置。

接着，如图11B所示，根据本发明一些实施例，对一或多个压电单元1110施加电压，以改变一或多个压电单元1110的尺寸，并移动或转动对应一或多个压电单元1110设置的一或多个发光组件134，使一或多个发光组件134对准对应的发光组件预定设置区134P。

接着，如图11C所示，根据本发明一些实施例，将上述拾取装置1106上的发光组件134放置于晶体管层128上对应的发光组件预定设置区134P。

在本发明的一些实施例中，可通过下述图12A的方法将发光组件放置于晶体管层上的各向异性导电区块上，且固化其上设有发光组件的各向异性导电区块。

图12A是显示根据本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置1200A及基板104的剖视图。如图12A所示，基板104的晶体管层128上具有图案化各向异性导电层132，此图案化各向异性导电层132具有一或多个各向异性导电区块132A。

接着，提供一拾取装置1200A，此拾取装置1200A包括一基板1202，一控制电路版1204，以及一拾取部1206。如图12A所示，基板1202与控制电路版1204通过导电连接部1208连接，而基板1202与拾取部1206通过另一导电连接部1210连接，且基板1202内部设有导电层1212，电连接相对应的导电连接部1208及导电连接部1210。

继续参见图12A，在本发明的一些实施例中，拾取部1206包括腔室1214，在本发明的一些实施例中，此腔室1214可为一真空腔室。

继续参见图12A，在本发明的一些实施例中，拾取装置1106包括多个拾取单元1216，且每一拾取单元1216包括一拾取头1218以及对应此拾取头1218设置的阻阀1220(clog)。此外，拾取单元1216包括控制此阻阀1220的马达1222。通过控制此马达1222以及阻阀1220，可控制拾取头1218是否拾取发光组件。

继续参见图12A，在本发明的一些实施例中，拾取单元1216包括邻近拾取头1218设置的发光单元1224。此发光单元1224可发出紫外光或其它任何可以将各向异性导电区块132A固化的光线。

接着，如图12A所示，在本发明的一些实施例中，以至少一拾取单元1216的拾取头1218拾取发光组件134，并将发光组件134置于各向异性导电区块132A上。

继续参见图12A，在本发明的一些实施例中，使发光单元1224发出光线1226以照射其上设置有发光组件134的各向异性导电区块132A，使此各向异性导电区块132A固化。

本发明一些实施例通过选择性固化其上设置有发光组件134的各向异性导电区块132A，可增加制作工艺可变性(flexibility)。

图12B是显示根据本发明另一些实施例所述的显示装置的制造方法其中一步骤的拾取装置1200B及基板104的剖视图。如图12B所示，拾取装置1200B的拾取单元1216包括邻近拾取头1218设置的加热单元1228。

接着，如图12B所示，在本发明的一些实施例中，以至少一拾取单元1216的拾取头1218拾取发光组件134，并将发光组件134置于各向异性导电区块132A上。

在本发明的一些实施例中，可于固化各向异性导电区块132A之前，将基板104以及各向异性导电区块132A预加热至一预定温度，且此预定温度可比各向异性导电区块132A的固化温度低约10℃～约30℃，例如低约15℃～约25℃，或低约20℃。然而，在本发明其它一些实施例中，基板104以及各向异性导电区块132A未被预加热。

接着，如图12B所示，在本发明的一些实施例中，使加热单元1228加热其上设置有发光组件134的各向异性导电区块132A，使此各向异性导电区块132A的温度高于或等于此各向异性导电区块132A的固化温度，使各向异性导电区块132A固化。

在本发明的一些实施例中，可通过下述图13A～图13E-2的方法固化其上设有发光组件的各向异性导电区块。图13A是根据本发明另一些实施例的显示装置1300的上视图。如图13A所示，根据本发明一些实施例，显示装置1300包括多条栅极线1302以及多条数据线1304，且其上设有遮蔽图案1306遮蔽此多条栅极线1302以及多条数据线1304。显示装置1300更包括多个次像素区1308。

图13B是根据本发明一些实施例的一个次像素区1308的上视图。图13C是根据本发明一些实施例的显示装置1300的剖视图。如图13A～图13C所示，根据本发明一些实施例，在形成图案化各向异性导电层132之前，在次像素区1308的晶体管层128上形成对应此次像素区1308设置的图案化电阻导线1310。

在本发明的一些实施例中，此图案化电阻导线1310的材料可包括透明导电材料，例如为铟锡氧化物(ITO)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电氧化物材料。此图案化电阻导线1310的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

接着，如图13C所示，根据本发明一些实施例，图案化电阻导线1310之上设有绝缘层1312，而此绝缘层1312上设有导线1314。在本发明的一些实施例中，此导线1314通过导孔1316与图案化电阻导线1310电连接。在本发明的一些实施例中，导线1314为一图案化导电层的一部分，且此图案化导电层包括多条导线1314。在本发明的一些实施例中，此图案化导电层例如可为前述的第三图案化导电层。

在本发明的一些实施例中，此绝缘层1312可为氮化硅、二氧化硅、氮氧化硅、或其它任何适合的绝缘材料。在本发明的一些实施例中，此绝缘层1312可通过前述化学气相沉积法(CVD)、旋转涂布法、或其它任何适合的方法形成。

在本发明的一些实施例中，导线1314的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在其它实施例中，上述导线1314的材料可为一非金属材料，只要使用的材料具有导电性即可。在本发明的一些实施例中，此导线1314的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

接着，如图13A所示，根据本发明一些实施例，形成图案化各向异性导电层132。此图案化各向异性导电层132具有至少一个对应次像素区1308设置的各向异性导电区块132A。在本发明的一些实施例中，图案化各向异性导电层132设于晶体管层128之上，且图案化电阻导线1310及导线1314设于晶体管层128与图案化各向异性导电层132之间。

在本发明的一些实施例中，在形成图案化各向异性导电层132之后，在对应次像素区1308设置的各向异性导电区块132A上可设置发光组件(未绘示)。

接着，可通过导线1314对图案化电阻导线通电以加热并固化其上设有发光组件的各向异性导电区块132A。

在本发明的一些实施例中，设于一个次像素区1308中的图案化电阻导线1310的总长度为约1μm至约100μm，例如为约10μm至约80μm，或约30μm至约50μm。而在本发明的一些实施例中，此图案化电阻导线1310的线宽为约50nm至约50μm，例如为约100nm至约10μm，或约500nm至约1μm。

图13D-1是根据本发明另一些实施例的显示装置1300的上视图。图13D-2是图13D-1的区域1340的放大图。如图13D-1、图13D-2所示，显示装置1300包括一显示区1318以及一周边区1320，此周边区1320中设有一环绕显示区的切割线1322。如图13D-1、图13D-2所示，根据本发明一些实施例，切割线1322将周边区1320分为远离显示区1318的外围1320A以及邻近显示区1318的内围1320B。周边区1320的外围1320A设有多个导电垫1324，而周边区1320的内围1320B设有多个晶体管电路1326，每个晶体管电路1326的栅极端连接一个导电垫1324，而源极端连接上述导线1314，漏极端连接工作电压，并通过晶体管电路1326控制导线1314是否通入电流。

图13E-1是根据本发明另一些实施例的显示装置1300的上视图。图13E-2是图13E-1的区域1342的放大图。如图13E-1、图13E-2所示，根据本发明一些实施例，周边区1320的外围1320A设有多个导电垫1328，而周边区1320的内围1320B设有多个晶体管电路1330。每个晶体管电路1330的栅极端连接一个导电垫1328，而源极端连接上述图案化电阻导线1310，漏极端接地，并通过晶体管电路1330控制图案化电阻导线1310是否通入电流。

综上所述，本发明的一些实施例是使显示装置中设于晶体管层上的像素电极与此晶体管层中的导电连接部形成电容，以提升显示装置的显示品质。

此外，值得注意的是，熟悉本技术领域的人士均深知，本发明的实施例所述的漏极与源极可互换，因其定义与本身所连接的电压电位有关。

值得注意的是，以上所述的组件尺寸、组件参数、以及组件形状皆非为本发明的限制条件。此技术领域中具有通常知识者可以根据不同需要调整这些设定值。另外，本发明的实施例的基板、显示装置及其制造方法并不仅限于图1A～图13E-2所图示的状态。本发明一些实施例可以仅包括图1A～图13E-2的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明一些实施例的基板、显示装置及其制造方法中。

虽然本发明的实施例及其优点已公开如上，但应该了解的是，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制作工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本发明一些实施例的揭示内容中理解现行或未来所发展出的制作工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述制作工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims

1.一种显示装置的制造方法，其特征在于，包括：

提供基板，具有第一表面；

形成晶体管层于该基板的该第一表面上；及

形成图案化各向异性导电层(Anisotropic Conductive Film，ACF)于该晶体管层上，其中该图案化各向异性导电层包括多个各向异性导电区块。

2.如权利要求1所述的显示装置的制造方法，其特征在于，其中形成该图案化各向异性导电层的步骤包括：

提供压印模具，该压印模具的主表面具有多个凸出部形成压印图案；

将该压印模具的该主表面浸入各向异性导电溶液，以于该压印模具的主表面的该些凸出部上形成各向异性导电涂层；

以该压印模具对该晶体管层进行压印制作工艺，以将该些凸出部上的该各向异性导电涂层转印至该晶体管层上，并于该晶体管层上形成该图案化各向异性导电层。

3.如权利要求1所述的显示装置的制造方法，其特征在于，其中该晶体管层上具有一或多个图案化各向异性导电层预定涂布区，对应该图案化各向异性导电层的图案，且形成该图案化各向异性导电层的步骤包括：

提供喷涂装置，具有多个喷嘴朝向该晶体管层；

将一或多个该喷嘴对准该一或多个图案化各向异性导电层预定涂布区；

以对准该一或多个图案化各向异性导电层预定涂布区的一或多个该喷嘴，对该一或多个图案化各向异性导电层预定涂布区涂布各向异性导电溶液，以形成该图案化各向异性导电层。

4.如权利要求1所述的显示装置的制造方法，其特征在于，还包括：

提供拾取装置(pickup device)，包括基板以及多个拾取单元，设于该基板上，其中每一拾取单元包括：

栅极电极，设于该基板上；

栅极介电层，设于该栅极电极上；

半导体层，设于该栅极介电层上且对应该栅极电极设置；

第一电极以及第二电极，该第一电极与该第二电极分别与该半导体层至少部分重叠，

绝缘层，设于该第一电极、该第二电极以及该半导体层上；及

第三电极，设于该绝缘层上，且电连接该第二电极。

5.如权利要求4所述的显示装置的制造方法，其特征在于，其中该晶体管层上包括多个次像素区，且每一次像素区具有两个发光组件预定设置区，且该方法还包括：

提供一承载基板，其中该承载基板上设置有多个发光组件，且每一发光组件对应一个该发光组件预定设置区；

对该些发光组件进行测试；

以该拾取装置选择性拾取通过该测试的该些发光组件，并将通过该测试的该些发光组件设置于该晶体管层上对应的该些发光组件预定设置区。

6.如权利要求4所述的显示装置的制造方法，其特征在于，其中该晶体管层上包括多个次像素区，且每一次像素区具有一个发光组件预定设置区，且该方法还包括：

提供承载基板，其中该承载基板上设置有多个发光组件，且每一发光组件对应一个该发光组件预定设置区；

对该些发光组件进行测试；

以该拾取装置选择性拾取通过该测试的该些发光组件，并将通过该测试的该些发光组件设置于该晶体管层上对应的该些发光组件预定设置区，其中对应至未通过该测试的该些发光组件的该些发光组件预定设置区上未设置发光组件；

拾取通过该测试的另外一或多个发光组件，设置于对应至未通过该测试的该些发光组件的该些发光组件预定设置区。

7.如权利要求1所述的显示装置的制造方法，其特征在于，其中该晶体管层上包括至少一发光组件预定设置区，该方法还包括：

提供承载基板，其中该承载基板上设置有至少一发光组件，对应该发光组件预定设置区；

提供拾取装置，其中该拾取装置包括多个拾取单元，其中每一拾取单元包括校准单元以及连接该校准单元的拾取头，其中该校准单元包括压电材料(piezoelectricmaterial)；

以该拾取装置的该拾取头拾取该发光组件，并将其置于大致对应该发光组件预定设置区的位置；及

对该校准单元施加电压，以改变该校准单元的尺寸，以移动或转动该拾取头及该发光组件使该发光组件对准该发光组件预定设置区。

8.如权利要求1所述的显示装置的制造方法，其特征在于，其中该晶体管层上包括多个发光组件预定设置区，该方法还包括：

提供拾取装置，其中该拾取装置包括压电单元阵列(piezoelectric unit matrix)，其中该压电单元阵列具有多个压电单元(piezoelectric unit)；

以该拾取装置拾取该些发光组件，且每一该发光组件对应一个该压电单元；

对一或多个该压电单元施加电压，以改变一或多个该压电单元的尺寸，并移动或转动对应一或多个该压电单元设置的一或多个该发光组件，使一或多个该发光组件对准该发光组件预定设置区。

9.如权利要求1所述的显示装置的制造方法，其特征在于，其中还包括：

提供拾取装置，其中该拾取装置包括多个拾取单元，且每一该拾取单元包括拾取头以及邻近该拾取头设置的发光单元；

以至少一该拾取单元的拾取头拾取发光组件，并将该发光组件置于该各向异性导电区块上；

使该发光单元发光以照射其上设置有该发光组件的该各向异性导电区块，使该各向异性导电区块固化。