[go: up one dir, main page]

CN111563054B - 一种提高芯片读写速度的方法、智能终端及存储介质 - Google Patents

一种提高芯片读写速度的方法、智能终端及存储介质 Download PDF

Info

Publication number
CN111563054B
CN111563054B CN202010305622.0A CN202010305622A CN111563054B CN 111563054 B CN111563054 B CN 111563054B CN 202010305622 A CN202010305622 A CN 202010305622A CN 111563054 B CN111563054 B CN 111563054B
Authority
CN
China
Prior art keywords
cache
storage block
read
data
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010305622.0A
Other languages
English (en)
Other versions
CN111563054A (zh
Inventor
向卫东
孟庆晓
吴闽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202010305622.0A priority Critical patent/CN111563054B/zh
Publication of CN111563054A publication Critical patent/CN111563054A/zh
Application granted granted Critical
Publication of CN111563054B publication Critical patent/CN111563054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种提高芯片读写速度的方法、智能终端及存储介质，所述方法包括：加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存；请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据；每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。本发明使用缓存替代读写Flash芯片的存储块，因为缓存的读写速度很快，所以提高了读写速度，对于实际中经常发生的连续读写同一个存储块数据的场景，优化去掉连续读写过程中的不必要的步骤，进一步提高了读写的效率。

Description

一种提高芯片读写速度的方法、智能终端及存储介质
技术领域
本发明涉及数据存储技术领域，尤其涉及一种提高芯片读写速度的方法、智能终端及存储介质。
背景技术
Flash芯片是一种有独特特性的数据存储芯片，Flash芯片失电后数据不会丢失，Flash芯片内部的存储空间分成若干个大小相等的存储块，通常每个存储块有128K字节大小，一个Flash存储芯片有数百甚至上千个存储块。在往某个存储块写入数据之前需要擦除该存储块中的数据，并不能直接覆盖式的写入。所以Flash芯片的数据写入存储块的过程比较繁琐，首先需要完整的读出这个存储块中的数据到内存中，在内存中的存储块旧数据上编辑新数据；然后擦除芯片上该存储块的所有数据，最后把内存中存储块的数据一起写入芯片上的这个存储块。
每次写入数据到Flash芯片都额外需要一次读出数据和一次擦除数据的操作，降低了数据写入的效率。
因此，现有技术还有待于改进和发展。
发明内容
本发明的主要目的在于提供一种提高芯片读写速度的方法、智能终端及存储介质，旨在解决现有技术中每次写入数据到Flash芯片都额外需要一次读出数据和一次擦除数据的操作，降低了数据写入的效率的问题。
为实现上述目的，本发明提供一种提高芯片读写速度的方法，所述提高芯片读写速度的方法包括如下步骤：
加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存；
请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据；
每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。
可选地，所述的提高芯片读写速度的方法，其中，所述预设个数为8个，表示缓存中最多可以同时容纳8个存储块的数据。
可选地，所述的提高芯片读写速度的方法，其中，所述请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据，具体包括：
请求读写第一存储块，判断第一存储块的数据是否在缓存中；
当是时，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据；
当否时，获取缓存中最长时间未被访问过的第二存储块的缓存，擦除Flash芯片第二存储块的数据，将第二存储块在缓存中的数据写入Flash芯片第二存储块中，释放第二存储块占用的缓存，读取Flash芯片的第一存储块的数据到释放的缓存中，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
可选地，所述的提高芯片读写速度的方法，其中，所述请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据，还包括：
在一段时间内连续读写第一存储块的数据，当缓存中已有第一存储块的数据时，直接更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
可选地，所述的提高芯片读写速度的方法，其中，所述预设时间为60秒。
可选地，所述的提高芯片读写速度的方法，其中，缓存的读写速度大于存储块的读写速度。
此外，为实现上述目的，本发明还提供一种智能终端，其中，所述智能终端包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的提高芯片读写速度的程序，所述提高芯片读写速度的程序被所述处理器执行时实现如上所述的提高芯片读写速度的方法的步骤。
此外，为实现上述目的，本发明还提供一种存储介质，其中，所述存储介质存储有提高芯片读写速度的程序，所述提高芯片读写速度的程序被处理器执行时实现如上所述的提高芯片读写速度的方法的步骤。
本发明通过加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存；请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据；每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。本发明使用缓存替代读写Flash芯片的存储块，因为缓存的读写速度很快，所以提高了读写速度，对于实际中经常发生的连续读写同一个存储块数据的场景，优化去掉连续读写过程中的不必要的步骤，进一步提高了读写的效率。
附图说明
图1是本发明提高芯片读写速度的方法的较佳实施例的流程图；
图2是本发明提高芯片读写速度的方法的较佳实施例中读写数据的流程图；
图3为本发明智能终端的较佳实施例的运行环境示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明较佳实施例所述的提高芯片读写速度的方法，如图1所示，所述提高芯片读写速度的方法包括以下步骤：
步骤S10、加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存。
具体地，加载Flash芯片(Flash芯片可进行可快速存储、擦除数据的存储物质，例如固态硬盘)驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存(缓存的读写速度大于存储块的读写速度)，其中，所述预设个数为8个，表示缓存中最多可以同时容纳8个存储块的数据。
其中，缓存(cache)的原始意义是指访问速度比一般随机存取存储器(RAM)快的一种高速存储器，缓存是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，因此速率很快。
步骤S20、请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据。
具体地，请求读写第一存储块(表示存储块中的一个存储块)，判断第一存储块的数据是否在缓存中；当是时，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据；当否时，获取缓存中最长时间未被访问过的第二存储块的缓存，擦除Flash芯片第二存储块的数据，将第二存储块在缓存中的数据写入Flash芯片第二存储块中，释放第二存储块占用的缓存，读取Flash芯片的第一存储块的数据到释放的缓存中，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
进一步地，在一段时间内连续读写第一存储块的数据，当缓存中已有第一存储块的数据时，直接更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
步骤S30、每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。
具体地，每隔预设时间(例如所述预设时间为60秒)检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。
进一步地，如图2所示，读写数据的流程如下：
1、请求读写存储块A；
2、判断存储块A的数据是否在缓存中，当是时执行步骤6，当否时执行步骤3；
3、找出缓存中最长时间没有被访问过的那个存储块B的缓存；
4、擦除Flash芯片缓存块B的数据，把存储块B在缓存中的数据写入Flash芯片存储块B中，释放存储块B占用的缓存；
5、读取Flash芯片的存储块A的数据到刚刚释放的缓存中；
6、更新缓存中存储块A的访问时间；
7、读写缓存中存储块A的数据。
如果在一段时间内连续读写存储块A的数据，除了第一次读写需要经历1、2、3、4、5、6、7步骤之外，后续的读写存储块A只需执行1、2、6、7步骤。
本发明提出一种缓存机制，用缓存替代读写Flash芯片的存储块，因为缓存的读写速度很快，所以提高了读写速度，同时根据实际中经常发生的连续读写同一个存储块数据的场景，优化去掉连续读写过程中的不必要的步骤，进一步提高了读写的效率。
进一步地，如图3所示，基于上述提高芯片读写速度的方法，本发明还相应提供了一种智能终端，所述智能终端包括处理器10、存储器20及显示器30。图3仅示出了智能终端的部分组件，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。
所述存储器20在一些实施例中可以是所述智能终端的内部存储单元，例如智能终端的硬盘或内存。所述存储器20在另一些实施例中也可以是所述智能终端的外部存储设备，例如所述智能终端上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器20还可以既包括所述智能终端的内部存储单元也包括外部存储设备。所述存储器20用于存储安装于所述智能终端的应用软件及各类数据，例如所述安装智能终端的程序代码等。所述存储器20还可以用于暂时地存储已经输出或者将要输出的数据。在一实施例中，存储器20上存储有提高芯片读写速度的程序40，该提高芯片读写速度的程序40可被处理器10所执行，从而实现本申请中提高芯片读写速度的方法。
所述处理器10在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)，微处理器或其他提高芯片读写速度的芯片，用于运行所述存储器20中存储的程序代码或处理数据，例如执行所述提高芯片读写速度的方法等。
所述显示器30在一些实施例中可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。所述显示器30用于显示在所述智能终端的信息以及用于显示可视化的用户界面。所述智能终端的部件10-30通过系统总线相互通信。
在一实施例中，当处理器10执行所述存储器20中提高芯片读写速度的程序40时实现以下步骤：
加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存；
请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据；
每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。
所述预设个数为8个，表示缓存中最多可以同时容纳8个存储块的数据。
所述请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据，具体包括：
请求读写第一存储块，判断第一存储块的数据是否在缓存中；
当是时，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据；
当否时，获取缓存中最长时间未被访问过的第二存储块的缓存，擦除Flash芯片第二存储块的数据，将第二存储块在缓存中的数据写入Flash芯片第二存储块中，释放第二存储块占用的缓存，读取Flash芯片的第一存储块的数据到释放的缓存中，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
所述请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据，还包括：
在一段时间内连续读写第一存储块的数据，当缓存中已有第一存储块的数据时，直接更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
所述预设时间为60秒。
缓存的读写速度大于存储块的读写速度。
本发明还提供一种存储介质，其中，所述存储介质存储有提高芯片读写速度的程序，所述提高芯片读写速度的程序被处理器执行时实现如上所述的提高芯片读写速度的方法的步骤。
综上所述，本发明提供一种提高芯片读写速度的方法、智能终端及存储介质，所述方法包括：加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存；请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据；每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。本发明使用缓存替代读写Flash芯片的存储块，因为缓存的读写速度很快，所以提高了读写速度，对于实际中经常发生的连续读写同一个存储块数据的场景，优化去掉连续读写过程中的不必要的步骤，进一步提高了读写的效率。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (7)

1.一种提高芯片读写速度的方法，其特征在于，所述提高芯片读写速度的方法包括：
加载Flash芯片驱动时，申请预设个数存储块大小的内存作为Flash芯片存储块存储数据的缓存；
请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据；
所述请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据，具体包括：
请求读写第一存储块，判断第一存储块的数据是否在缓存中；
当是时，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据；
当否时，获取缓存中最长时间未被访问过的第二存储块的缓存，擦除Flash芯片第二存储块的数据，将第二存储块在缓存中的数据写入Flash芯片第二存储块中，释放第二存储块占用的缓存，读取Flash芯片的第一存储块的数据到释放的缓存中，更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据；
每隔预设时间检查一次存储块的缓存数据是否有改动，如果有则写入到对应的Flash芯片的存储块中。
2.根据权利要求1所述的提高芯片读写速度的方法，其特征在于，所述预设个数为8个，表示缓存中最多可以同时容纳8个存储块的数据。
3.根据权利要求1所述的提高芯片读写速度的方法，其特征在于，所述请求读写存储块后，更新缓存中存储块的访问时间，并读写缓存中存储块的数据，还包括：
在一段时间内连续读写第一存储块的数据，当缓存中已有第一存储块的数据时，直接更新缓存中第一存储块的访问时间，并读写缓存中第一存储块的数据。
4.根据权利要求1所述的提高芯片读写速度的方法，其特征在于，所述预设时间为60秒。
5.根据权利要求1所述的提高芯片读写速度的方法，其特征在于，缓存的读写速度大于存储块的读写速度。
6.一种智能终端，其特征在于，所述智能终端包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的提高芯片读写速度的程序，所述提高芯片读写速度的程序被所述处理器执行时实现如权利要求1-5任一项所述的提高芯片读写速度的方法的步骤。
7.一种存储介质，其特征在于，所述存储介质存储有提高芯片读写速度的程序，所述提高芯片读写速度的程序被处理器执行时实现如权利要求1-5任一项所述的提高芯片读写速度的方法的步骤。
CN202010305622.0A 2020-04-17 2020-04-17 一种提高芯片读写速度的方法、智能终端及存储介质 Active CN111563054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010305622.0A CN111563054B (zh) 2020-04-17 2020-04-17 一种提高芯片读写速度的方法、智能终端及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010305622.0A CN111563054B (zh) 2020-04-17 2020-04-17 一种提高芯片读写速度的方法、智能终端及存储介质

Publications (2)

Publication Number Publication Date
CN111563054A CN111563054A (zh) 2020-08-21
CN111563054B true CN111563054B (zh) 2023-05-30

Family

ID=72074422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305622.0A Active CN111563054B (zh) 2020-04-17 2020-04-17 一种提高芯片读写速度的方法、智能终端及存储介质

Country Status (1)

Country Link
CN (1) CN111563054B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101702139B (zh) * 2009-11-24 2011-11-30 中兴通讯股份有限公司 一种访问Nand闪存数据的方法和装置
CN108009008B (zh) * 2016-10-28 2022-08-09 北京市商汤科技开发有限公司 数据处理方法和系统、电子设备
CN106649654A (zh) * 2016-12-12 2017-05-10 京信通信技术(广州)有限公司 一种数据更新的方法和装置
CN110058819A (zh) * 2019-04-19 2019-07-26 深圳忆联信息系统有限公司 基于可变缓存管理机制的主机命令处理方法和装置

Also Published As

Publication number Publication date
CN111563054A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US7753281B2 (en) System and method of updating a first version of a data file in a contactless flash memory device
KR101347285B1 (ko) 하드디스크 드라이브의 선반입 방법, 이에 적합한 기록매체 그리고 이에 적합한 장치
US20140229657A1 (en) Readdressing memory for non-volatile storage devices
US20090327837A1 (en) NAND error management
JP2004185349A5 (zh)
US20080025706A1 (en) Information recording apparatus and control method thereof
CN102662714B (zh) 一种Linux操作系统及其启动方法
US20190286369A1 (en) TECHNIQUES FOR REDUCING WRITE AMPLIFICATION ON SOLID STATE STORAGE DEVICES (SSDs)
CN111338562A (zh) 数据存储装置与数据处理方法
JP7698340B2 (ja) データブロックの消去状態を検証する方法およびシステム
CN115905154A (zh) 一种日志数据显示方法、装置及电子设备
CN111581018B (zh) 一种数据恢复方法、智能终端及存储介质
CN112115097B (zh) 运行日志信息的访问方法及存储设备
CN116774940A (zh) 一种文件存储方法、系统、存储介质和电子设备
CN111563054B (zh) 一种提高芯片读写速度的方法、智能终端及存储介质
CN111562882A (zh) 一种数据写入方法、智能终端及存储介质
US12386521B2 (en) Memory system related to selectively storing data and a corresponding map, and an operating method of the memory system
CN111427598A (zh) 一种软件升级文件的控制方法、系统及智能终端
US20190012261A1 (en) Storage apparatus managing system and storage apparatus managing method
CN112162937A (zh) 存储芯片的数据回收方法、装置、计算机设备及存储介质
CN111176573B (zh) 数据读写方法、装置、存储介质及电子设备
CN115845368A (zh) 资源管理方法、电子设备及计算机可读存储介质
CN1980447A (zh) 一种通信系统软件版本的平滑升级方法
CN110515751B (zh) 一种加载运行VxWorks实时保护进程的方法及系统
CN111563006B (zh) 一种数据处理方法、智能终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant