CN111566491A - 用于静电放电保护(esd)分析的管芯上电路 - Google Patents

Abstract

一些实施例包括的装置具有耦合到节点的静电放电(ESD)保护电路以及第一、第二和第三电路。第一电路包括第一电荷泵，用于在时钟信号的第一多个周期内使得第一电路的激活期间的节点处的电压从第一电压值变为第二电压值，第二电压值小于第一电压值。第二电路包括第二电荷泵，用于在时钟信号的第二多个周期期间使得第二电路的激活期间的节点处的电压从第三电压值变为第四电压值，第四电压值大于第三电压值。第三电路基于第一和第二电路的激活期间的节点处的电压的值来生成信息。

Description

用于静电放电保护(ESD)分析的管芯上电路

优先权要求

本专利申请要求于2018年3月29日提交的、序列号为15/939,807的美国申请的优先权权益，该美国申请通过引用以其全文合并于此。

技术领域

本文描述的实施例涉及集成电路(IC)器件和系统。一些实施例涉及在这样的器件和系统中的静电放电(ESD)保护。

背景技术

在电子器件和系统(例如，IC芯片、蜂窝式电话和计算机)中，当在物体(或人)中累积的相对高的静电电荷通过直接接触或在一些情况下通过空气而转移到器件或系统时，ESD事件发生。与这种ESD事件相关联的电压可能在几千千伏的范围内。这种高电压可能会损坏器件和系统。因此，许多器件和系统具有ESD保护电路以保护它们免受ESD事件的影响。二极管(ESD二极管)通常被用于这种ESD保护。与器件中的其他组件一样，ESD二极管作为质量控制目的一部分被测试。外部的芯片外测试夹具通常被用于测试ESD保护电路。外部的芯片外测试可能是耗时且劳动密集的。此外，通常仅对器件的代表性样品执行这样的测试。因此，有缺陷的器件和具有不良ESD保护电路性能的器件可能无法察觉地从生产线溜走。这可能导致次品率和产品不合格率的增加。

附图说明

图1示出了根据本文所述的一些实施例的包括IC的装置，该IC具有分析电路。

图2示出了根据本文所述的一些实施例的图1的分析电路中的一个的示意图。

图3是示出根据本文所述的一些实施例的图2的分析电路的一些信号的波形的时序图，这些信号包括在对耦合到I/O节点的二极管进行测试的阶段期间I/O节点处的电压的电压值。

图4是示出根据本文所述的一些实施例的图2的分析电路的一些信号的波形的时序图，这些信号包括在测试耦合到I/O节点的另一二极管的阶段期间I/O节点处的电压的电压值。

图5示出了根据本文所述的一些实施例的分析电路的示意图，该分析电路可以是图2的分析电路的变型。

图5A示出了根据本文所述的一些实施例的可以包括在图2的分析电路或图5的分析电路中的电压生成器的框图。

图6示出了描绘根据本文所述的一些实施例的不同I-V曲线的曲线图，该I-V曲线可以表示在对耦合到ESD保护电路的二极管的节点执行了分析操作之后的该二极管的不同可能状态。

图7以系统形式示出了根据本文所述的一些实施例的装置。

具体实施方式

本文所述的技术包括具有管芯上(例如，内置)分析电路以允许对器件中的ESD保护电路进行分析的器件(例如，IC器件)。可以在将器件安装在最终用户产品中之前或之后来执行分析。分析结果可以被用来确定ESD保护电路的组件(例如，ESD二极管)是否如预期的那样进行操作，或者组件是否缺失或损坏。

ESD和电气过载(EOS)引起的损坏是两个经常导致器件操作不良或无法操作的因素。随着器件的组件的特征尺寸变得更小(例如，随着硅按比例缩小)，器件可能更容易受到EOS的影响。这可能增加有缺陷的器件的数量和EOS故障率。然而，许多传统器件(例如，IC器件)缺少管芯上电路(例如，用于测试结构)来对器件中的ESD保护电路进行分析。因此，增加的有缺陷的器件和EOS故障率仍然是一个考虑因素。

本文所述的技术可以帮助实现器件缺陷率的降低(例如，帮助实现零缺陷目标)和EOS故障率的降低，EOS故障率可能由器件中的ESD保护电路的不良性能或故障引起。所述管芯上分析电路可以在对器件执行的、用于分析(例如，自动评估)器件的ESD保护电路的组件(例如，ESD二极管)的完整性的分析操作期间进行操作。所述管芯上分析电路可以包括用于生成在分析操作期间使用的电压范围(例如，高于I/O电源电压并且低于地)的组件(例如，电荷泵(charge pump))。分析操作可以基于耦合到正被分析的ESD保护电路的I/O端子处的电压的测量值来收集信息(例如，测量信息)。所收集的信息可以被进一步处理以生成结果信息。基于所得信息，可以对器件的ESD保护电路进行调整或改进，以改进器件的ESD保护电路的性能，降低器件缺陷率，并且降低EOS。

本文所述技术的管芯上分析电路可以具有相对小的尺寸。因此，可以针对器件的每个I/O端子进行复制而不显著增加器件的总大小。本文所述的管芯上分析电路还可以允许对器件的每个I/O端子进行分析(例如，测试)，并且允许分析器件的多于一个代表性样本(例如，分析所有器件)。这可以进一步降低器件缺陷率和EOS故障率。

图1示出了根据本文所述的一些实施例的包括IC 101的装置100，该IC 101具有分析电路。装置100可以包括或被包括在电子设备或系统(例如，计算机(例如，台式机、膝上型计算机或笔记本计算机)、平板计算机、蜂窝式电话或其他电子设备或系统)。IC 101可以包括处理器、存储器设备、片上系统(SoC)或其他电子设备或系统。IC 101可以包括IC芯片，该IC芯片可以包含半导体管芯(例如，硅管芯)102。分析控制单元167的电路组件可以与IC101的其他电路位于(例如，形成在其中或形成在其上)同一管芯(例如，半导体管芯102)上。

IC 101可以包括地节点120和电源节点121，地节点120和电源节点121可以耦合到IC 101的电源轨(或该电源轨的一部分)。例如，地节点120可以耦合到电源轨Vss。电源节点121可以耦合到IC 101的电源轨(例如，电压Vcc)。

IC 101可以包括功能单元111，该功能单元111可以耦合到电源节点121并且使用电压Vcc作为用于其操作的电源电压。IC 101的功能单元111可以包括处理器(例如，用于处理诸如数据之类的信息的中央处理单元(CPU))的、存储器设备(例如，用于存储信息)的、或这两者的组件(例如，电路和逻辑)。

IC 101可以包括节点131和132，节点131和132中的每一个均可以是IC 101的输入/输出(I/O)节点。节点131和132中的每一个均可以承载由IC 101发送(到另一设备)的信号(例如，输出信号)或由IC 101接收(从另一设备发送到IC)的信号(例如，输入信号)。节点131和132中的每一个均可以包括IC 101的I/O端子(或者可以是IC 101的I/O端子的一部分)。这样的I/O端子的示例包括引脚(例如，I/O引脚)、焊盘、焊球以及其他类型的导电端子。

如图1所示，IC 101可以包括I/O驱动器电路141和142，I/O驱动器电路141和142中的每一个均可以包括发送器Tx和接收器Rx。驱动器电路141和142中的每一个的发送器Tx和接收器Rx可以被耦合到地节点120和电源节点121。在驱动器电路141和142的每一个中，发送器Tx可以包括耦合到相应I/O端子(例如，节点131或132)的输出节点，并且接收器Rx可以包括耦合到相应I/O端子(例如，节点131或132)的输入节点。

IC 101可以使用驱动器电路141和142中的每一个作为I/O驱动器电路(例如，I/O缓冲器电路)，以通过IC 101的相应I/O端子来发送和接收信号。例如，IC 101可以使用驱动器电路141的发送器Tx以通过节点131将输出信号从功能单元111发送到另一设备。IC 101可以使用驱动器电路141的接收器Rx以通过节点131从另一设备接收输入信号。类似地，IC101可以使用驱动器电路142的发送器Tx以通过节点132将输出信号从功能单元111发送到另一设备。IC 101可以使用驱动器电路142的接收器Rx以通过节点132从另一设备接收输入信号。

作为示例，图1示出了包括两个驱动器电路141和142以及两个相关联的节点131和132的IC 101。IC 101的驱动器电路和相关联的节点(例如，I/O端子)的数量可以变化。

如图1所示，IC 101可以包括分别耦合到节点131和132的ESD保护电路151和152。ESD保护电路151和152中的每一个均可以包括耦合到相应I/O端子(例如，节点131或节点132)的单独的一组二极管D1和D2。在ESD保护电路151中，二极管D1可以耦合在节点131与地节点120之间，并且二极管D2可以耦合在节点131与电源节点121之间。在ESD保护电路152中，二极管D1可以耦合在节点132与地节点120之间，并且二极管D2可以耦合在节点132与电源节点121之间。

二极管D1可以操作以保护IC 101免受由ESD事件引起的高负电压(例如，千伏范围内的负电压)的影响。例如，当在节点131处出现负电压ESD时，节点131处的二极管D1可以在地节点120与节点131之间形成电路路径。这允许电流(ESD电流)从地节点120流动到节点131，从而保护IC 101免受可能由负电压ESD事件引起的损坏。

二极管D2可以操作以保护IC 101免受由ESD事件引起的高正电压(例如，千伏范围内的正电压)的影响。例如，当在节点131处出现正电压ESD事件时，节点131处的二极管D2可以在节点131与电源节点121之间形成电路路径。这允许电流(ESD电流)从节点131流动到电源节点121，从而保护IC 101免受可能由正电压ESD事件引起的损坏。

如图1所示，IC 101可以包括分析控制单元167，该分析控制单元167可以操作以对IC 101的I/O端子(例如，节点131和132)处的操作进行分析。分析控制单元167可以包括分析控制器160、耦合到节点131的分析电路161、以及耦合到节点132的分析电路162。IC 101可以包括分析模式(例如，测试模式)以分析(例如，测试)ESD保护电路151和152的状况(例如，操作、物理结构或这两者)。在IC 101的分析模式中的分析操作期间，分析电路161和162可以彼此独立地被激活，以分别测试ESD保护电路151和152。在IC 101的正常操作中，可以停用(例如，禁用)分析电路161和162，使得分析电路161和162可以不参与IC 101的正常操作。

分析电路161可以执行操作(例如，测量操作)，该操作可以是对节点131执行的分析操作(例如，测试操作)的一部分。由分析电路161执行的操作可以包括在分析操作(例如，测试操作)的时段(例如，测试时段)期间对节点131处的电压的电压值进行测量(例如，感测)。分析电路161可以提供(例如，生成)信息(例如，测量信息)Test_Info_131，信息Test_Info_131可以包括基于从节点131测量(例如，感测)的电压值的电压值。因此，信息Test_Info_131可以包括模拟电压信号。

分析电路162可以执行操作(例如，测量操作)，该操作可以是对节点132执行的分析操作(例如，测试操作)的一部分。由分析电路162执行的操作可以包括在分析操作(例如，测试操作)的时段(例如，测试时段)期间对节点132处的电压的电压值进行测量(例如，感测)。分析电路162可以提供(例如，生成)信息(例如，测量信息)Test_Info_132，信息Test_Info_132可以包括基于从节点132测量(例如，感测)的电压值的电压值。因此，信息Test_Info_132可以包括模拟电压信号。

分析控制器160可以启动分析操作并且在分析操作期间激活分析电路161和162。分析电路161和162可以在不同的时间处被激活(例如，一次激活一个分析电路)。例如，分析电路161可以被激活以基于ESD保护电路151在节点131处的测试来提供信息Test_Info_131。在完成对ESD保护电路151的测试之后，分析电路162可以被激活以基于ESD保护电路152在节点132处的测试来提供信息Test_Info_132。可替代地，分析电路161和162可以被并发地激活(例如，同时激活)，以分别基于分析电路161和162的操作来测试ESD保护电路151和152。分析控制器160可以提供控制信息(例如，控制信号和时钟信号)以在分析操作期间对分析电路161和162的操作进行控制。

分析控制器160可以包括电路(例如，收集电路)164，电路164可以提供(例如，生成)信息(例如，测试结果信息)Test_Result。电路164可以由分析电路161和162(并且由耦合到IC 101的其他I/O端子的其他分析电路(未示出))共享。因此，Test_Result基于信息Test_Info_131或Test_Info_132，这取决于分析电路161和162中的哪一个被激活以测试相应ESD保护电路(例如，ESD保护电路151或152)。例如，可以在151在节点131处的测试期间，基于信息Test_Info_131(例如，排除信息Test_Info_132)来生成信息Test_Result。在另一示例中，可以在ESD保护电路152在节点132处的测试期间，基于信息Test_Info_132(例如，排除信息Test_Info_131)来生成信息Test_Result。

Test_Result可以是数字信息(可以包括多个位)。例如，电路164可以包括模数转换器(ADC)165，用于基于信息Test_Info_131或Test_Info_132在ADC 165的输出处提供信息Test_Result。因此，ADC 165可以由分析电路161和162(并且由耦合到IC 101的其他I/O端子的其他分析电路(未示出))共享。信息Test_Result可以用于生成记录(未示出)，该记录可以是与ESD保护电路151和152的测试相关联的信息的列表、图形或其他形式。基于信息Test_Result生成的记录可以指示ESD保护电路151和152的二极管D1和D2的情况，例如ESD保护电路151和152的二极管D1和D2是否按照预期的那样进行操作或者具有结构损坏。因此，基于信息Test_Result生成的记录可以用于对ESD保护电路(例如，ESD保护电路151和152)或IC 101的其他电路进行调整或改进。在IC 101中包括分析控制器160以及分析电路161和162可以帮助改进ESD保护电路151和152的性能，降低IC 101的器件缺陷率，以及降低EOS。

图2示出了根据本文所述的一些实施例的图1的分析电路161的示意图。为了简单起见，本文的描述描述了分析电路161(图1和图2所示)的详细组件和操作。分析电路162(图1)可以具有与下面参考图2描述的分析电路161的组件和操作相似的组件和操作。

如图2所示，分析电路161可以包括耦合到ESD保护电路151和节点131的电路201、202和203。图2示出了电容器C_L，用于表示节点131的电容(例如，负载电容或节点电容)。电容器C_L可以不是实际(例如，分立)的电容器。电压V_NODE指示在用于分析(例如，测试)ESD保护电路151的分析操作(例如，测试操作)期间在节点131处的电压。电压V_NODE的值取决于节点131处的电容(例如，电容器C_L的电容)。分析电路161可以执行操作(可以是测试操作的一部分)以在一时段(例如，测试时段)期间测量(例如，收集)节点131处的电压V_NODE的电压值。所测量(例如，所收集)的电压值可以被提供为信息Test_Info_131(例如，被包括在Test_Info_131中)。

在图2中，信号(例如，控制信号)EnD1test、EnD1test#(可以是信号EnD1test的互补信号(complement))、EnD2test和时钟信号CLK(例如，在测试操作期间使用的时钟信号)可以由分析控制器160(图1)提供。由分析电路161提供(例如，生成)的信息Test_Info_131可以被发送到分析控制器160，以生成信息Test_Result(如上参考图1的描述所提及的)。

在图2中，分析电路161的电路201可以在一个阶段(例如，D1测试阶段)期间被使用(例如，被激活)以测试二极管D1。电路202可以在另一阶段(例如，D2测试阶段)期间被使用(例如，被激活)以测试二极管D2。二极管D1和二极管D2可以被一次测试一个。因此，电路201和202可以被一次激活一个，以测试节点131处的相应二极管(二极管D1或二极管D2)。电路203可以用于基于电路201的操作或电路202的操作来提供信息Test_Info_131，这取决于电路201和202中的哪一个被激活。二极管D1和D2可以以任何顺序受到测试。例如，可以在测试二极管D2之前测试二极管D1。在另一示例中，可以在测试二极管D1之前测试二极管D2。因此，可以以任何顺序激活电路201和202，以测试节点131处的相应二极管(二极管D1或二极管D2)。在电路201被激活以测试二极管D1期间，电路202可以被停用。在电路202被激活以测试二极管D2期间，电路201可以被停用。

如图2所示，电路201可以包括逻辑门(例如，与门)210、反相器211和212、电荷泵213以及晶体管M₁和M₂，该电荷泵213包括电容器(例如，充电电容器)C_PD1。电路201可以包括节点N1和节点N2，该节点N1耦合到电容器C_PD1的一个极板(例如，上极板)，该节点N2耦合到电容器C_PD1的另一极板(例如，下极板)。电路201可以接收信号EnD1test和时钟信号CLK。可以通过激活信号EnD1test来激活(例如，使能)电路201以测试二极管D1。例如，可以通过使信号EnD1test从一个电平(例如，可以对应于地0V的低电平)切换到另一电平(例如，可以对应于电压Vcc的高电平)来激活信号EnD1test。可以在时钟信号CLK的多个周期(循环)期间执行对二极管D1的测试(在电路201被激活时)。

电路202可以包括逻辑门(例如，与门)220、反相器222、电荷泵223以及晶体管M₄和M₅，该电荷泵223包括电容器(例如，充电电容器)C_PD2。电路202可以包括节点N4和节点N3，该节点N4耦合到电容器C_PD2的一个极板(例如，上极板)，该节点N3耦合到电容器C_PD2的另一极板(例如，下极板)。电路202可以接收信号EnD2test和时钟信号CLK。可以通过激活信号EnD2test来激活(例如，使能)电路202以测试二极管D2。例如，可以通过使信号EnD2test从一个电平(例如，可以对应于地0V的低电平)切换到另一电平(例如，可以对应于电压Vcc的高电平)来激活信号EnD2test。可以在时钟信号CLK的多个周期(循环)期间执行对二极管D2的测试(在电路202被激活时)。

电路203可以包括电阻器(例如，上拉电阻器)R_PU1和R_PU2、电阻器(例如，下拉电阻器)R_PD1和R_PD2、晶体管M₃和M₆以及选择器(例如，多路复用器)234。电路203可以在二极管D1的测试期间进行操作以提供信息Test_Info_131，该信息Test_Info_131包括与二极管D1的测试相关联的信息(例如，电压值)。电路203还可以在二极管D2的测试期间进行操作以提供信息Test_Info_131，该信息Test_Info_131包括与二极管D2的测试相关联的信息(例如，电压值)。

图3和图4分别是与电路201和203的操作相关联的图2的信号的波形的时序图。下面参考图2和图3来描述电路201的操作(用于测试二极管D1)。下面参考图2和图4(在描述电路201的操作之后)来描述电路202的操作(用于测试二极管D2)。

图3的时序图示出了根据本文所述的一些实施例，在对图2的二极管D1进行测试的阶段中，在电路201的激活期间，分析电路161的一些信号和节点131处的电压V_NODE的电压值的波形。如图3所示，时钟信号CLK可以具有周期(循环)P，并且可以在电平310(例如，0V)与电平311(例如，Vcc)之间切换。时段301指示时间T_A与时间T_B之间的时段。时间T_A在时间T_B之前出现。例如，时间T_A和T_B可以分别指示用于测试二极管D1的测试操作的开始和结束。

如图3所示，时段301可以对应于时钟信号CLK的多个周期(例如，在图3的示例中为时钟信号CLK的九个周期)。信号EnD2test可以在时段301期间被停用(例如，保持处于0V)，以在由电路201(图2)对二极管D1进行测试时的时段301期间(例如，在图2中的电路201的激活期间)停用电路202。信号EnD1test(如图3所示)可以在时段301期间被激活(例如，可以保持处于电平321(例如，Vcc))，以在时段301期间激活电路201。图2示出了信号EnD1test#与信号EnD1test相反。电压V_NODE(图2中的节点131处的电压)可以随时间逐渐减小(例如，负斜率)。例如，电压V_NODE在时间T_A处可以具有电压值V_A并且在时间T_B处可以具有电压V_B(小于电压V_A)。电压V_A可以为0V。电压V_B可以小于0V(负电压)，其可以基于(例如，等于)电压V_Fbias(例如，V_Fbias是二极管D1的正向偏置电压)。

以下描述参考图2和图3，并且描述了电路201和203测试二极管D1的操作。当信号EnD1test(例如，在图3中的时间T_A处)被设置为电平311时，使用电路201的电荷泵213(例如，电容器C_PD1)以及时钟信号CLK的转变(例如，振荡)将电压V_NODE驱动到负电压值(小于0V)。随着时钟信号CLK的每个转变，电荷泵213在节点131处向电容器C_L提供(例如，泵送)递增的电荷。如上所述，图3中的电容器C_L可以简单地是节点131处的电容。为了保持电路201的面积相对较小，可以将电路201(电荷泵213)的电容器C_PD1的大小(例如，电容)选择为比电容器C_L的大小(例如，电容)(对应于节点131的电容)小得多。对电容器C_L进行充电所需的周期(例如，充电周期)的数目取决于电容器C_PD1的大小和时钟信号CLK的频率。

在二极管D1的测试时段301期间，当时钟信号CLK处于电平310时，晶体管M₁导通，晶体管M₂截止，并且电容器C_PD1可以被充电至电压+Vcc。因此，节点N1可以被充电至+Vcc，并且节点N2可以通过晶体管M₁被充电至地。

当时钟信号CLK从电平310切换到电平311时(例如，在时钟信号CLK的上升沿期间)，节点N2处的电压可以转变为电压-Vcc。当时钟信号CLK处于电平311时，晶体管M₁截止，并且晶体管M₂导通并且使电容器C_L逐渐放电(例如，使节点131放电)。因此，在时钟信号CLK的每个周期P之后，节点131处的电荷缓慢减小并最终饱和至稳态值。如图3所示，电压V_NODE的值(其具有基于节点131处的电荷的值)可以在时钟信号CLK的每个周期P之后改变(例如，从电压值V_A减小到电压值V_B(例如，稳态电压值))。由于电容器C_PD1的大小可以小于电容器C_L的大小，因此电压V_NODE的值达到稳态电压值(例如，图3中的电压值V_B)可能花费多个时钟信号CLK的周期。因此，电压V_NODE达到稳态电压值的周期数可以基于电容器C_L和C_PD1的电容。

在时段301期间，电路203可以操作以基于时段301期间的电压V_NODE的值来提供信息Test_Info_131。在时段301期间，信号SEL可以具有一个值(例如，二进制0)，以使选择器234在时段301期间将信号Vmid0传递到选择器234的输出以包含在信息Test_Info_131中。信号Vmid0的值(电压值)基于时段301期间的电压V_NODE的电压值。在时段301期间，电压V_NODE可以通过电阻器R_PU1和R_PU2而电平移位到0和Vcc之间的额定信号电压范围，以提供可以包括在信息Test_Info_131中的电压(例如，检测电压)。由于电压V_NODE的范围可以在Vcc和0V之间，因此可以相应地选择电阻器R_PU1和R_PU2的值，使得信号Vmid0(经过电平移位的电压)的值可以落在0和Vcc之间的正常信号范围内。在时段301期间，信息Test_Info_131的值(例如，电压值)基于信号Vmid0的值。

如上文参考图1所述，信息Test_Info_131可以用于生成(例如，由图1的电路164生成的)信息Test_Result。在时段301(图3)期间，在分析电路161的电路201和203测试二极管D1的操作中，信息Test_Result可以用于分析ESD保护电路151的二极管D1。例如，可以将基于信号Vmid0生成的信息Test_Result与已知良好二极管的基线值进行比较，以确定二极管D1的完整性及其在节点131和地节点120之间的连接。

图4的时序图示出了根据本文所述的一些实施例，在对图2的二极管D2进行测试的阶段中，在电路202的激活期间，分析电路161的一些信号和节点131处的电压V_NODE的电压值的波形。如图4所示，时钟信号CLK可以具有周期P。时段402指示时间T_C与时间T_D之间的时段。时间T_C在时间T_D之前出现。例如，时间T_C和T_D可以分别指示用于测试二极管D2的测试操作的开始和结束。如上所述，可以以任何顺序测试二极管D1和D2(例如，在测试二极管D1之后测试二极管D2，或者在测试二极管D1之前测试二极管D2)。因此，图4中的时段402可以在时段301(图3)之后或者在时段301之前出现。

以下描述参考图2和图4，并且描述了电路202和203测试二极管D2的操作。当信号EnD2test在时段402期间被设置(例如，在图4中的时间Tc处)为电平421时，使用电路202的电荷泵223(例如，电容器C_PD2)和时钟信号CLK的转变(例如，振荡)将电压V_NODE朝向2*Vcc(两倍Vcc)驱动。当时钟信号CLK处于电平310时，晶体管M₄导通，晶体管M₅截止，并且电容器C_PD2可以被充电至电压+Vcc。因此，节点N4可以通过晶体管M₄被充电至+Vcc，并且节点N3可以被充电至地。

当时钟信号CLK从电平310切换到电平311时(例如，在时钟信号CLK的上升沿期间)，节点N4处的电压可以变为2*Vcc。当时钟信号CLK处于电平311时，晶体管M₄截止，并且晶体管M₅导通并且将电容器C_PD2(例如，充电节点131)递增地充电到较高电压。在存在二极管D2的情况下，电压V_NODE可以被限制为Vcc+V_Fbias(例如，V_Fbias是二极管D2的正向偏置电压)。因此，在时钟信号CLK的每个周期P之后，节点131处的电荷缓慢增加，并且最终饱和到稳态值。如图4所示，电压V_NODE的值(其具有基于节点131处的电荷的值)可以在时钟信号CLK的每个周期P之后改变(例如，从电压值Vc增加到电压值V_D(例如，稳态电压值))。为了保持电路202的面积相对较小，电路202的电容器C_PD2(电荷泵223的)的大小(例如，电容)可以被选择为远小于电容器C_L(其对应于节点131的电容)的大小(例如，电容)。因此，如图4所示，对于电压V_NODE的值，可能花费多个周期的时钟信号CLK来达到稳态电压值(例如，图4中的电压值V_D)。因此，电压V_NODE达到稳态电压值的周期的数量可以基于电容器C_L和C_PD2的电容。

在时段402期间，电路203可以操作以基于时段402期间的电压V_NODE的值来提供信息Test_Info_131。在时段402期间，信号SEL可以具有一个值(例如，二进制1)，以使选择器234在时段402期间将信号Vmid1传递到选择器234的输出以包含在信息Test_Info_131中。信号Vmid1的值(电压值)基于时段402期间的电压V_NODE的电压值。在时段402期间，电压V_NODE可以通过电阻器R_PD1和R_PD2而电平移位到0和Vcc之间的额定信号电压范围，以提供可以包括在信息Test_Info_131中的电压(例如，检测电压)。由于电压V_NODE的范围可以在Vcc+V_Fbias和0V之间，因此可以相应地选择电阻器R_PD1和R_PD2的值，使得信号Vmid1(经过电平移位的电压)的值可以落在0和Vcc之间的正常信号范围内。在时段402期间，信息Test_Info_131的值(例如，电压值)基于信号Vmid1的值。

如上文参考图1所述，信息Test_Info_131可以用于生成(例如，由图1的电路164生成的)信息Test_Result。在时段402(图4)期间，在分析电路161的电路202和203测试二极管D2的操作中，信息Test_Result可以用于分析ESD保护电路151的二极管D2。例如，可以将基于信号Vmid1生成的信息Test_Result与已知良好二极管的基线值进行比较，以确定二极管D2的完整性及其在节点131和电源节点121之间的连接。

如图2所示的分析电路161的组件可以具有相对小的面积。因此，分析电路161和其他分析电路(例如，分析电路161和类似电路)可以适于并入IC 101中而对IC 101的I/O功能的干扰最小或没有干扰。时钟信号CLK的频率可以与测试时间有所折中。例如，如果时钟信号CLK具有相对较低的频率，则可以使用较大数量的时钟周期以允许电荷泵223在节点131处建立电压V_NODE，并且如果时钟信号CLK具有相对较高的频率，则可以使用较少的时钟周期以允许电荷泵223在节点131处建立电压V_NODE。如上文参考图1所述，在IC 101的正常操作期间，分析电路161可以被停用。例如，在图2中，晶体管M₂、M₃、M₅和M₆可以截止以将分析电路161与节点131电隔离，使得分析电路161不会干扰IC 101的正常操作(例如，耦合至节点131的141的操作)。

图5示出了根据本文所述的一些实施例的分析电路561的示意图，该分析电路561可以是图2的分析电路161的变型。如上文参考图1和图2所述，分析电路161和162可以具有类似的组件(例如，结构)和操作。因此，分析电路561可以在IC 101中用作分析电路161和162中的每一个。如图5所示，分析电路561可以具有与分析电路161类似的组件。因此，为了简单起见，分析电路161和561中的相似和相同的组件被给予相同的标记，并且它们的描述不再重复。

分析电路561(图5)和分析电路161(图2)之间的差异包括图5中电路504的添加。电路504包括逻辑门(例如，AND门)210’、反相器211’、212’和513、包括电容器(例如，充电电容器)C_PD1’的电荷泵213’、晶体管M₁’和M₂’以及电容器C_L’(其是实际晶体管，与电路201的电容器C_L不同)。电路504可以接收信号EnD1test和时钟信号CLK。电路504可以包括节点520，其可以具有在0V和-V_EE(-V_EE为负电压)之间切换的电压信号。电路504可以包括节点521以提供可以具有在-V_EE和V_CC之间的值的信号V_AUX(电压信号)。

如图5所示，节点521可以电耦合到电路201的晶体管M₁的栅极。因此，晶体管M₁可以由信号V_AUX控制(例如，导通或截止)。

电路504的节点520可以电耦合到电路201的反相器513’，使得耦合到节点523的反相器513’的输出节点可以在-V_EE和V_CC之间切换。晶体管M₂的栅极可以耦合到节点523。因此，晶体管M₂可以由节点523处的电压信号(其可以在-V_EE或V_CC之间切换)控制(例如，导通或截止)。

与分析电路161的操作相比，电路504可以增强分析电路561的操作。例如，如上文参考图2和图3关于分析电路161的电路201的操作所描述的，图2中的晶体管M₁可能在其处于截止状态时泄漏电荷，并且晶体管M₂可能在其处于截止状态时泄漏电荷。由于这种电荷泄漏，图2中的节点131可能不会被充电到显著的负电压(例如，-Vcc)。例如，图2中的节点131可以被充电到约-0.3V或-0.4V(其没有负到-Vcc的程度)，这取决于与分析电路161的制造和操作条件相关联的工艺、电压和温度(PVT)。

在图5中，电路504的添加可以防止晶体管M₁和M₂在处于截止状态时泄漏电荷。例如，当晶体管M₁和M₂处于截止状态时，电路504可以帮助将晶体管M₁和M₂的栅极处的电压电平移位至小于0V(例如，负电压-V_EE)。负电压(例如，-V_EE)可以有助于使晶体管M₁和M₂彻底(例如，完全)截止，以防止当晶体管M₁和M₂处于截止状态时的电荷泄漏。

在图5中的节点131和地节点120之间存在二极管D1的情况下，节点131处的负电压可以使得二极管D1正向偏置，并且使得充电电流通过二极管D1分流。因此，在图5中的二极管D1的测试期间，节点131处的电压V_NODE(例如，稳态电压)可以接近二极管D1的正向偏置电压(V_Fbias)。

在电路504的操作中，当晶体管M₁和M₂处于截止状态时，在时钟信号CLK的二分之一(1/2)相位期间，将负电压(例如，-V_EE)施加到晶体管M₁和M₂的栅极。因此，电容器C_PD1和C_PD1’可以相对较小。

由电路504生成的电压-V_EE可以用于为相对较小的晶体管栅极电容(例如，晶体管M₁和M₂的栅极处的电容)提供充电和放电电流。因此，电路504可以在IC(例如，图1中的IC101)的多个分析电路(可以类似于分析电路561)之间共享。例如，电路504可以由IC(例如，图1中的IC 101)的分析电路共享，以控制这些分析电路中的晶体管(其可以类似于分析电路561的晶体管M₁和M₂)。这种共享可以减少IC的整体分析结构(例如，测试结构)的面积开销。

图5A示出了根据本文所述的一些实施例的可以包括在图2的分析电路161或图5的分析电路561中的电压生成器505的框图。电压生成器505可以在节点525处生成信号(电压信号)V_AUX2。电压V_AUX2可以具有在0和V_PP之间的值，其中V_PP大于电压V_CC(例如，V_PP＞V_CC)。电压生成器505可以包括在分析电路161(图2)或分析电路561(图5)中。电压生成器505可以在图2的二极管D2的测试期间用作分析电路161的一部分，或者在图5的二极管D2的测试期间用作分析电路561的一部分。例如，当电压生成器505包括在图2的分析电路161中时，由电压生成器505生成的信号V_AUX2可以用于在电路202的激活期间(例如，在图4中的时间T_C和T_D期间，同时电路201被停用)控制晶体管M₄和M₅的栅极，以测试二极管D2(图2或图5)。

在分析电路161(图2)中包括电压生成器505(图5A)可以增强分析电路161的操作。例如，当图2中的分析电路161的晶体管M₄处于截止状态时，它可能会泄漏电荷，并且当图2中的分析电路161的晶体管M₅处于截止状态时，它可能会泄漏电荷。在图2的二极管D2的测试期间，图2中的节点131由于这种电荷泄露可能不会被充电至显著高于V_CC的电压。因此，当晶体管M₄处于截止状态时，它可能不会完全截止，并且当晶体管M₅处于截止状态时，它可能不会完全截止。在图2中包括电压生成器505可以防止在图2的二极管D2的测试期间，图2中的晶体管M₄和M₅在处于截止状态时泄露电荷。例如，当晶体管M₄和M₅处于截止状态时，电压生成器505可以帮助将晶体管M₄和M₅的栅极处的电压电平移位到大于电压Vcc。晶体管M₄和M₅的栅极处的这种电压(例如，V_PP＞V_CC)可以有助于使晶体管M₄和M₅彻底(例如，完全)截止，以防止当晶体管M₄和M₅处于截止状态时的电荷泄漏，从而增强分析电路161的操作。

类似地，在分析电路561(图5)中包括电压生成器505(图5A)可以增强分析电路561的操作。例如，当图5中的分析电路的晶体管M₄处于截止状态时，它可能会泄漏电荷，并且当图5中的分析电路的晶体管M₅处于截止状态时，它可能会泄漏电荷。在图5的二极管D2的测试期间，图5中的节点131由于这种电荷泄露可能不会被充电至显著高于V_CC的电压。因此，当晶体管M₄处于截止状态时，它可能不会完全截止，并且当晶体管M₅处于截止状态时，它可能不会完全截止。在图5中包括电压生成器505可以防止在图5的二极管D2的测试期间，图5中的晶体管M₄和M₅在处于截止状态时泄露电荷。例如，当晶体管M₄和M₅处于截止状态时，电压生成器505可以帮助将晶体管M₄和M₅的栅极处的电压电平移位到大于电压Vcc。晶体管M₄和M₅的栅极处的这种电压(例如，V_PP＞V_CC)可以有助于使晶体管M₄和M₅彻底(例如，完全)截止，以防止当晶体管M₄和M₅处于截止状态时的电荷泄漏，从而增强分析电路561的操作。

图6示出了描绘根据本文所述的一些实施例的曲线(I-V曲线)671、672和673的曲线图，曲线671、672和673可以表示在对耦合到ESD保护电路151的二极管的节点执行了分析操作之后的该二极管的不同可能状态(例如，状况)。参考图6讨论的二极管可以是ESD保护电路151、162(图2)或561(图5)的二极管D1或二极管D2。图6中的二极管处的电流可以是在分析操作期间流过ESD保护电路151、162(图2)或561(图5)的二极管D1或二极管D2的电流。图6还示出了区域(例如，可接受的裕量区域)671a和671b以指示曲线671在区域671a和671b内波动。

如上所述，可以基于信息Test_Result(图1)来生成曲线671、672和673中的每一个，该信息Test_Result通过对ESD保护电路151和152(图2)的二极管D1或二极管D2进行测试而产生。因此，可以通过观察曲线(例如，曲线671、672和673中的一个)来确定被测试的特定二极管(例如，D1或D2)的状态，该曲线基于与该特定二极管相关联的信息Test_Result而生成。

例如，如果曲线671是基于与ESD保护电路151(图2)的二极管D1的测试相关联的信息Test_Result而生成的，则可以确定二极管D1为健康二极管(例如，健康ESD二极管)。在另一示例中，如果曲线672是基于与ESD保护电路151(图2)的二极管D1的测试相关联的信息Test_Result而生成的，则可以确定ESD保护电路151的二极管D1为缺失或损坏(例如，故障)。在另一示例中，如果曲线673是基于与ESD保护电路151(图2)的二极管D1的测试相关联的信息Test_Result而生成的，则可以确定ESD保护电路151的二极管D1泄漏过多(例如，在二极管D1的截止状态期间，二极管D1未完全截止)。基于曲线671、672和673，可以对ESD保护电路(例如，ESD保护电路151和152)的组件(例如，二极管D1、D2或这两者)进行调整或改进。

图7以系统(例如，电子系统)700的形式示出了根据本文所述的一些实施例的装置。系统700可以包括以下各项或包括在以下各项中：计算机、平板电脑或其他电子系统。如图7所示，系统700可以包括位于电路板(例如，印刷电路板(PCB))702上的组件，例如处理器715、存储器设备720、存储器控制器730、图形控制器740、I/O控制器750、显示器752、键盘754、指点设备756、至少一个天线758、连接器660以及总线760。总线760可以包括导线(例如，电路板702上的基于金属的迹线，系统700的组件位于该电路板702上)。

在一些布置中，系统700不必包括显示器。因此，可以从系统700中省略显示器752。在一些布置中，系统700不必包括任何天线。因此，可以从系统700中省略天线758。在一些布置中，系统700不必包括连接器。因此，可以从系统700中省略连接器660。

处理器715可以包括通用处理器或专用集成电路(ASIC)。处理器715可以包括CPU。

存储器设备720可以包括动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器、这些存储器设备的组合或其他类型的存储器。在图7示出的示例中，存储器设备720是与处理器715分离的独立存储器设备在替代布置中，存储器设备720和处理器715可以位于同一管芯上。在这样的替代布置中，存储器设备720是处理器715中的嵌入式存储器，例如嵌入式DRAM(eDRAM)、嵌入式SRAM(eSRAM)、嵌入式闪存或其他类型的嵌入式存储器。

显示器752可以包括液晶显示器(LCD)、触摸屏(例如，电容或电阻触摸屏)或其他类型的显示器。指点设备756可以包括鼠标、手写笔或其他类型的指点设备。

I/O控制器750可以包括用于有线或无线通信(例如，通过一个或多个天线758的通信)的通信模块。这种无线通信可以包括根据WiFi通信技术、高级长期演进(LTE-A)通信技术或其他通信技术的通信。

I/O控制器750还可以包括模块，用于允许系统700根据以下标准或规范(例如，I/O标准或规范)中的一个或多个来与其他设备或系统进行通信，包括通用串行总线(USB)、显示端口(DP)、高清多媒体接口(HDMI)、雷电(Thunderbolt)、外围组件快速互连(PeripheralComponent Interconnect Express，PCIe)、以太网以及其他规范。

连接器660可以被布置(例如，可以包括诸如引脚之类的端子)为允许系统700耦合到外部设备(或系统)。这可以允许系统700通过连接器660与这种设备(或系统)进行通信(例如，交换信息)。总线760的至少一部分和连接器660可以包括符合以下各项中的至少一项的导线：USB、DP、HDMI、雷电、PCIe、以太网和其他规范。

如图7所示，处理器715、存储器设备720、存储器控制器730、图形控制器740以及I/O控制器750中的每一个均可以包括端子分析单元705，该端子分析单元705可以包括上文参考图1至图6描述的端子分析单元167。作为示例，图7示出了处理器715、存储器设备720、存储器控制器730、图形控制器740和I/O控制器750中的每一个均包括端子分析单元705。然而，处理器715、存储器设备720、存储器控制器730、图形控制器740和I/O控制器750可以不是全部包括分析单元705。

图7示出了彼此分开布置的系统700的组件作为示例。例如，处理器715、存储器设备720、存储器控制器730、图形控制器740以及I/O控制器750中的每一个均可以位于单独的IC(例如，半导体管芯102或IC芯片)上。在一些布置中，系统700的两个或更多个组件(例如，处理器715、存储器设备720、图形控制器740和I/O控制器750)可以位于形成片上系统(Soc)的同一管芯(例如，相同的IC芯片)上。

上述装置(例如装置100和系统700，包括IC 101、分析控制器160、分析电路161、162和561)和方法(例如装置100和系统400的操作，包括分析控制器160、分析电路161、162和561的操作)的图示旨在提供对不同实施例的结构的一般理解，而不是旨在提供对可能利用本文所述的结构的装置的所有元件和特征的完整描述。

上述装置和方法可以包括以下各项或包括在以下各项中：高速计算机、通信和信号处理电路、单处理器模块或多处理器模块、单嵌入式处理器或多嵌入式处理器、多核处理器、消息信息交换器和专用模块(包括多层或多芯片模块)。这种装置可以进一步作为子组件包括在各种其他装置(例如，电子系统)中，例如电视、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持式计算机等)、平板电脑(例如，平板计算机)、工作站、收音机、视频播放器、音频播放器(例如，MP3(运动图像专家组、音频第3层)播放器)、车辆、医疗设备(例如，心脏监视器、血压监视器等)、机顶盒等。

附加说明和示例

示例1包括的主题(例如，设备、电子装置(例如，电路、电子系统或这两者)或机器)包括：节点；静电放电(ESD)保护电路，耦合到节点；第一电路，耦合到节点并且包括第一电荷泵，用于在第一电路的激活期间、在时钟信号的第一多个周期内使得第一电路的激活期间的节点处的电压从第一电压值变为第二电压值，第二电压值小于第一电压值；第二电路，耦合到节点并且包括第二电荷泵，用于在第二电路的激活期间、在时钟信号的第二多个周期期间使得第二电路的激活期间的节点处的电压从第三电压值变为第四电压值，第四电压值大于第三电压值；以及第三电路，用于基于第一电路的激活期间的节点处的电压的第二电压值以及基于第二电路的激活期间的节点处的电压的第四电压值来生成信息。

在示例2中，示例1的主题可以可选地包括：其中，保护电路包括第一二极管，耦合在节点和地节点之间；以及第二二极管，耦合在节点和电源节点之间。

在示例3中，示例1或2的主题可以可选地包括：其中，第二电路将在第一电路的激活期间被停用，并且第一电路将在第二电路的激活期间被停用。

在示例4中，示例1或2的主题可以可选地包括：还包括模数转换器，用于基于由第三电路生成的信息来生成附加信息。

在示例5中，示例1或2的主题可以可选地包括：还包括第四电路，用于在附加节点处生成附加电压，附加电压具有负电压值，其中，附加节点耦合到第一电路的至少一个晶体管的栅极。

在示例6中，示例1或2的主题可以可选地包括：还包括附加电路，用于生成附加电压，附加电压具有高于第二电路的电源电压的电压，其中，附加电压用于控制第二电路的至少一个晶体管的栅极。

在示例7中，示例1的主题可以可选地包括：其中，第一多个周期和第二多个周期具有相同数量的周期。

在示例8中，示例1的主题可以可选地包括：其中，第一多个周期和第二多个周期具有不同数量的周期。

在示例9中，示例1的主题可以可选地包括：还包括接收器，该接收器耦合到节点。

在示例10中，示例8的主题可以可选地包括：还包括发送器，该发送器耦合到节点。

示例11的主题(例如，设备、电子装置(例如，电路，电子系统或这两者)或机器)包括：节点；第一二极管，耦合在节点和地节点之间；第二二极管，耦合在节点和电源节点之间；第一电路，包括第一电容器、第一晶体管和第二晶体管，该第一晶体管耦合在第一电容器的极板和节点之间，该第二晶体管耦合在第一电容器的极板和地节点之间；以及第二电路，包括第二电容器、第三晶体管和第四晶体管，该第三晶体管耦合在第二电容器的极板和节点之间，该第四晶体管耦合在第二电容器的极板和地节点之间。

在示例12中，示例11的主题可以可选地包括：其中，第一电路包括逻辑门和反相器，该反相器耦合在逻辑门和第一电容器的另一极板之间。

在示例13中，示例12的主题可以可选地包括：其中，第二电路包括附加逻辑门和附加反相器，该附加反相器耦合在附加逻辑门和第二电容器的另一极板之间。

在示例14中，示例11的主题可以可选地包括：其中，第一电路用于在第二晶体管导通时使得第一晶体管截止，并且在第二晶体管截止时使得第一晶体管导通。

在示例15中，示例14的主题可以可选地包括：其中，第二电路用于在第四晶体管导通时使得第三晶体管截止，并且在第四晶体管截止时使得第三晶体管导通。

在示例16中，示例11的主题可以可选地包括：其中，第一电路用于接收时钟信号，并且第一电容器用于使得在时钟信号的第一多个周期期间的节点处的电压的值在时钟信号的第一多个周期的每个周期之后减小。

在示例17中，示例16的主题可以可选地包括：其中，第二电路用于接收时钟信号，并且第二电容器用于使得在时钟信号的第二多个周期期间的节点处的电压的值在时钟信号的第二多个周期的每个周期之后增加。

在示例18中，示例11的主题可以可选地包括：还包括第三电路，用于基于在第一电路被激活并且第二电路被停用时的节点处的电压来生成第一信息，并且基于在第一电路被停用并且第二电路被激活时的节点处的电压来生成第二信息。

在示例19中，示例18的主题可以可选地包括：其中，第三电路包括选择器，该选择器具有第一输入、第二输入和输出，该第一输入通过第一电阻器耦合到节点，该第二输入通过第二电阻器耦合到节点，该输出提供第一信息和第二信息。

在示例20中，示例19的主题可以可选地包括：其中，第三电路包括第一附加电阻器，耦合在选择器的第一输入和电源节点之间；以及第二附加电阻器，耦合在选择器的第二输入和地节点之间。

示例21的主题(例如，设备、电子装置(例如，电路、电子系统或这两者)或机器)包括：第一集成电路(IC)芯片，位于电路板上；第二IC芯片，位于电路板上并且耦合到第一IC芯片，第一IC芯片和第二IC芯片中的至少一个包括处理器，并且第一IC芯片和第二IC芯片中的至少一个包括：输入/输出(I/O)节点；静电放电(ESD)保护电路，耦合到输入/输出节点；第一电路，耦合到I/O节点并且包括第一电荷泵，用于在第一电路的激活期间、在时钟信号的第一多个周期内使得第一电路的激活期间的I/O节点处的电压从第一电压值变为第二电压值，第二电压值小于第一电压值；第二电路，耦合到I/O节点并且包括第二电荷泵，用于在第二电路的激活期间、在时钟信号的第二多个周期期间使得第二电路的激活期间的I/O节点处的电压从第三电压值变为第四电压值，第四电压值大于第三电压值；以及第三电路，用于基于第一电路的激活期间的I/O节点处的电压的第二电压值以及基于第二电路的激活期间的I/O节点处的电压的第四电压值来生成信息。

在示例22中，示例21的主题可以可选地包括：还包括第四电路，用于在附加节点处生成第一附加电压，第一附加电压具有负电压值，其中，附加节点耦合到第一电路的至少一个晶体管的栅极。

在示例23中，示例22的主题可以可选地包括：还包括第五电路，用于生成第二附加电压，第二附加电压具有大于第二电路的电源电压的电压，其中，第二附加电压用于控制第二电路的至少一个晶体管的栅极。

在示例24中，示例21至23中的任一项所述的主题可以可选地包括：还包括天线，耦合到第一IC芯片和第二IC芯片中的一个。

在示例25中，示例21至23中的任一项所述的主题可以可选地包括：其中，还包括连接器，耦合到第二设备，该连接器符合以下各项规范中的一项：通用串行总线(USB)、高清多媒体接口(HDMI)、雷电、外围组件快速互连(PCIe)和以太网规范。

在详细的描述和权利要求中，由术语“……中的一个”连接的项目的列表可以表示所列项目中的仅一个。例如，如果列出了项目A和B，则短语“A和B中的一个”表示仅A(不包括B)或仅B(不包括A)。在另一示例中，如果列出了项目A、B和C，则短语“A、B和C中的一个”表示仅A、仅B或仅C。项目A可以包括一个或多个元素。项目B可以包括一个元素或多个元素。项目C可以包括一个或多个元素。

在详细的描述和权利要求中，由术语“……中的至少一个”连接的项目的列表可以表示所列项目的任何组合。例如，如果列出了项目A和B，则短语“A和B中的至少一个”表示仅A、仅B、或A和B。在另一示例中，如果列出了项目A、B和C，则短语“A、B和C中的至少一个”表示仅A；仅B；仅C；A和B(不包括C)；A和C(不包括B)；B和C(不包括A)；或A、B和C的全部。项目A可以包括一个或多个元素。项目B可以包括一个元素或多个元素。项目C可以包括一个或多个元素。

以上描述和附图示出了一些实施例，以使本领域技术人员能够实践本发明的实施例。其他实施例可以结合结构的、逻辑的、电气的、过程的和其他的改变。示例仅是可能的变化形式的代表。一些实施例的部分和特征可以被包括在其他实施例的部分和特征中，或者被其他实施例的部分和特征替代。通过阅读和理解以上描述，许多其他实施例对于本领域技术人员来说将是显而易见的。因此，各种实施例的范围由所附权利要求连同这些权利要求所赋予的等同含义的全部范围来确定。

提供摘要以符合37 C.F.R.章节1.72(b)，其要求摘要将允许读者确定技术公开的性质和要点。应当理解，它不是用于限制或解释权利要求的范围或含义。以下权利要求由此被并入详细的描述中，其中每个权利要求独立地作为单独的实施例。

Claims (25)

1.一种装置，包括：

节点；

静电放电(ESD)保护电路，耦合到所述节点；

第一电路，耦合到所述节点并且包括第一电荷泵，用于在所述第一电路的激活期间、在时钟信号的第一多个周期内使得所述第一电路的激活期间的所述节点处的电压从第一电压值变为第二电压值，所述第二电压值小于所述第一电压值；

第二电路，耦合到所述节点并且包括第二电荷泵，用于在所述第二电路的激活期间、在所述时钟信号的第二多个周期期间使得所述第二电路的激活期间的所述节点处的电压从第三电压值变为第四电压值，所述第四电压值大于所述第三电压值；以及

第三电路，用于基于所述第一电路的激活期间的所述节点处的电压的第二电压值以及基于所述第二电路的激活期间的所述节点处的电压的第四电压值来生成信息。

2.根据权利要求1所述的装置，其中，所述保护电路包括：第一二极管，耦合在所述节点和地节点之间；以及第二二极管，耦合在所述节点和电源节点之间。

3.根据权利要求1所述的装置，其中，所述第二电路将在所述第一电路的激活期间被停用，并且所述第一电路将在所述第二电路的激活期间被停用。

4.根据权利要求1所述的装置，还包括：模数转换器，用于基于由所述第三电路生成的所述信息来生成附加信息。

5.根据权利要求1所述的装置，还包括：第四电路，用于在附加节点处生成附加电压，所述附加电压具有负电压值，其中，所述附加节点耦合到所述第一电路的至少一个晶体管的栅极。

6.根据权利要求1所述的装置，还包括：附加电路，用于生成附加电压，所述附加电压具有高于所述第二电路的电源电压的电压，其中，所述附加电压用于控制所述第二电路的至少一个晶体管的栅极。

7.根据权利要求1所述的装置，其中，所述第一多个周期和所述第二多个周期具有相同数量的周期。

8.根据权利要求1所述的装置，其中，所述第一多个周期和所述第二多个周期具有不同数量的周期。

9.根据权利要求1所述的装置，还包括：接收器，耦合到所述节点。

10.根据权利要求9所述的装置，还包括：发送器，耦合到所述节点。

11.一种装置，包括：

节点；

第一二极管，耦合在所述节点和地节点之间；

第二二极管，耦合在所述节点和电源节点之间；

第一电路，包括第一电容器、第一晶体管和第二晶体管，所述第一晶体管耦合在所述第一电容器的极板和所述节点之间，所述第二晶体管耦合在所述第一电容器的所述极板和所述地节点之间；以及

第二电路，包括第二电容器、第三晶体管和第四晶体管，所述第三晶体管耦合在所述第二电容器的极板和所述节点之间，所述第四晶体管耦合在所述第二电容器的所述极板和所述地节点之间。

12.根据权利要求11所述的装置，其中，所述第一电路包括逻辑门和反相器，所述反相器耦合在所述逻辑门和所述第一电容器的另一极板之间。

13.根据权利要求12所述的装置，其中，所述第二电路包括附加逻辑门和附加反相器，所述附加反相器耦合在所述附加逻辑门和所述第二电容器的另一极板之间。

14.根据权利要求11所述的装置，其中，所述第一电路用于在所述第二晶体管导通时使得所述第一晶体管截止，并且在所述第二晶体管截止时使得所述第一晶体管导通。

15.根据权利要求14所述的装置，其中，所述第二电路用于在所述第四晶体管导通时使得所述第三晶体管截止，并且在所述第四晶体管截止时使得所述第三晶体管导通。

16.根据权利要求11所述的装置，其中，所述第一电路用于接收时钟信号，并且所述第一电容器用于使得在所述时钟信号的第一多个周期期间的所述节点处的电压的值在所述时钟信号的第一多个周期的每个周期之后减小。

17.根据权利要求16所述的装置，其中，所述第二电路用于接收所述时钟信号，并且所述第二电容器用于使得在所述时钟信号的第二多个周期期间的所述节点处的电压的值在所述时钟信号的第二多个周期的每个周期之后增加。

18.根据权利要求11所述的装置，还包括：第三电路，用于基于在所述第一电路被激活并且所述第二电路被停用时的所述节点处的电压来生成第一信息，并且基于在所述第一电路被停用并且所述第二电路被激活时的所述节点处的电压来生成第二信息。

19.根据权利要求18所述的装置，其中，所述第三电路包括选择器，所述选择器具有第一输入、第二输入和输出，所述第一输入通过第一电阻器耦合到所述节点，所述第二输入通过第二电阻器耦合到所述节点，所述输出提供所述第一信息和所述第二信息。

20.根据权利要求19所述的装置，其中，所述第三电路包括：第一附加电阻器，耦合在所述选择器的第一输入和电源节点之间；以及第二附加电阻器，耦合在所述选择器的第二输入和地节点之间。

21.一种装置，包括：

第一集成电路(IC)芯片，位于电路板上；

第二IC芯片，位于所述电路板上并且耦合到所述第一IC芯片，所述第一IC芯片和所述第二IC芯片中的至少一个包括处理器，并且所述第一IC芯片和所述第二IC芯片中的至少一个包括：

输入/输出(I/O)节点；

静电放电(ESD)保护电路，耦合到所述输入/输出节点；

第一电路，耦合到所述I/O节点并且包括第一电荷泵，用于在所述第一电路的激活期间、在时钟信号的第一多个周期内使得所述第一电路的激活期间的所述I/O节点处的电压从第一电压值变为第二电压值，所述第二电压值小于所述第一电压值；

第二电路，耦合到所述I/O节点并且包括第二电荷泵，用于在所述第二电路的激活期间、在所述时钟信号的第二多个周期期间使得所述第二电路的激活期间的所述I/O节点处的电压从第三电压值变为第四电压值，所述第四电压值大于所述第三电压值；以及

第三电路，用于基于所述第一电路的激活期间的所述I/O节点处的电压的第二电压值以及基于所述第二电路的激活期间的所述I/O节点处的电压的第四电压值来生成信息。

22.根据权利要求21所述的装置，还包括：第四电路，用于在附加节点处生成第一附加电压，所述第一附加电压具有负电压值，其中，所述附加节点耦合到所述第一电路的至少一个晶体管的栅极。

23.根据权利要求22所述的装置，还包括：第五电路，用于生成第二附加电压，所述第二附加电压具有大于所述第二电路的电源电压的电压，其中，所述第二附加电压用于控制所述第二电路的至少一个晶体管的栅极。

24.根据权利要求21所述的装置，还包括：天线，耦合到所述第一IC芯片和所述第二IC芯片中的一个。

25.根据权利要求21所述的装置，还包括：连接器，耦合到第二设备，所述连接器符合以下各项规范中的一项：通用串行总线(USB)、高清多媒体接口(HDMI)、雷电、外围组件快速互连(PCIe)和以太网规范。

Images