[go: up one dir, main page]

CN111524859A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN111524859A
CN111524859A CN202010329059.0A CN202010329059A CN111524859A CN 111524859 A CN111524859 A CN 111524859A CN 202010329059 A CN202010329059 A CN 202010329059A CN 111524859 A CN111524859 A CN 111524859A
Authority
CN
China
Prior art keywords
layer
conductive
patterned
sub
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010329059.0A
Other languages
English (en)
Other versions
CN111524859B (zh
Inventor
赵斌
张鑫
肖军城
曹丹
刘俊领
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010329059.0A priority Critical patent/CN111524859B/zh
Priority to US16/964,203 priority patent/US20230154932A1/en
Priority to PCT/CN2020/090401 priority patent/WO2021212579A1/zh
Publication of CN111524859A publication Critical patent/CN111524859A/zh
Application granted granted Critical
Publication of CN111524859B publication Critical patent/CN111524859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H10W90/00—

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

本申请提供一种阵列基板及其制造方法、显示装置，通过以图案化黑色负性光阻层作为蚀刻阻挡层蚀刻第二绝缘层，使得用于传输电信号且与源漏电极同层的第二导电件显露，第二导电件替代传统技术中的氧化铟锡以与驱动芯片电性连接，减小形成氧化铟锡的制程，且减少使用一个光罩，简化制程，节约生产成本且提高生产效率。另外，图案化黑色负性光阻层作为蚀刻阻挡层在第二绝缘层干法蚀刻过程不会造成对蚀刻设备的污染，图案化黑色负性光阻层在第二绝缘层蚀刻后不会出现变形。

Description

阵列基板及其制造方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
微型化发光二极管发展成未来显示技术的热点之一，和目前的液晶显示装置(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light Emitting Diode，OLED)显示器件相比，微型化发光二极管具有反应快、高色域、高PPI、低能耗等优势，但其技术难点多且技术复杂，特别是其关键技术巨量转移技术、发光二极管颗粒微型化成为技术瓶颈，而亚毫米发光二极管(Mini-LED)作为微型化发光二极管与背板结合的产物，具有高对比度、高显色性能等可与有机发光二极管相媲美的特点，成本仅为有机发光二极管的60％左右，相对有机发光二极管更易实施，所以亚毫米发光二极管成为各大面板厂商布局热点。
如图1所示，其为传统亚毫米发光二极管(Mini-LED)背光模组的示意图。传统亚毫米发光二极管背光模组包括：基板200；形成于基板200上的栅极2011以及第一导电件2012；覆盖基板200、栅极2011以及第一导电件2012的栅极绝缘层202；形成于栅极绝缘层202且对应栅极2011设置的有源层203；形成于有源层203上的源漏电极(2041，2042)以及栅极绝缘层202上的导电电极2043；覆盖源漏电极(2041，2042)以及栅极绝缘层202且使导电电极2043显露的层间绝缘层205；形成于层间绝缘层205上且通过层间绝缘层205以及栅极绝缘层202上的过孔与第一导电件2012电连接的氧化铟锡层206；形成于层间绝缘层205上的遮光层207。传统亚毫米发光二极管背光模组存在制程繁多的缺点。
因此，有必要提出一种技术方案以解决传统亚毫米发光二极管存在制程繁多的问题。
发明内容
本申请的目的在于提供一种阵列基板及其制造方法、显示装置，以简化阵列基板及显示装置的生产制程。
为实现上述目的，本申请提供一种阵列基板的制造方法，所述方法包括如下步骤：
于基板上形成第一导电层，利用第一次构图工艺图案化所述第一导电层得第一图案化导电层，所述第一图案化导电层包括栅极以及第一导电件；
形成覆盖所述第一图案化导电层以及所述基板的第一绝缘层；
形成覆盖所述第一绝缘层的半导体层，利用第二次构图工艺形成贯穿所述第一绝缘层以及所述半导体层的过孔，所述过孔对应所述第一导电件设置；
于所述半导体层远离所述基板的一侧以及所述过孔中形成第二导电层，利用第三次构图工艺图案化所述第二导电层以及所述半导体层，形成有源层、第二导电件、源漏电极以及导电电极，所述第二导电件通过所述过孔与所述第一导电件电连接；
形成覆盖所述第二导电件、源漏电极、所述有源层、导电电极以及所述第一绝缘层的第二绝缘层；
形成覆盖所述第二绝缘层的黑色负性光阻层，利用第四次构图工艺去除所述第二导电件以及所述导电电极对应的所述黑色负性光阻层，得图案化黑色负性光阻层；
以所述图案化黑色负性光阻层为蚀刻阻挡层，干法蚀刻去除所述第二导电件以及所述导电电极对应的所述第二绝缘层，得所述阵列基板。
在上述阵列基板的制造方法中，所述第二绝缘层为氮化硅层。
在上述阵列基板的制造方法中，所述黑色负性光阻层的厚度为0.5微米-200微米，所述第二绝缘层的厚度为600埃-2000埃。
在上述阵列基板的制造方法中，所述干法蚀刻去除所述第二导电件以及所述导电电极对应的所述第二绝缘层包括如下步骤：
采用干法蚀刻以10000埃/min-10500埃/min的蚀刻速率蚀刻去除所述第二导电件以及所述导电电极对应的所述第二绝缘层。
在上述阵列基板的制造方法中，所述第二导电层包括第一子导电层、第二子导电层以及第三子导电层，所述第二子导电层位于所述第一子导电层和所述第三子导电层之间，所述第一子导电层靠近所述基板，所述第三子导电层远离所述基板，所述第三子导电层和所述第一子导电层的制备材料选自MoTiNi合金、MoNbTa合金、Mo、Ti以及Ni中的任意一种，所述第二子导电层的制备材料为铜或铜合金。
在上述阵列基板的制造方法中，所述第三子导电层和所述第一子导电层的制备材料为MoTiNi合金或MoNbTa合金，所述第二子导电层的制备材料为铜。
一种阵列基板，所述阵列基板包括：
基板；
于所述基板上形成的第一图案化导电层，所述第一图案化导电层包括栅极以及第一导电件；
覆盖所述第一图案化导电层以及所述基板的第一绝缘层；
形成于所述第一绝缘层远离所述基板一侧的图案化半导体层，所述图案化半导体层包括有源层；
形成于所述图案化半导体层远离所述基板一侧的第二图案化导电层，所述第二图案化导电层包括第二导电件、源漏电极以及导电电极，所述第二导电件通过所述第一绝缘层和所述图案化半导体层上连通的过孔与所述第一导电件电性连接；
覆盖所述第一绝缘层、所述源漏电极、所述有源层且使所述第二导电件以及所述导电电极显露的第二绝缘层；
形成于所述第二绝缘层上且使所述第二导电件以及所述导电电极显露的图案化黑色负性光阻层。
在上述阵列基板中，所述第二绝缘层为氮化硅层。
在上述阵列基板中，所述第二图案化导电层包括第一子图案化导电层、第二子图案化导电层以及第三子图案化导电层，所述第二子图案化导电层位于所述第一子图案导电层和所述第三子图案化导电层之间，所述第一子图案化导电层靠近所述基板，所述第三子图案化导电层远离所述基板，所述第三子图案化导电层和所述第一子图案化导电层的制备材料均为MoTiNi合金或MoNbTa合金，所述第二子图案化导电层的制备材料为铜。
一种显示装置，所述显示装置包括上述阵列基板。
有益效果：本申请提供一种阵列基板及其制造方法、显示装置，通过以图案化黑色负性光阻层作为蚀刻阻挡层蚀刻第二绝缘层，使得用于传输电信号且与源漏电极同层的第二导电件显露，第二导电件替代传统技术中的氧化铟锡以与驱动芯片电性连接，减小形成氧化铟锡的制程，且减少使用一个光罩，简化制程，节约生产成本且提高生产效率。另外，经实验验证，图案化黑色负性光阻层作为蚀刻阻挡层在第二绝缘层干法蚀刻过程不会造成对蚀刻设备的污染，图案化黑色负性光阻层在第二绝缘层蚀刻后不会出现变形。
进一步地，对黑色负性光阻层的厚度以及第二绝缘层的厚度进行优选，以保证黑色负性光阻层在第二绝缘层干法蚀刻后的有效厚度。
进一步地，对第二导电层的材料以及组成进行优选，提高第二导电件以及导电电极的抗氧化性以及导电性，避免在黑色负性光阻层制程图案化的烘烤制程中第二导电件以及导电电极氧化，铟锡焊接于导电电极上的发光二极管的焊接效果，且第二导电层的导电性比氧化铟锡的导电性更好，有利于降低第二导电件的阻抗，提高信号的传输能力。
附图说明
图1为传统亚毫米发光二极管背光模组的示意图；
图2为本申请实施例阵列基板的制造方法的流程图；
图3A-3G为按照图2所示流程图制造阵列基板的过程示意图；
图4为图案化黑色负性光阻层在第二绝缘层经过干法蚀刻后的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图2，其为本申请实施例阵列基板的制造方法的流程图。阵列基板的制造方法包括如下步骤：
S101：于基板上形成第一导电层，利用第一次构图工艺图案化第一导电层得第一图案化导电层，第一图案化导电层包括栅极以及第一导电件。
具体地，于基板100上形成整面的第一导电层，于第一导电层上涂布整面的光阻，光阻经过第一光罩曝光以及显影液显影后，采用湿法蚀刻以去除光阻未覆盖的第一导电层，去除剩余的光阻，得第一图案化导电层，第一图案化导电层包括栅极1011以及第一导电件1012，如图3A所示。第一导电层包括依次设置于基板100上的钼层以及铜层。
S102：形成覆盖第一图案化导电层以及基板的第一绝缘层。
具体地，采用化学气相沉积形成覆盖第一图案化导电层以及基板100的第一绝缘层102，如图3B所示。第一绝缘层102为栅极绝缘层。第一绝缘层102的制备材料为氧化硅以及氮化硅中的至少一种。第一绝缘层102的厚度为1000埃-15000埃，例如为1500埃、2000埃、3000埃以及5000埃，以起到保护器件的电性绝缘性。
S103：形成覆盖第一绝缘层的半导体层，利用第二次构图工艺形成贯穿第一绝缘层以及半导体层的过孔，过孔对应第一导电件设置。
具体地，依次形成覆盖第一绝缘层102的非晶硅层1031以及n型掺杂非晶硅层1032，于n型掺杂非晶硅1032上形成整面的光阻，光阻经过第二光罩曝光以及显影液显影后，经干法蚀刻半导体层以及第一绝缘层102，以形成贯穿第一绝缘层102以及半导体层的过孔103a，过孔103a对应第一导电件1012设置，如图3C所示。过孔103a的尺寸为3微米-30微米，有利于后续形成的第二导电件通过过孔103a与第一导电件1012之间实现搭接。例如为5微米、10微米、15微米、20微米以及30微米。
S104：于半导体层远离基板的一侧以及过孔中形成第二导电层，利用第三次构图工艺图案化第二导电层以及半导体层，形成有源层、第二导电件、源漏电极以及导电电极，第二导电件通过过孔与第一导电件电连接。
于n型掺杂非晶硅层1032上形成整面的第二导电层，于第二导电层的表面形成光阻，采用半色调灰阶掩模版对光阻进行曝光，以定义光阻全保留区、光阻半保留区以及光阻去除区，一个光阻全保留区对应第一导电件1012以便于后续第二导电层图案化后形成第二导电件1041，一个光阻全保留区对应后续形成用于绑定亚毫米发光二极管的导电电极的区域，一个光阻半保留区对应栅极1011的部分区域以便于后续形成源漏电极(1043，1044)，光阻去除区位于光阻半保留区以及光阻完全保留区之间。去除光阻去除区的光阻，采用湿法蚀刻对光阻去除区的第二导电层进去蚀刻，再采用干法蚀刻对光阻去除区的n型掺杂非晶硅层1032以及非晶硅层1031，形成第二导电件1041以及导电电极1042；再去除光阻半保留区的光阻，采用湿法蚀刻去除光阻半保留区的第二导电层，再采用干法蚀刻去除光阻半保留区的n型掺杂非晶硅层，形成源漏电极(1043，1044)以及有源层，如图3D所示。
第二导电层包括第一子导电层、第二子导电层以及第三子导电层，第二子导电层位于第一子导电层和第三子导电层之间，第一子导电层靠近基板100，第三子导电层远离基板100，第三子导电层和第一子导电层的制备材料选自MoTiNi合金、MoNbTa合金、Mo、Ti以及Ni中的任意一种，第二子导电层的制备材料为铜或铜合金。MoTiNi合金、MoNbTa合金、Mo、Ti以及Ni均具有良好的抗氧化性，可以避免第二导电件1041以及导电电极1042氧化。第二子导电层为铜或铜合金，提高第二导电件1041以及导电电极1042的导电性。第二导电件1041的制备材料均为金属，金属导电性比氧化铟锡好，提高第二导电件1041的导电性，利用与源漏电极(1043，1044)同层设置的第二导电件1041以绑定覆晶薄膜。
第一子导电层的制备材料为MoTiNi合金或MoNbTa合金，一方面起到防止第二子导电层氧化的作用，另一方面避免第二子导电层发生扩散，或，第一子导电层的制备材料为Mo能更好地防止第二子导电层发生扩散。第三子导电层的制备材料为MoTiNi合金或MoNbTa合金，以避免第二子导电层氧化。第二子导电层的制备材料为铜。第一子导电层的厚度为50埃-1000埃，例如为200埃、400埃、600埃以及800埃；第三子导电层的厚度为50埃-1000埃，例如为200埃、400埃、600埃以及800埃；第二子导电层的厚度为4000埃-6000埃，例如为4500埃，第一子导电层、第二子导电层以及第三子导电层的厚度选自满足导电电极1042与锡膏具有良好融合性的要求。
S105：形成覆盖第二导电件、源漏电极、有源层、导电电极以及第一绝缘层的第二绝缘层。
采用化学气相沉积形成覆盖第二导电件1041、源漏电极(1043，1044)、导电电极1042以及第一绝缘层102的第二绝缘层105，如图3E所示。第二绝缘层105的制备材料为氮化硅。第二绝缘层的厚度为600埃-2000埃，例如为800埃、1000埃、1500埃、1700埃，一方面使得第二绝缘层105起到电性绝缘作用，另一方面避免第二绝缘层105过厚导致后续蚀刻第二绝缘层105导致图案化黑色负性光阻层失效。
S106：形成覆盖所述第二绝缘层的黑色负性光阻层，利用第四次构图工艺去除第二导电件以及所述导电电极对应的所述黑色负性光阻层，得图案化黑色负性光阻层。
于第二绝缘层105上涂布整面的黑色负性光阻层106，黑色负性光阻层的厚度为0.5微米-200微米。相对于普通光刻胶，黑色负性光阻在曝光后具有更好的耐腐蚀性以及稳定性，避免黑色负性光阻在第二绝缘层干法蚀刻过程中性能明显受损失。采用第四光罩对黑色负性光阻层进行曝光，采用显影液对黑色负性光阻层未曝光的部分进行蚀刻处理，得图案化黑色负性光阻层，如图3F所示。
S107：以图案化黑色负性光阻层为蚀刻阻挡层，干法蚀刻去除第二导电件以及导电电极对应的第二绝缘层，得阵列基板。
以图案化黑色负性光阻为蚀刻阻挡层，采用常见蚀刻气氛蚀刻第二绝缘层，例如蚀刻气氛包括三氟化氮、氧气以及氦气，采用干法蚀刻以10000埃/min-10500埃/min的蚀刻速率蚀刻去除第二导电件以及导电电极对应的第二绝缘层，使第二导电件以及导电电极显露，如图3G所示。将亚毫米发光二极管(未示出)连接在导电电极1042上，将覆晶薄膜(未示出)绑定在第二导电件1041上。
以下为图案化黑色负性光阻(Black Matrix，BM)作为蚀刻阻挡层的可行性实验的结果如下。
(1)图案化黑色负性光阻损失量可行性结果如表1所示。
表1图案化黑色负性光阻损失量可行性结果
Figure BDA0002464288660000081
由表1可知，每干法蚀刻1000埃氮化硅层，会损失200埃图案化黑色负性光阻。第二绝缘层的厚度为600埃-2000埃，黑色负性光阻的厚度为0.5微米-200微米，不会导致以图案化黑色负性光阻由于在第二绝缘层蚀刻后失效，剩余的图案化黑色负性光阻电性满足要求。特别是黑色负性光阻的厚度为1微米-1.5微米时，例如1.23微米时，由于干法蚀刻第二绝缘层损失的黑色负性光阻层相对较小，不会影响图案化黑色负性光阻的遮光性。
需要说明的是，实验1和实验2是以蚀刻前后BM的五个点的平均厚度。
(2)图案化黑色负性光阻的图案正常验证
如图4所示，其为图案化黑色负性光阻层在第二绝缘层经过干法蚀刻后的示意图。图案化黑色负性光阻的图案在经过第二绝缘层蚀刻后未出现异常，表明氮化硅的干法蚀刻过程不会对图案化黑色负性光阻的图案造成损伤。
此外，发明人还经过实验验证发现图案化黑色负性光阻在第二绝缘层蚀刻过程中不会对干法蚀刻设备造成污染，使得以图案化黑色负性光阻作为蚀刻阻挡层在干法蚀刻过程中具有可行性，且以10000埃/min-10500埃/min的蚀刻速率蚀刻第二绝缘层后的第二绝缘层上的坡脚符合要求。
本申请还提供一种背光模组，背光模组包括阵列基板，阵列基板包括：
基板；
于基板上形成的第一图案化导电层，第一图案化导电层包括栅极以及第一导电件；
覆盖第一图案化导电层以及基板的第一绝缘层；
形成于第一绝缘层远离基板一侧的图案化半导体层，图案化半导体层包括有源层；
形成于图案化半导体层远离基板一侧的第二图案化导电层，第二图案化导电层包括第二导电件、源漏电极以及导电电极，第二导电件通过第一绝缘层和图案化半导体层上连通的过孔与第一导电件电性连接；
覆盖第一绝缘层、源漏电极、有源层且使第二导电件以及导电电极显露的第二绝缘层；
形成于第二绝缘层上且使第二导电件以及导电电极显露的图案化黑色负性光阻层。
在本实施例中，第二绝缘层为氮化硅层，第二绝缘层的厚度为600埃-2000埃。
在本实施例中，第二图案化导电层包括第一子图案化导电层、第二子图案化导电层以及第三子图案化导电层，第二子图案化导电层位于第一子图案化导电层和第三子图案化导电层之间，第一子图案化导电层靠近基板，第三子图案化导电层远离基板，第三子图案化导电层和第一子图案化导电层的制备材料为MoTiNi合金或MoNbTa合金，第二子图案化导电层的制备材料为铜。
在本实施例中，亚毫米发光二极管(Mini-LED)通过锡膏或者导电胶粘剂连接至导电电极，覆晶薄膜绑定在第二导电件上，覆晶薄膜包括柔性薄膜以及设置在柔性薄膜上的驱动芯片。
本申请还提供一种显示装置，显示装置包括上述背光模组。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，所述方法包括如下步骤：
于基板上形成第一导电层，利用第一次构图工艺图案化所述第一导电层得第一图案化导电层，所述第一图案化导电层包括栅极以及第一导电件；
形成覆盖所述第一图案化导电层以及所述基板的第一绝缘层；
形成覆盖所述第一绝缘层的半导体层，利用第二次构图工艺形成贯穿所述第一绝缘层以及所述半导体层的过孔，所述过孔对应所述第一导电件设置；
于所述半导体层远离所述基板的一侧以及所述过孔中形成第二导电层，利用第三次构图工艺图案化所述第二导电层以及所述半导体层，形成有源层、第二导电件、源漏电极以及导电电极，所述第二导电件通过所述过孔与所述第一导电件电连接；
形成覆盖所述第二导电件、源漏电极、所述有源层、导电电极以及所述第一绝缘层的第二绝缘层；
形成覆盖所述第二绝缘层的黑色负性光阻层，利用第四次构图工艺去除所述第二导电件以及所述导电电极对应的所述黑色负性光阻层，得图案化黑色负性光阻层；
以所述图案化黑色负性光阻层为蚀刻阻挡层，干法蚀刻去除所述第二导电件以及所述导电电极对应的所述第二绝缘层，得所述阵列基板。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述第二绝缘层为氮化硅层。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，所述黑色负性光阻层的厚度为0.5微米-200微米，所述第二绝缘层的厚度为600埃-2000埃。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述干法蚀刻去除所述第二导电件以及所述导电电极对应的所述第二绝缘层包括如下步骤：
采用干法蚀刻以10000埃/min-10500埃/min的蚀刻速率蚀刻去除所述第二导电件以及所述导电电极对应的所述第二绝缘层。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述第二导电层包括第一子导电层、第二子导电层以及第三子导电层，所述第二子导电层位于所述第一子导电层和所述第三子导电层之间，所述第一子导电层靠近所述基板，所述第三子导电层远离所述基板。
6.根据权利要求5所述的阵列基板的制造方法，其特征在于，所述第三子导电层和所述第一子导电层的制备材料为MoTiNi合金或MoNbTa合金，所述第二子导电层的制备材料为铜。
7.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
于所述基板上形成的第一图案化导电层，所述第一图案化导电层包括栅极以及第一导电件；
覆盖所述第一图案化导电层以及所述基板的第一绝缘层；
形成于所述第一绝缘层远离所述基板一侧的图案化半导体层，所述图案化半导体层包括有源层；
形成于所述图案化半导体层远离所述基板一侧的第二图案化导电层，所述第二图案化导电层包括第二导电件、源漏电极以及导电电极，所述第二导电件通过所述第一绝缘层和所述图案化半导体层上连通的过孔与所述第一导电件电性连接；
覆盖所述第一绝缘层、所述源漏电极、所述有源层且使所述第二导电件以及所述导电电极显露的第二绝缘层；
形成于所述第二绝缘层上且使所述第二导电件以及所述导电电极显露的图案化黑色负性光阻层。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二绝缘层为氮化硅层。
9.根据权利要求7所述的阵列基板，其特征在于，所述第二图案化导电层包括第一子图案化导电层、第二子图案化导电层以及第三子图案化导电层，所述第二子图案化导电层位于所述第一子图案导电层和所述第三子图案化导电层之间，所述第一子图案化导电层靠近所述基板，所述第三子图案化导电层远离所述基板，所述第三子图案化导电层和所述第一子图案化导电层的制备材料均为MoTiNi合金或MoNbTa合金，所述第二子图案化导电层的制备材料为铜。
10.一种显示装置，其特征在于，所述显示装置包括权利要求7-9任一项所述的阵列基板。
CN202010329059.0A 2020-04-23 2020-04-23 阵列基板及其制造方法、显示装置 Active CN111524859B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010329059.0A CN111524859B (zh) 2020-04-23 2020-04-23 阵列基板及其制造方法、显示装置
US16/964,203 US20230154932A1 (en) 2020-04-23 2020-05-15 Array substrate and fabrication method thereof, and display device
PCT/CN2020/090401 WO2021212579A1 (zh) 2020-04-23 2020-05-15 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010329059.0A CN111524859B (zh) 2020-04-23 2020-04-23 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN111524859A true CN111524859A (zh) 2020-08-11
CN111524859B CN111524859B (zh) 2022-04-26

Family

ID=71904495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010329059.0A Active CN111524859B (zh) 2020-04-23 2020-04-23 阵列基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US20230154932A1 (zh)
CN (1) CN111524859B (zh)
WO (1) WO2021212579A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477638A (zh) * 2020-04-28 2020-07-31 Tcl华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN112310118A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 驱动电路板及其制作方法
CN112420765A (zh) * 2020-11-13 2021-02-26 深圳市华星光电半导体显示技术有限公司 灯板及其制造方法、显示装置
CN114935853A (zh) * 2022-06-30 2022-08-23 苏州华星光电技术有限公司 背光模组及其制备方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131581A1 (en) * 2004-12-17 2006-06-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20110140107A1 (en) * 2009-12-10 2011-06-16 Jin-Hee Kang Flat panel display device and method of manufacturing the same
CN107636823A (zh) * 2016-07-25 2018-01-26 深圳市柔宇科技有限公司 阵列基板的制造方法
CN109166864A (zh) * 2018-08-08 2019-01-08 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104022078B (zh) * 2014-05-29 2016-08-03 京东方科技集团股份有限公司 一种阵列基板的制备方法
KR102443703B1 (ko) * 2015-09-30 2022-09-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108054192B (zh) * 2018-01-19 2019-12-24 武汉华星光电半导体显示技术有限公司 柔性amoled基板及其制作方法
KR102740411B1 (ko) * 2020-04-10 2024-12-10 보에 테크놀로지 그룹 컴퍼니 리미티드 구동 기판, 구동 기판의 제작 방법 및 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131581A1 (en) * 2004-12-17 2006-06-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20110140107A1 (en) * 2009-12-10 2011-06-16 Jin-Hee Kang Flat panel display device and method of manufacturing the same
CN107636823A (zh) * 2016-07-25 2018-01-26 深圳市柔宇科技有限公司 阵列基板的制造方法
CN109166864A (zh) * 2018-08-08 2019-01-08 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示面板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477638A (zh) * 2020-04-28 2020-07-31 Tcl华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN111477638B (zh) * 2020-04-28 2023-10-17 Tcl华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN112310118A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 驱动电路板及其制作方法
WO2022077564A1 (zh) * 2020-10-16 2022-04-21 深圳市华星光电半导体显示技术有限公司 驱动电路板及其制作方法
CN112420765A (zh) * 2020-11-13 2021-02-26 深圳市华星光电半导体显示技术有限公司 灯板及其制造方法、显示装置
CN112420765B (zh) * 2020-11-13 2023-01-24 深圳市华星光电半导体显示技术有限公司 灯板及其制造方法、显示装置
CN114935853A (zh) * 2022-06-30 2022-08-23 苏州华星光电技术有限公司 背光模组及其制备方法和显示装置
CN114935853B (zh) * 2022-06-30 2023-12-29 苏州华星光电技术有限公司 背光模组及其制备方法和显示装置

Also Published As

Publication number Publication date
WO2021212579A1 (zh) 2021-10-28
US20230154932A1 (en) 2023-05-18
CN111524859B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
CN111524859A (zh) 阵列基板及其制造方法、显示装置
CN111312742B (zh) 背光模组及其制备方法、显示装置
JP4230856B2 (ja) 液晶表示装置用アレイ基板とその製造方法
CN111477638B (zh) 阵列基板及其制造方法、显示装置
US10205115B2 (en) Organic light-emitting device and method of manufacturing the same
CN102468232B (zh) 制造阵列基板的方法
CN113345837A (zh) 一种显示面板的制作方法及显示面板
CN111668242A (zh) Oled显示面板及其制备方法
CN111326082B (zh) 背板单元及其制造方法、显示装置
CN111477589B (zh) 阵列基板的制造方法、阵列基板和显示装置
CN111682044B (zh) 一种显示面板及其制备方法、显示装置
CN114883370B (zh) 显示面板及其制备方法、显示终端
CN111524904B (zh) 阵列基板及其制造方法、显示装置
CN111584511B (zh) 阵列基板及其制造方法、显示装置
CN114188388A (zh) 显示面板、显示装置以及显示面板的制作方法
CN111584512A (zh) 阵列基板及其制造方法、显示装置
US11526079B2 (en) Backplane unit and its manufacturing method and display device
CN113628974B (zh) 阵列基板的制备方法和阵列基板
US11281046B2 (en) Backlight module, manufacturing method thereof, and display device
US11271021B2 (en) Fabrication method of array substrate with greater adhesion between conductive layer and connection member
KR20120064998A (ko) 기판 평탄화 방법
CN115036275A (zh) 一种显示面板的制备方法及显示面板
CN112687706A (zh) 一种显示面板及显示面板的制备方法
CN112420765A (zh) 灯板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant