[go: up one dir, main page]

CN111508926B - 一种部件承载件以及制造部件承载件的方法 - Google Patents

一种部件承载件以及制造部件承载件的方法 Download PDF

Info

Publication number
CN111508926B
CN111508926B CN201910101367.5A CN201910101367A CN111508926B CN 111508926 B CN111508926 B CN 111508926B CN 201910101367 A CN201910101367 A CN 201910101367A CN 111508926 B CN111508926 B CN 111508926B
Authority
CN
China
Prior art keywords
component carrier
tapered blind
plating
layer structure
conductive plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910101367.5A
Other languages
English (en)
Other versions
CN111508926A (zh
Inventor
米凯尔·图奥米宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S China Co Ltd
Original Assignee
AT&S China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S China Co Ltd filed Critical AT&S China Co Ltd
Priority to CN201910101367.5A priority Critical patent/CN111508926B/zh
Priority to US16/774,642 priority patent/US11219129B2/en
Priority to TW109201178U priority patent/TWM605446U/zh
Priority to DE102020102372.3A priority patent/DE102020102372A1/de
Publication of CN111508926A publication Critical patent/CN111508926A/zh
Priority to US17/457,681 priority patent/US11700690B2/en
Application granted granted Critical
Publication of CN111508926B publication Critical patent/CN111508926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H10W70/685—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H10W70/05—
    • H10W70/65—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了一种部件承载件和制造部件承载件的方法。部件承载件(100)包括：叠置件(145)，该叠置件包括至少一个导电层结构(152、161)和/或至少一个电绝缘层结构(102)；形成在叠置件(145)中的锥形盲孔(113)；以及导电镀层(146)，其沿着盲孔(113)的外侧的叠置件(145)的水平表面(143)的至少一部分并且沿着盲孔(113)的表面的至少一部分延伸，其中盲孔(113)的底部(151)处的镀层(146)的最小厚度(d3)为至少8μm。

Description

一种部件承载件以及制造部件承载件的方法
技术领域
本发明涉及一种部件承载件以及一种制造部件承载件的方法。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能不断增长和这些部件以及待安装在部件承载件诸如印刷电路板上的数量不断增加的部件的小型化不断增加的背景下，采用越来越强大的阵列状部件或具有多个部件的封装件，它们具有多个触点或连接部，在这些触点之间具有越来越小的间距。在操作期间去除由这些部件和部件承载件本身产生的热量成为日益增加的问题。同时，部件承载件应具有机械坚固性和电可靠性，以便即使在恶劣条件下也是可操作的。所有这些要求与部件承载件以及它们的构成部分的持续小型化密切相关。
特别地，以适当的电可靠性使导电层结构和/或安装在部件承载件上和/ 或嵌入在部件承载件中的部件有效地接触是有利的。
发明内容
存在制造具有适当电可靠性的部件承载件的需要。
根据本发明的示例性实施方式，提供了一种部件承载件，其中部件承载件包括叠置件，该叠置件包括至少一个导电层结构和/或至少一个电绝缘层结构，形成在叠置件中的锥形盲孔(特别是激光盲孔)，以及沿着盲孔的外侧的叠置件的水平表面的至少一部分并且沿着盲孔的表面的至少一部分延伸的导电镀层(特别是弯曲的层)，其中，在盲孔底部处的镀层的最小厚度至少是8μm。
根据该发明的另一个示例性实施方式，提供一种制造部件承载件的方法，其中该方法包括至少部分地在电绝缘层结构中形成盲孔(优选但不必须通过激光打孔)，并且沿着盲孔的外侧的电绝缘层结构的水平表面的至少一部分和/或在其上方镀覆导电镀层并且沿着盲孔的表面的至少一部分延伸，其中在盲孔的底部处的镀层最小厚度至少为8μm。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或在其中容纳一个或多个部件以提供机械支撑和/或电力连接的任何支撑结构。换句话说，部件承载件可以被配置为用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一个。部件承载件也可以是组合上述类型的部件承载件中的不同部件承载件的混合板。
在本申请的上下文中，术语“层结构”可以特别地表示连续层、图案化层或在共同平面内的多个非连贯岛。
在本申请的上下文中，术语“锥形盲孔”可以特别地表示竖向延伸到但不完全穿过层叠置件或电绝缘层结构的孔。优选地，盲孔可以形成为激光盲孔，即通过激光工艺但形成比率。更具体地，这样的激光盲孔可以是由一个或多个激光束的能量冲击而具有锥形形状的盲孔，该一个或多个激光束可以照射到叠置件的两个相反的主表面中的一个或电绝缘层结构上。然而，替代地也可以通过除激光处理之外的其他工艺形成盲孔，例如通过等离子体工艺等。
在本申请的上下文中，术语“镀层”可以特别地表示例如通过镀覆特别是通过在限定镀层形状的基部上的伽凡尼镀覆制造的三维弯曲或弯折的导电膜。例如，镀层的厚度可以比镀层在其长度和/或宽度方向上的延伸部小得多，特别是至少5倍小。特别地，这种镀层可以通过在叠置件或电绝缘层结构中形成盲孔之后进行镀覆来形成。在这样的镀覆程序之后，先前形成的盲孔仅部分地填充有构成镀层的导电材料，使得镀层在向上的方向上被分界表面界定，该分界表面可以例如部分是平坦的并且可以部分具有弯曲的(特别是凹形)形状。
在本申请的上下文中，术语“叠置件”可以特别地表示在彼此顶部形成的两个或更多个层结构的序列。
在本申请的上下文中，术语叠置件或层结构的“水平表面”可以特别地表示：当基本上为板形状的部件承载件的主表面放置在水平支撑件上时，叠置件的或者设置在水平平面内的基本上为板形状的部件承载件的层结构的至少部分平坦的表面区域。
根据该发明的示例性实施方式，提供了一种用于制造具有填充有导电材料的盲孔的部件承载件的制造方法，其中填充的盲孔的电可靠性是非常有利的。令人惊奇地发现的是，当满足用于填充部件承载件的盲孔的部分的镀层的特定设计规则时，所获得的部件承载件的电和机械可靠性是高的。这意味着当满足这种设计规则时，可以可靠地防止或至少强烈地抑制不期望的现象诸如填充盲孔的导电填充介质中的裂缝和/或填充有导电材料的盲孔内部中剩余的内部空隙。更具体地，所提到的设计规则涉及如下事实，即在盲孔的底部处的镀层的最小厚度为至少8μm。
根据该发明的示例性实施方式，可以提供在电绝缘层结构中的盲孔，其部分地或完全地填充有导电材料以形成部件承载件的迹线或线，这导致对应制造的部件承载件的高可靠性。考虑到所描述的通孔的金属填充层(一个或多个)的形成，这种部件承载件甚至可以符合严格的可靠性要求。更具体地，对于形成导电填充结构(特别是在盲孔中具有基本水平的延伸部的铜结构)通过控制镀覆，可以获得显著提高的可靠性性能。描述性地说，通过控制在盲孔底部的镀覆厚度，可以提高可靠性性能。因此，可以获得稳健且可靠的盲孔芯工艺。这种工艺也适合与改良型半添加剂处理(mSAP) 工艺流程兼容。
在下文中，将解释部件承载件和方法的其他示例性实施方式。
本领域技术人员知道的事实是：镀层(即，通过镀覆形成的层)其可以衬在盲孔的至少一部分侧壁和至少一部分底部孔中，以及电绝缘或导电层结构的至少一部分主表面可以在视觉上与其他导电材料诸如另一种镀覆结构、通过无电沉积形成的另一种结构、金属箔等分离或区分。当检查部件承载件截面时，该截面显示部件承载件的相邻构成部分与镀层之间的界面，这种区分是可能的。
在实施方式中，导电镀层是弯曲的层，特别地不是完全水平延伸，而是在截面视图中以两个边缘延伸。可以在上述镀层的顶部形成一个或多个另外的导电结构(诸如一个或多个另外的镀层)。因此，盲孔中的导电填充介质可以是部分地或完全地填充盲通孔的几个导电层的阵列。特别地，这些导电层可以基本上不水平地延伸，但是可以例如以两个边缘延伸以随后变得越来越水平。
在实施方式中，沿着盲孔的整个表面的镀层的厚度至少为8μm。换句话说，盲孔的底部和侧壁没有位置可以覆盖具有小于8μm的厚度的镀层的材料。事实证明，该设计规则允许获得具有高机械和电可靠性的部件承载件。
在实施方式中，叠置件的水平表面上的镀层的厚度(特别是最小厚度) 与盲孔底部处的镀层的最小厚度之间的比率在15％至40％之间的范围内，特别地是在20％至30％之间的范围内。当满足这种设计规则时(例如，在图1至图4所示的实施方式中)，特别是在超出限定盲孔的主要部分的电绝缘层结构的顶侧导电层结构的悬伸部区域中的裂缝倾向被强烈抑制。
在另一个实施方式中，叠置件的水平表面上的镀层的厚度(特别是最小厚度)与盲孔底部处的镀层的最小厚度之间的比率在20％至60％之间的范围内，特别地是在30％至50％之间的范围内。在改良型半添加剂处理 (mSAP)的情况下，在表面上可以存在具有厚度在在1μm至2μm之间的范围的铜箔，并且例如在铜箔上镀覆4μm厚。在这种情况下，在底部的最小厚度可以例如在8μm至12μm之间的范围内。例如，适当的比率然后可以在上述范围内。
在又一个实施方式中，叠置件的水平表面上的镀层的厚度(特别是最小厚度)与盲孔底部处的镀层的最小厚度之间的比率在20％至85％之间的范围内，特别地是在30％至75％之间的范围内。在高密度集成(HDI)的情况下，表面上可以存在厚度在例如8μm至11μm范围内的铜箔。在铜箔上的镀层的厚度可以例如在4μm至6μm之间的范围内。在这种情况下，在底部的最小厚度可以例如在8μm至13μm之间的范围内。例如，适当的比率然后可以在上述范围内。
在实施方式中，在盲孔中且背对远离叠置件的镀层的分界表面从盲孔的底部朝向侧向凹部侧向向外延伸，并且然后从凹部直到盲孔的外端侧向向内延伸。具有这种凹部的部件承载件显示出高可靠性。不希望受特定理论的束缚，目前假设镀层的材料可以被锚固在这种凹部或袋区中，这增加了经镀覆的盲孔的可靠性。
在实施方式中，在盲孔的底部的镀层的最小厚度至少为25μm。对于具有这种厚度的镀层，不会出现裂缝形成的问题。
在另一个实施方式中，在盲孔的底部的镀层的厚度在8μm至12μm之间的范围内。在此范围内获得了良好的结果。
在实施方式中，盲孔的底部至少部分地，优选地完全地由至少一个导电层结构中的一个界定。然后，镀层可以用作电连接元件，如迹线或线，用于接触界定在底部侧的盲孔的导电层结构。所提到的界定底部的导电层结构也可以接触嵌入叠置件中的部件，或者甚至可以是这种部件(例如半导体晶片(模具))的焊盘。
在实施方式中，该至少一个导电层结构中的一个具有限定盲孔的外端的窗口。所述导电层结构还可以限定在盲孔外侧的叠置件的水平表面的至少一部分。在本申请的上下文中，术语“窗口”可以特别地表示延伸穿过所述导电层结构例如由于该导电层结构的激光处理的通过孔，特别是圆形通过孔。描述性地说，激光束的能量可以去除窗口区域中的导电层结构的材料。因此，部件承载件可以包括具有窗口的图案化导电层结构(特别是金属箔)，该窗口可以与延伸到电绝缘层结构中的锥形盲孔基本对齐。因此，导电层可以附接到电绝缘层结构的主表面。优选地，导电层结构可以是铜箔。通过激光照射，窗口可以形成在导电层结构中，并且盲孔的下部可以形成在电绝缘层结构中。然而，也可以用另一种工艺(例如通过等离子体工艺)而不是通过激光处理来形成窗口。
在实施方式中，部件承载件在具有窗口的导电层结构与在其中形成盲孔的至少一个电绝缘层结构中的一个之间具有悬伸部。在本申请的上下文中，术语“悬伸部”可以特别地表示与相应窗口直接相邻的导电层结构的部分长度，在相应窗口部分长度上导电层结构侧向延伸超出(或以悬臂的方式自由悬挂)电绝缘层结构。因此，由于在悬伸的导电层结构下方的袋区中存在盲孔的一部分，所以相应的导电层结构的悬伸材料可以局部地不被沿着悬伸部的延伸部分的电绝缘层结构的材料支撑。上述陈述涉及可以局部不被支撑的悬伸材料的问题，应该说悬伸部可以涉及在相应导电层结构下面的基本上无树脂的区域。然而，本领域技术人员将理解，一些残留树脂甚至可能存在于与悬伸部相关的间隙内。为了定量地确定或测量悬伸部的值，可以测量在悬伸的导电层结构下直接底切的基本上不含树脂(其中树脂可以指电绝缘层结构)的长度(特别是即使它不是悬伸的导电层结构下面例如铜层的最后退的点或总浮雕)。换句话说，为了测量悬伸部，可以直接地测量导电层结构正下方的底切。优选地，第一导电层结构的悬伸部超出界定盲孔的电绝缘层结构的侧壁不超过10μm。结果，可以获得具有高可靠性的填充盲孔，因为可以利用这种小的悬伸部来防止裂缝的形成和其他不希望的现象。
在实施方式中，在叠置件的水平表面上或外部表面处的镀层的厚度(特别是最小厚度)在2μm至3μm之间的范围内。叠置件的外部表面处的镀层的厚度，即盲孔的外侧的厚度可以比(例如基本上杯形状的)盲孔中的小。
在实施方式中，部件承载件包括导电种子层(seed layer)，该导电种子层至少衬在盲孔上并且设置在叠置件和镀层之间。例如，种子层可以连续地衬在界定盲孔的整个表面和叠置件的水平表面的至少一部分(特别是连接部分)中。优选由铜制成的种子层可以例如通过无电沉积形成。在使用薄层(例如，具有在0.5μm至5μm之间的厚度，例如1μm)的导电材料诸如铜形成覆盖下表面的这样的种子层之后，可以优选通过镀覆或电流沉积 (例如，具有在5μm至30μm之间的范围内的厚度)在该种子层上形成大量的导电材料(优选铜)。这样的种子层或种子结构也可以作为多个(特别是非常薄的)层提供，例如具有在0.5μm至5μm之间的范围内的累积厚度。例如，钯和/或钛层可以在顶部覆盖有铜层以形成多个种子层。使用对应形成的镀层填充盲孔的这一程序已经证明是特别有效的。
在实施方式中，盲孔外端处的盲孔的直径不超过100μm。例如，盲孔的外端的直径在70μm至100μm之间的范围内，优选地在80μm至90μm之间的范围内。在实施方式中，盲孔的底部处的盲孔的直径在50μm至80μm 之间的范围内，优选地在60μm至70μm之间的范围内。考虑到盲孔的锥形的形状，盲孔的外部直径可以大于底部处的直径。
在实施方式中，电绝缘层结构是芯，特别是完全固化的预浸料。这种完全固化的芯可包含基本上不再能够交联但已经高度或完全交联的树脂。 C-阶段树脂可以是或可以不是100％交联的聚合物链，但可以至少具有高度交联的聚合物链的网络，使得最终产物不能热重整并且不可溶。因此，在随后的层压程序中，这样的材料不会再熔化或变得可流动，其中一个或多个导电层结构和/或电绝缘层结构可以层压在使用铜填充的盲孔(一个或多个)的芯的顶表面上。例如，这样的芯可以由FR4材料制成，即包括增强颗粒的树脂，诸如玻璃纤维或玻璃球。
在实施方式中，镀层还覆盖侧壁的至少一部分。例如，镀层可以连续地覆盖界定盲孔的整个表面和叠置件的连接的水平表面的至少一部分。在制造工艺过程中，可以首先用导电材料的薄种子层优选铜覆盖盲孔(并且可选地还覆盖盲孔外侧的水平表面)。随后，可以通过镀覆程序例如通过伽凡尼镀覆形成镀层。在这样的镀覆程序中，相应表面部分可以覆盖有较厚的导电材料层。因此，可以获得具有水平平坦部分的基本上U形状的镀层。
在实施方式中，部件承载件包括导电结构，其填充镀层上方的容积的至少一部分。这种导电结构可以是单层或可以是多个叠置件的层。这些层中的每个可以是弯曲的或平坦的。在已经完成形成镀层的镀覆程序之后，可以用其他导电材料诸如铜部分地或完全地填充在分界表面上方在盲孔内的剩余的空的空间。该填充表示为导电结构。优选地，这样的导电结构可以在与形成镀层的镀覆程序分开的一个或多个镀覆程序中形成。如部件承载件制造领域的技术人员所知，可以在制造的部件承载件的截面图中看到镀层和结构之间的过渡。因此，一方面的镀层和另一方面的结构可以在部件承载件的截面图中在视觉上分开。
在实施方式中，导电结构是至少一个另外的镀覆结构。还可以制造具有一系列多个后续镀覆结构的结构。在部件承载件的截面图中，一起形成结构的各个镀层可以在视觉上可检查并且可以在视觉上分离。
在实施方式中，镀层形成导电迹线，特别是用于接触表面安装在部件承载件上或嵌入部件承载件中的部件。换句话说，具有导电金属填充介质的盲孔可以形成经镀覆的盲孔。
在实施方式中，在盲孔的底部的镀层的最小厚度不超过40μm。通过防止镀层变得过厚，可以促进通过结构适当地填充镀层上方的容积。
在实施方式中，导电结构、镀层和至少一个导电层结构中的至少一者的一个或多个被图案化，特别是被普通地图案化。例如，这样的图案化的层序列可以形成至少一个导电迹线，特别是水平地延伸的。因此，在用导电材料填充盲孔的同时，还可以基于经镀覆的材料形成并精确地限定一个或多个导电迹线。这可以减少部件承载件制造的生态足迹。
在实施方式中，激光打孔包括形成窗口，该窗口至少部分地与盲孔对齐并延伸穿过叠置件在电绝缘层结构上的导电层结构。窗口和盲孔之间的轻微错位可能是由于在盲孔之外形成导电层结构的侧向悬伸部。然而，可以通过单次激光照射有效地去除外部导电层结构和下面的电绝缘层结构两者的材料。或者，可以进行多次激光照射。
在实施方式中，镀覆包括沿着盲孔的外侧的导电层结构的水平表面的至少一部分和在其上形成导电镀层的一部分并且沿着盲孔的表面延伸。例如，镀层可以沿着盲孔的整个外部表面以及沿着外部导电层结构的上部水平主表面的至少一部分连续地延伸。
在另一个实施方式中，该方法包括在电绝缘层结构的暴露主表面中形成盲孔，同时电绝缘层结构的相反主表面中的一个或两个被导电层结构覆盖或不被导电层结构覆盖。因此，可以在叠置件的电绝缘层结构和导电镀层之间不设置金属箔(特别是没有铜箔)。
在实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是所提到的电绝缘层结构(一个或多个)和导电层结构(一个或多个)的层压件，特别是通过施加机械压力和/或热能形成。所提到的叠置件可以提供板形状的部件承载件，其能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑。
在实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中部件承载件仍然为在其上安装部件提供了大的基础。此外，特别是作为嵌入的电子部件的示例的裸晶片，由于其较小的厚度，可以方便地嵌入到薄板中诸如印刷电路板。
在实施方式中，部件承载件被配置为由印刷电路板、基板(特别是IC 基板)和有机中介层组成的组中的一个。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示板形状的部件承载件，其通过将若干导电层结构与多个电绝缘层结构层压而形成，例如通过施加压力和/或通过供应热能。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，即所谓的预浸料或FR4材料。各种导电层结构可以通过形成穿过层压件的通过孔，例如通过激光打孔或机械打孔，并通过使用导电材料(特别是铜)填充它们，以期望的方式彼此连接，从而形成作为通过孔连接的通孔。在可以嵌入印刷电路板中的一个或多个部件的外侧，印刷电路板通常被配置用于在板形状印刷电路板的一个或两个相反表面上容纳一个或多个部件。它们可以通过焊接连接到相应的主表面。PCB的电介质部分可以由具有增强纤维的树脂(诸如玻璃纤维)构成。
在本申请的上下文中，术语“基板”可以特别地表示具有与待安装在其上的部件(特别是电子部件)基本相同大小的小部件承载件。更具体地，基板可以被理解为用于电连接或电网络的承载件以及与印刷电路板(PCB) 相当的部件承载件，然而具有相当高密度的侧向和/或竖向设置的连接。侧向连接例如是导电路径，而竖向连接可以是例如打孔。这些横向和/或竖向连接设置在基板内，并且可以用于提供容纳部件或未容纳部件(诸如裸晶片)的电和/或机械连接，尤其是IC芯片，使用印刷电路板或中间印刷电路板。因此，术语“基板”还包括“IC基板”。基板的电介质部分可以由具有增强颗粒的树脂(诸如增强球，特别是玻璃球)组成。
基板或中介层可以包括或由至少一层玻璃、硅(Si)或可光成像或可干蚀刻的有机材料，如基于环氧基增强材料(诸如环氧基增强膜)或聚合物化合物如聚酰亚胺、聚苯并恶唑或苯并环丁烯组成。
在实施方式中，至少一个电绝缘层结构包括由以下组成的组中的至少一种：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地FR-4或FR-5)；氰酸酯；聚亚苯基衍生物；玻璃(特别是玻璃纤维、玻璃球、多层玻璃、玻璃状材料)；预浸材料；可光成像电介质材料；聚酰亚胺；聚酰胺；液晶聚合物(LCP)；环氧基增强材料；聚四氟乙烯(铁氟龙)；陶瓷和金属氧化物。也可以使用诸如由玻璃(多层玻璃) 制成的增强材料诸如腹板、纤维或球体。尽管通常优选预浸料；FR4或环氧基增强膜或可光成像的电介质，但也可以使用其他材料。对于高频应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在部件承载件中实现为电绝缘层结构。
在实施方式中，至少一个导电层结构、镀层和结构中的至少一者包括由铜、铝、镍、银、金、钯和钨组成的组中的至少一种。尽管铜通常是优选的，但是其他材料或其涂覆形式也是可能的，特别是涂覆有超导材料诸如石墨烯之类。
至少一个部件可以表面安装在部件载体上和/或嵌入部件载体中，并且可以特别的选自由以下组成的组：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、传热单元(例如热管)、光导元件(例如光波导或光导体连接)、电子部件或其组合。例如，该部件可以是有源电子部件、无源电子部件、电子芯片、储存设备(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统 (MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而，其他部件可以嵌入在部件承载件中。例如，磁性元件可用作部件。这样的磁性元件可以是永磁元件(诸如铁磁元件、反铁磁元件、多铁元件或亚铁磁元件例如铁氧体磁芯)或者可以是顺磁元件。然而，该部件也可以是基板、中介层或另外的部件承载件，例如以板中板配置。该部件可以表面安装在部件承载件上和/或可以嵌入其内部。此外，还可以使用其他部件，特别是那些产生和发射电磁辐射和/或对于从环境传播的电磁辐射敏感的部件，可以用作部件。
在实施方式中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是多层结构的复合物，其通过施加压力和/或热量而叠置件并连接在一起。
根据下文将要描述的实施方式的示例，该发明的上述方面和其他方面是显而易见的，并且参考这些实施方式的示例对该发明的上述方面和其他方面进行解释。
附图说明
图1至图4示出了根据该发明的示例性实施方式，在执行通过激光照射处理制造具有激光盲孔的部件承载件的方法期间以及随后至少部分地使用导电填充介质填充激光盲孔获得的结构的截面图。
图5示出了根据本发明另一示例性实施方式的具有激光盲孔的部件承载件的示意性截面图。
图6示出了根据本发明另一示例性实施方式的具有激光盲孔形成在其中的暴露的电绝缘层结构的部件承载件的预制件的示意性截面图。
图7示出了根据该发明示例性实施方式的通过形成种子层并随后形成镀层而基于图6的预制件形成的部件承载件的示意性截面图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
图1至图4示出了根据本发明的示例性实施方式，在执行从顶侧通过激光照射处理制造具有激光盲孔113(如图4所示)的部件承载件100的方法期间，以及随后使用通过多个填充程序形成的导电填充介质来填充盲孔 113而获得的结构的截面图。
图1示出了层压层叠置件145，该层压层叠置件包括导电层结构152、 161和电绝缘层结构102。
第一导电层结构152设置在电绝缘层结构102的上主表面104上。第二导电层结构161嵌入在电绝缘层结构102的内部，即在电绝缘层结构102 的上主表面104和下主表面106之间。第一导电层结构152可以是层压铜箔。因此，第一导电层结构152是连续层。第一导电层结构152可以具有小于12μm，特别是小于5μm，例如在2μm至3μm之间的范围内的厚度d1。第二导电层结构161可以是图案化铜层。因此，第二导电层结构161是掩埋的迹线。第二导电层结构161可以具有小于10μm，特别是小于5μm，例如在2μm至3μm之间的范围内的厚度s。
在所示实施方式中，电绝缘层结构102可以包括树脂(特别是环氧树脂)，任选地包括增强颗粒，诸如玻璃纤维或玻璃球。例如，电绝缘层结构 102可以是薄芯。例如，电绝缘层结构102的竖向厚度D可以小于180μm，特别是小于110μm，例如在40μm至60μm之间的范围内。利用这种薄芯，可靠性问题尤为突出。
叠置件145的水平表面用参考编号143表示。
参照图2，通过执行照射到水平表面143上的激光照射115来形成激光盲孔113。激光处理可以通过适当的激光源，例如通过准分子激光和/或二氧化碳激光来执行。
激光照射115形成窗口114或延伸穿过电绝缘层结构102的上主表面 104上的第一导电层结构152的通过孔。因此，第一导电层结构152设置有限定盲孔113的外端窗口114。此外，激光照射115去除窗口114下方的电绝缘层结构102的材料，并且从而暴露第二导电层结构161。第二导电层结构161的暴露部分形成盲孔113的底部151。换句话说，盲孔113的底部151由第二导电层结构161界定。锥形盲孔113由侧壁112侧向界定。
同样如图2所示，可以在靠近窗口114的第一导电层结构152与形成盲孔113的主要部分的电绝缘层结构102之间形成侧向悬伸部155。优选地，悬伸部155的尺寸b不多于10μm。这可以通过在能量、持续时间等方面对应地调整激光照射115的参数来调整。
盲孔113的外端处的盲孔113的直径L以及因此窗口114的直径是小于或等于100μm，例如80μm。盲孔113的底部151处的锥形盲孔113的较小直径l可以小于L，例如可以是65μm。
为了获得图3中所示的部件承载件100，制成根据图2的激光盲孔113 以经受使用导电填充介质诸如铜来填充它的第一个程序。
为了实现这一点，优选首先执行无电沉积程序，从而形成铜的薄种子层144，覆盖(特别是在预处理之后，例如使用钯和/或钛)电绝缘层结构 102的侧壁112和界定激光盲孔113的底部151，以及覆盖第一导电层结构 152的暴露表面部分。对于侧壁112的示例，这可以在图3中的细节121中看到。种子层144的厚度e可以是例如0.5μm。然而，种子层144还可以具有在1μm之上的厚度和/或提供多个累积种子层。例如，种子层144的厚度或多个种子层的累积厚度可以在0.5μm至5μm之间的范围内。当提供多个种子层时，它们可以包括有机(例如聚合物)层、钯层和/或铜层。
随后，可以通过镀覆程序，特别是通过伽凡尼镀覆，在种子层144上沉积另外的导电材料(诸如铜)。因此，侧壁112、第二导电层结构161的底部壁151以及第一导电层结构152被导电填充介质诸如铜的较厚镀层146 覆盖。因此，所示结构包括导电镀层146，该导电镀层沿着盲孔113的外侧的叠置件145的水平表面143并且沿着盲孔113的整个暴露表面连续或不间断地延伸。如图所示，镀层146形成为由向上定向的上分界表面118界定。应该说技术人员众所周知的是，当对部件承载件100的截面进行成像时，分界表面118是清晰可见的。形成导电镀层146可以通过伽凡尼镀覆进行，优选在形成种子层144之后进行。
在激光盲孔113的最窄部分的区域中，即在底部151处，形成基本水平的桥结构110作为连接相对的侧壁112的镀层146的一部分。镀层146 的凹形上限制表面对应于分界表面118。
当在叠置件145的外部水平表面143处的镀层146的厚度d2在2μm至3μm之间的范围内例如2.5μm时，可以获得在可靠性方面的良好结果。在所示实施方式中，镀层146在叠置件145的水平表面143上具有均匀的或至少基本均匀的厚度d2。在其他实施方式中，当镀层146在叠置件145的水平表面143上不具有均匀的厚度d2时，在叠置件145的水平表面143上的镀层146的最小厚度d2可以在2μm至3μm之间的范围内。
甚至更重要的是，镀层146应该在盲孔113的底部151处具有至少8μm 的最小厚度d3。根据图3，最小厚度d3是镀层146的竖向厚度。当满足该设计规则时，可以获得具有高电可靠性的部件承载件100。例如，d3在8μm 至12μm之间的范围内或甚至至少25μm。在所示实施例中，盲孔113内的镀层146的厚度是不均匀的。为了促进使用结构148适当地填充镀层146 上方的容积，防止镀层146变得过厚可能是有利的。例如，如果需要非常可靠的部件承载件100，则底部151上的镀层146的最小厚度d3的最大值可以限制为40μm。否则，厚度也可以高于40μm。
当叠置件145的外部上水平表面143上的镀层146的最小厚度d2与盲孔113的底部151处的镀层146的最小厚度d3之间的比率d2/d3在20％至 30％之间的范围，例如约25％时，可以获得特别高的可靠性。当满足该设计规则时，可以非常安全地防止具有在图3中使用参考编号197、199表示的高裂缝风险的区域引起可靠性问题。
在所示实施方式中，经镀覆的导电镀层146沿着叠置件145的整个外部上水平表面143并沿着盲孔113的整个表面延伸。
如图3所示，盲孔113中且背对远离叠置件145的镀层146的分界表面118从盲孔113的底部151朝向周向侧向凹部153侧向向外延伸，并且然后从凹部153直到盲孔113的外端侧向向内延伸。周向凹部153可以用作具有可以将导电材料适当地施加到其的适度底切的袋区。
实验表明，特别是部件承载件100的区域197和199可能特别容易形成不希望的裂缝。然而，分析还表明，如果底部151上的镀覆结构146的最小厚度d3为至少8μm，则可以强烈地抑制正确形成的倾向。协同地，如果另外地比率d2/d3为约25％±5％，则可以更强地抑制裂缝形成的倾向。
参照图4，可以形成填充在分界表面118和部件承载件100的上主表面之间的主要部分的导电结构148。这可以通过在形成镀层146的先前镀覆程序之后执行一个或多个另外的伽凡尼镀覆程序来完成。因此，如细节190 所示，可以形成多个另外的镀覆结构187、188、189，作为结构148的构成部分。因此，可以通过执行一个或多个另外的镀覆程序来获得根据图4的部件承载件100。由此，可以获得结构148，其可以例如由铜构成。在所示实施方式中，小倾角125保留在所示部件承载件100的上侧。在其他实施方式中，结构148几乎完全填充分界表面118上方的剩余凹部。本领域技术人员将理解，当对部件承载件100的截面进行成像时，分界表面118是清晰可见的。
在所示实施方式中，所示的部件承载件100可以是层压型板形状的部件承载件100，诸如印刷电路板(PCB)。
图4还示出了外部导电层结构152、镀层146和导电结构148在盲孔 113的外侧的电绝缘层结构102的水平表面上共同形成图案，以形成叠置件的层序列，该序列形成导电迹线198。因此，用于连接目的的至少一个导电迹线198可以与盲孔113的填充同时形成。
图5示出了根据本发明另一示例性实施方式的具有激光盲孔113的部件承载件100的示意性截面图。
与根据图1至图4的实施方式相反，在电绝缘层结构102的外部主表面104上没有第一导电层结构152的情况下执行根据图5制造的部件承载件100的制造程序。换句话说，激光打孔可以直接在电绝缘层结构102的电介质表面上执行。在参考图3描述的镀覆程序期间，在用于获得图5中所示的部件承载件100的对应制造方法中，电绝缘层结构102的暴露的电介质表面也被镀覆结构146的材料覆盖。因此，在镀覆之前将导电层结构152连接到电绝缘层结构102的外部主表面104可能是不必要的，这使得制造方法简单。
此外，图5示出了在第二导电层结构161下方，部件191嵌入在叠置件145中并且经由第二导电层结构161、镀覆结构146与形成迹线的结构 148电连接。例如，嵌入的部件191可以是半导体芯片以及第二导电层结构 161可以是部件191的焊盘。
图5还示出了镀层146和导电结构148在盲孔113的外侧的电绝缘层结构102的水平表面143上共同形成图案，以形成叠置件的层序列，该序列形成另外的导电迹线198。因此，用于连接目的的至少一个另外的导电迹线198可以与盲孔113的填充同时形成。
图6示出了根据本发明另一示例性实施方式的具有激光盲孔113形成在其中的暴露的电绝缘层结构102的部件承载件100的预制件的示意性截面图。因此，当形成激光盲孔113时，电绝缘层结构102的上主表面未被金属材料覆盖。
图7示出了根据该发明示例性实施方式的通过形成种子层144并随后形成镀层146(如细节194所示)而基于图6的预制件形成的部件承载件 100的示意性截面图。镀层146连续地衬在电绝缘层结构102的外部水平平坦主表面部分以及限定盲孔113的整个表面中。
应当注意，术语“包括”不排除其他元件或步骤，并且“一(a)”或“一个(an)”不排除多个。还可以组合与不同实施方式相关联的描述的元件。
还应注意，权利要求中的参考标记不应被解释为限制权利要求的范围。
本发明的实现不限于图中所示和上面描述的优选实施方式。代替的是，即使在基本上不同的实施方式的情况下，也可以使用所示的解决方案和根据本发明的原理的多种变型。

Claims (53)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
叠置件(145)，所述叠置件包括至少一个导电层结构和至少一个电绝缘层结构(102)；
渐缩盲孔(113)，所述渐缩盲孔形成在所述叠置件(145)中；
导电镀层(146)，所述导电镀层沿着所述叠置件(145)的位于所述渐缩盲孔(113)外部的水平表面(143)的至少一部分且沿着所述渐缩盲孔(113)的表面的至少一部分延伸；
其中，位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)至少为8μm，
其中，所述导电镀层(146)的位于所述渐缩盲孔(113)中且背对所述叠置件(145)的分界表面(118)从所述渐缩盲孔(113)的底部(151)朝向侧向凹部(153)侧向向外地延伸，并且随后从所述侧向凹部(153)侧向向内地延伸直至所述渐缩盲孔(113)的外端。
2.根据权利要求1所述的部件承载件(100)，包括以下特征中的一者：
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于15％至40％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于20％至60％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于20％至85％之间的范围内。
3.根据权利要求1所述的部件承载件(100)，包括以下特征中的一者：
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于15％至40％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于20％至60％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于20％至85％之间的范围内。
4.根据权利要求1所述的部件承载件(100)，包括以下特征中的一者：
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于20％至30％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于30％至50％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于30％至75％之间的范围内。
5.根据权利要求1所述的部件承载件(100)，包括以下特征中的一者：
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于20％至30％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于30％至50％之间的范围内；
其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)与位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)之间的比率是在介于30％至75％之间的范围内。
6.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)为至少25μm。
7.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)是在介于8μm至12μm之间的范围内。
8.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述渐缩盲孔(113)的底部(151)至少部分地由所述至少一个导电层结构中的一者限界。
9.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述渐缩盲孔(113)的底部(151)完全地由所述至少一个导电层结构中的一者限界。
10.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的厚度(d2)是在介于2μm至3μm之间的范围内。
11.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，位于所述叠置件(145)的水平表面(143)上的所述导电镀层(146)的最小厚度(d2)是在介于2μm至3μm之间的范围内。
12.根据权利要求1至5中的任一项所述的部件承载件(100)，包括导电种子层(144)，所述导电种子层至少衬置在所述渐缩盲孔(113)的至少一部分中并且设置在所述叠置件(145)与所述导电镀层(146)之间。
13.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述渐缩盲孔(113)的外端的直径(L)不超过100μm。
14.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述渐缩盲孔(113)的底部(151)的直径(l)是在介于50μm至80μm之间的范围内。
15.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述渐缩盲孔(113)的底部(151)的直径(l)是在介于60μm至70μm之间的范围内。
16.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述电绝缘层结构(102)是芯部。
17.根据权利要求16所述的部件承载件(100)，其中，所述芯部是完全固化的预浸件。
18.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述导电镀层(146)还覆盖所述叠置件(145)的对所述渐缩盲孔(113)进行限界的侧壁(112)的至少一部分。
19.根据权利要求1至5中的任一项所述的部件承载件(100)，包括导电结构(148)，所述导电结构填充位于所述导电镀层(146)与所述渐缩盲孔(113)外部之间的至少一部分容积。
20.根据权利要求19所述的部件承载件(100)，其中，所述导电结构(148)包括至少一个另外的镀覆结构或层。
21.根据权利要求19所述的部件承载件(100)，其中，所述导电结构(148)是由至少一个另外的镀覆结构或层组成。
22.根据权利要求19所述的部件承载件(100)，其中，所述导电结构(148)包括多个叠置的镀覆结构(187至189)或层。
23.根据权利要求19所述的部件承载件(100)，其中，所述导电结构(148)是由多个叠置的镀覆结构(187至189)或层组成。
24.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述导电镀层(146)形成导电迹线。
25.根据权利要求24所述的部件承载件(100)，其中，所述导电迹线用于与被表面安装在所述部件承载件(100)上和/或嵌入所述部件承载件(100)中的至少一个部件(191)相接触。
26.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)不超过40μm。
27.根据权利要求19所述的部件承载件(100)，其中，所述至少一个导电层结构中的至少一者、所述导电镀层(146)以及所述导电结构(148)中的一者或多者是带图案的，以用于限定至少一个导电迹线(198)。
28.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，在所述叠置件(145)的所述电绝缘层结构(102)与所述导电镀层(146)之间没有设置金属箔。
29.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，在截面视图中，所述导电镀层(146)是弯曲的层。
30.根据权利要求29所述的部件承载件(100)，其中，所述弯曲的层不是完全水平地延伸，而是延伸成带有两个边缘。
31.根据权利要求19所述的部件承载件(100)，包括以下特征中的至少一者：
所述部件承载件(100)包括表面安装在所述部件承载件(100)上和/或嵌入所述部件承载件(100)中的至少一个部件，
其中，所述至少一个导电层结构、所述导电镀层(146)和所述导电结构(148)中的至少一者包括由铜、铝、镍、银、金、钯和钨组成的组中的至少一者，所提到的铜、铝、镍、银、金、钯和钨中的任何一种涂覆有导电材料；
其中，所述至少一个电绝缘层结构(102)中的至少一者包括由树脂；FR-4；FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基增强材料；聚四氟乙烯；陶瓷和金属氧化物组成的组中的至少一者；
其中，所述部件承载件(100)成形为板；
其中，所述部件承载件(100)被构造为层压型部件承载件(100)。
32.根据权利要求31所述的部件承载件(100)，所述至少一个部件选自传热单元、光导元件、发射器和/或接收器和另外的部件承载件。
33.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为电子部件。
34.根据权利要求33所述的部件承载件(100)，其中，所述电子部件为有源电子部件或无源电子部件。
35.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为非导电嵌体和/或导电嵌体。
36.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为能量收集单元、信号处理部件或机电换能器。
37.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为存储装置、功率管理部件、密码部件或磁性元件。
38.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为滤波器、光电接口元件、电压转换器、致动器、电容器、电阻器、电感、蓄电池、开关、摄像机或天线。
39.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为集成电路。
40.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为电子芯片。
41.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为逻辑芯片。
42.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为微机电系统。
43.根据权利要求31所述的部件承载件(100)，其中，所述至少一个部件为微处理器。
44.根据权利要求31所述的部件承载件(100)，其中，所述导电材料是石墨烯。
45.根据权利要求31所述的部件承载件(100)，其中，所述树脂是增强或非增强树脂。
46.根据权利要求31所述的部件承载件(100)，其中，所述树脂是环氧树脂或双马来酰亚胺-三嗪树脂。
47.根据权利要求19所述的部件承载件(100)，其中，所述部件承载件(100)被构造为由印刷电路板和基板组成的组中的一者。
48.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供叠置件(145)，所述叠置件(145)包括导电层结构和电绝缘层结构(102)；
至少部分地在所述电绝缘层结构(102)中形成渐缩盲孔(113)；
沿着所述电绝缘层结构(102)的位于所述渐缩盲孔(113)外部的水平表面的至少一部分镀覆导电镀层(146)，并且使所述导电镀层沿着所述渐缩盲孔(113)的表面的至少一部分延伸；
其中，位于所述渐缩盲孔(113)的底部(151)处的所述导电镀层(146)的最小厚度(d3)至少为8μm，
其中，所述导电镀层(146)的位于所述渐缩盲孔(113)中且背对所述叠置件(145)的分界表面(118)从所述渐缩盲孔(113)的底部(151)朝向侧向凹部(153)侧向向外地延伸，并且随后从所述侧向凹部(153)侧向向内地延伸直至所述渐缩盲孔(113)的外端。
49.根据权利要求48所述的方法，其中，所述方法还包括：通过激光打孔而至少部分地在所述电绝缘层结构(102)中形成渐缩盲孔(113)。
50.根据权利要求49所述的方法，其中，所述导电镀层(146)被镀覆在所述电绝缘层结构(102)的位于所述渐缩盲孔(113)外部的水平表面的至少一部分上方。
51.根据权利要求48至50中的任一项所述的方法，其中，形成所述渐缩盲孔包括形成延伸穿过叠置在所述电绝缘层结构(102)上的所述导电层结构的窗口(114)，其中所述窗口(114)形成所述渐缩盲孔(113)的一部分，并且所述窗口(114)至少部分地与所述渐缩盲孔(113)的位于所述电绝缘层结构(102)中的另外的部分对准。
52.根据权利要求51所述的方法，其中，所述镀覆包括：沿着所述导电层结构的位于所述渐缩盲孔(113)外部的水平表面(143)的至少一部分并且在所述导电层结构的位于所述渐缩盲孔(113)外部的水平表面(143)的至少一部分上形成所述导电镀层(146)的一部分；并且使所述导电镀层沿着所述渐缩盲孔(113)的表面的至少一部分延伸。
53.根据权利要求48至50中的任一项所述的方法，其中，所述方法包括在所述电绝缘层结构(102)的暴露的主表面中形成所述渐缩盲孔(113)，同时所述电绝缘层结构(102)的相反的主表面中的一者或两者不被所述导电层结构覆盖。
CN201910101367.5A 2019-01-31 2019-01-31 一种部件承载件以及制造部件承载件的方法 Active CN111508926B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910101367.5A CN111508926B (zh) 2019-01-31 2019-01-31 一种部件承载件以及制造部件承载件的方法
US16/774,642 US11219129B2 (en) 2019-01-31 2020-01-28 Component carrier with blind hole filled with an electrically conductive medium and fulfilling a minimum thickness design rule
TW109201178U TWM605446U (zh) 2019-01-31 2020-01-31 一種部件承載件
DE102020102372.3A DE102020102372A1 (de) 2019-01-31 2020-01-31 Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
US17/457,681 US11700690B2 (en) 2019-01-31 2021-12-06 Component carrier with blind hole filled with an electrically conductive medium and fulfilling a minimum thickness design rule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910101367.5A CN111508926B (zh) 2019-01-31 2019-01-31 一种部件承载件以及制造部件承载件的方法

Publications (2)

Publication Number Publication Date
CN111508926A CN111508926A (zh) 2020-08-07
CN111508926B true CN111508926B (zh) 2022-08-30

Family

ID=71615146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910101367.5A Active CN111508926B (zh) 2019-01-31 2019-01-31 一种部件承载件以及制造部件承载件的方法

Country Status (4)

Country Link
US (2) US11219129B2 (zh)
CN (1) CN111508926B (zh)
DE (1) DE102020102372A1 (zh)
TW (1) TWM605446U (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114178710B (zh) * 2020-08-24 2024-11-26 奥特斯(中国)有限公司 部件承载件及其制造方法
US12009315B2 (en) 2020-09-03 2024-06-11 AT&SAustria Technologie & Systemtechnik AG Component carrier structure connectable by electrically conductive connection medium in recess with cavity having surface profile
KR102881007B1 (ko) * 2020-10-22 2025-11-04 삼성전기주식회사 인쇄회로기판
JP7799450B2 (ja) * 2021-11-25 2026-01-15 日東電工株式会社 配線回路基板およびその製造方法
CN117460154A (zh) * 2022-07-18 2024-01-26 奥特斯科技(重庆)有限公司 部件承载件、制造部件承载件的方法和设备
DE102023200908A1 (de) * 2023-02-03 2024-08-08 Karlsruher Institut für Technologie, Körperschaft des öffentlichen Rechts Verfahren zur Herstellung einer elektrischen Leitungsanordnung und elektrische Leitungsanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
CN207022286U (zh) * 2017-01-13 2018-02-16 奥特斯(中国)有限公司 用于制造部件承载件的半成品及其部件承载件
CN110891366A (zh) * 2018-09-10 2020-03-17 奥特斯奥地利科技与系统技术有限公司 具有感光性介电层和结构化导电层的部件承载件

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
US4447291A (en) * 1983-08-31 1984-05-08 Texas Instruments Incorporated Method for via formation in HgCdTe
GB9015820D0 (en) * 1990-07-18 1990-09-05 Raychem Ltd Processing microchips
JPH07106905A (ja) * 1993-10-06 1995-04-21 Matsushita Electric Ind Co Ltd 発振子
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法
US6405431B1 (en) * 1996-06-27 2002-06-18 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US5904561A (en) * 1996-06-28 1999-05-18 Vanguard International Semiconductor Corporation Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit
US5693562A (en) * 1996-06-28 1997-12-02 Vanguard International Semiconductor Corporation Method for forming a barrier metal film with conformal step coverage in a semiconductor integrated circuit
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
US6180526B1 (en) * 1999-09-17 2001-01-30 Industrial Technology Research Institute Method for improving conformity of a conductive layer in a semiconductor device
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6602782B2 (en) * 2000-05-31 2003-08-05 Samsung Electronics Co., Ltd. Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
DE10048489C1 (de) * 2000-09-29 2002-08-08 Siemens Ag Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
AU2002356147A1 (en) * 2001-08-24 2003-03-10 Schott Glas Method for producing contacts and printed circuit packages
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP2005072168A (ja) * 2003-08-22 2005-03-17 Nitto Denko Corp 両面配線回路基板およびその製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
EP1713314A4 (en) * 2004-02-04 2010-06-02 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
US7543376B2 (en) * 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
US7263769B2 (en) * 2004-10-20 2007-09-04 Matsushita Electric Industrial Co., Ltd. Multi-layered flexible print circuit board and manufacturing method thereof
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR100783467B1 (ko) * 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
US8710402B2 (en) * 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
US7875809B2 (en) * 2007-06-21 2011-01-25 Kinsus Interconnect Technology Corp. Method of fabricating board having high density core layer and structure thereof
EP2186132B1 (en) * 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
US7615489B1 (en) * 2008-10-22 2009-11-10 Applied Materials, Inc. Method for forming metal interconnects and reducing metal seed layer overhang
US9232654B2 (en) * 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2010144792A1 (en) * 2009-06-11 2010-12-16 Rogers Corporation Dielectric materials, methods of forming subassemblies therefrom, and the subassemblies formed therewith
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
US8020292B1 (en) * 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
KR20120017245A (ko) * 2010-08-18 2012-02-28 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101167466B1 (ko) * 2010-12-30 2012-07-26 삼성전기주식회사 다층 인쇄회로기판 그 제조방법
WO2012151563A2 (en) * 2011-05-04 2012-11-08 Dxupclose Device and method for identifying microbes and counting microbes and determining antimicrobial sensitivity
US9768371B2 (en) * 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
JP6119121B2 (ja) * 2012-06-14 2017-04-26 ソニー株式会社 調光器、撮像素子および表示装置
US10053366B2 (en) * 2012-12-12 2018-08-21 William Marsh Rice Univerisity Methods of controllably forming bernal-stacked graphene layers
US20140166355A1 (en) * 2012-12-18 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
JP6327463B2 (ja) * 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN108091670B (zh) * 2016-11-22 2022-04-15 天马微电子股份有限公司 显示装置及其制造方法
US10446332B2 (en) * 2017-01-25 2019-10-15 Alexander Graziani Mancevski Ultrathin asymmetric nanoporous-nickel graphene-copper based supercapacitor
CN106898578B (zh) * 2017-03-30 2019-08-06 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、阵列基板及显示装置
WO2019039237A1 (ja) * 2017-08-21 2019-02-28 住友電工プリントサーキット株式会社 プリント配線板
KR101942747B1 (ko) * 2017-12-15 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US20190363039A1 (en) * 2018-05-22 2019-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing process
US11177234B2 (en) * 2018-06-25 2021-11-16 Intel Corporation Package architecture with improved via drill process and method for forming such package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
CN207022286U (zh) * 2017-01-13 2018-02-16 奥特斯(中国)有限公司 用于制造部件承载件的半成品及其部件承载件
CN110891366A (zh) * 2018-09-10 2020-03-17 奥特斯奥地利科技与系统技术有限公司 具有感光性介电层和结构化导电层的部件承载件

Also Published As

Publication number Publication date
CN111508926A (zh) 2020-08-07
TWM605446U (zh) 2020-12-11
DE102020102372A1 (de) 2020-08-06
US20200253054A1 (en) 2020-08-06
US11219129B2 (en) 2022-01-04
US20220095457A1 (en) 2022-03-24
US11700690B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
CN111508926B (zh) 一种部件承载件以及制造部件承载件的方法
US11810844B2 (en) Component carrier and method of manufacturing the same
US11546990B2 (en) Component carrier with bridge structure in through hole fulfilling minimum distance design rule
CN111511105B (zh) 具有用额外镀覆结构和桥结构填充的通孔的部件承载件
US20100224397A1 (en) Wiring board and method for manufacturing the same
US10531577B1 (en) Forming through holes through exposed dielectric material of component carrier
US12400968B2 (en) Component with dielectric layer for embedding in component carrier
US10440835B1 (en) Forming through holes through exposed dielectric material of component carrier
US11452212B2 (en) Component carrier with electrically conductive layer structures having windows defined by a conformal mask and tapering at least partially
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN112584611B (zh) 具有延伸穿过多个介电层的通孔的部件承载件
US20190357364A1 (en) Component Carrier With Only Partially Filled Thermal Through-Hole
CN116709645A (zh) 制造部件承载件的方法及部件承载件
US11483927B2 (en) Component carrier with electrically reliable bridge with sufficiently thick vertical thickness in through hole of thin dielectric
EP3570645B1 (en) Component carrier with only partially filled thermal through-hole
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US12219701B2 (en) Component carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant