CN111508426B - 像素电路及其驱动方法、显示面板 - Google Patents
像素电路及其驱动方法、显示面板 Download PDFInfo
- Publication number
- CN111508426B CN111508426B CN202010479787.XA CN202010479787A CN111508426B CN 111508426 B CN111508426 B CN 111508426B CN 202010479787 A CN202010479787 A CN 202010479787A CN 111508426 B CN111508426 B CN 111508426B
- Authority
- CN
- China
- Prior art keywords
- node
- terminal
- transistor
- circuit
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开提供一种像素电路及其驱动方法、显示面板，涉及显示技术领域，用于降低显示画面发生闪烁现象的几率。像素电路包括：驱动子电路、第一复位子电路、写入子电路、发光器件和发光控制子电路。驱动子电路包括驱动晶体管和存储电容；驱动晶体管的栅极连接第一节点，第一极连接第二节点，第二极连接第三节点。第一复位子电路至少连接第三节点、第一复位信号端和初始化信号端。写入子电路连接第一扫描端、第二扫描端、数据端、第一节点、第二节点和第三节点。发光器件的阴极连接第二电压端。发光控制子电路连接第二节点、第三节点、第一电压端、第一使能信号端、第二使能信号端和发光器件的阳极。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术
随着显示技术的发展，自发光显示装置，例如，有机发光二极管(organic lightemitting diode，OLED)、微型发光二极管(Micro Light Emitting Diode，Micro LED)，迷你发光二极管(Mini Light Emitting Diode，Mini LED)等显示装置因具有自发光、对比度高、能耗低、视角广、响应速度快等特点，具有广阔的发展前景。
发明内容
本公开的实施例提供一种像素电路及其驱动方法、显示面板，用于降低显示画面发生闪烁现象的几率。
为达到上述目的，本公开的实施例采用如下技术方案：
一方面，本公开实施例提供一种像素电路，该像素电路包括：驱动子电路、第一复位子电路、写入子电路、发光器件和发光控制子电路。所述驱动子电路包括：驱动晶体管和存储电容；所述驱动晶体管的栅极与第一节点连接，驱动晶体管的第一极与第二节点连接，驱动晶体管的第二极与第三节点连接；存储电容，包括第一存储电极和第二存储电极，所述第一存储电极与所述第一节点连接，所述第二存储电极与第一电压端连接。所述第一复位子电路，至少连接所述第三节点、第一复位信号端和初始化信号端；所述第一复位子电路被配置为在初始化阶段，至少在所述第一复位信号端接收的第一复位信号的控制下，将来自所述初始化信号端的初始化信号传输至所述第三节点。所述写入子电路，连接第一扫描端、第二扫描端、数据端、所述第一节点、所述第二节点和所述第三节点；所述写入子电路被配置为在所述初始化阶段，在所述第一扫描端接收的第一扫描信号的控制下，将所述第三节点上的所述初始化信号传输至所述第一节点，以对所述第一节点进行复位；在数据写入阶段，在所述第一扫描端接收的所述第一扫描信号和所述第二扫描端接收的第二扫描信号的控制下，将所述数据端接收的数据信号写入至所述第一节点并对所述驱动晶体管进行阈值电压补偿。所述发光器件，包括阳极和阴极，所述阴极连接第二电压端。所述发光控制子电路，连接所述第二节点、所述第三节点、所述第一电压端、第一使能信号端、第二使能信号端和所述发光器件的阳极；所述发光控制子电路被配置为在发光阶段，在所述第一使能信号端接收的第一使能信号和所述第二使能信号端接收的第二使能信号的控制下，将所述第一电压端的电压信号传输至所述第二节点，并将所述驱动晶体管输出的电流传输至所述发光器件，以使所述发光器件发光。
在一些实施例中，所述像素电路还包括：第二复位子电路。所述第二复位子电路，连接所述发光器件的阳极、第二复位信号端和所述初始化信号端；所述第二复位子电路被配置为在所述初始化阶段或所述数据写入阶段，在所述第二复位信号端接收的第二复位信号的控制下，将来自所述初始化信号端的所述初始化信号传输至所述发光器件的阳极，对所述阳极进行复位。
在一些实施例中，所述第一复位信号端和所述第二复位信号端连接同一复位信号端。
在一些实施例中，所述发光控制子电路包括第一子电路和第二子电路。所述第一子电路连接所述第二节点、所述第一电压端和所述第一使能信号端；所述第一子电路被配置为在发光阶段，在所述第一使能信号端的所述第一使能信号的控制下，将所述第一电压端的电压信号传输至所述第二节点；所述第二子电路连接所述第三节点、所述第二使能信号端和所述发光器件的阳极；所述第二子电路被配置为在发光阶段，在所述第二使能信号端的所述第二使能信号的控制下，将所述驱动晶体管输出的电流传输至所述发光器件。
在一些实施例中，所述第一使能信号端、所述第二使能信号端连接同一使能信号端。
在一些实施例中，所述初始化信号端与所述发光器件的阳极连接。
在一些实施例中，所述第二子电路与所述第一复位子电路复用，所述第一复位信号端与所述第二使能信号端为同一信号端；所述信号端被配置在所述初始化阶段输出所述第一复位信号，在所述发光阶段输出所述第二使能信号。
在一些实施例中，所述第一扫描端和所述第二扫描端连接同一扫描端。
在一些实施例中，所述写入子电路包括第三子电路和第四子电路。所述第三子电路连接所述第二扫描端、所述数据端和所述第二节点；所述第三子电路被配置为在所述第二扫描端的所述第二扫描信号的控制下，至少在数据写入阶段开启，将所述数据端接收的数据信号传输至所述第二节点；所述第四子电路连接所述第一扫描端、所述第一节点和所述第三节点，所述第四子电路被配置为在所述第一扫描端接收的所述第一扫描信号的控制下，在所述初始化阶段和所述数据写入阶段开启，并在所述初始化阶段将所述第三节点上的所述初始化信号传输至所述第一节点，在所述数据写入阶段将所述第二节点的所述数据信号写入至所述第一节点并对所述驱动晶体管进行阈值电压补偿。
在一些实施例中，所述第一复位子电路包括第一晶体管，所述第一晶体管的栅极连接所述第一复位信号端，所述第一晶体管的第一极连接所述初始化信号端，所述第一晶体管的第二极连接所述第三节点。
在一些实施例中，所述第二复位子电路包括第二晶体管，所述第二晶体管的栅极连接所述第二复位信号端，所述第二晶体管的第一极连接所述初始化信号端，所述第二晶体管的第二极连接所述发光器件的阳极。
在一些实施例中，所述第一子电路包括第三晶体管，所述第三晶体管的栅极连接所述第一使能信号端，所述第三晶体管的第一极连接所述第一电压端，所述第三晶体管的第二极连接所述第二节点；所述第二子电路包括第四晶体管，所述第四晶体管的栅极连接所述第二使能信号端，所述第四晶体管的第一极连接所述第三节点，所述第四晶体管的第二极连接所述发光器件的阳极。
在一些实施例中，所述第三子电路包括第五晶体管，所述第五晶体管的栅极连接所述第二扫描端，所述第五晶体管的第一极连接所述数据端，所述第五晶体管的第二极连接所述第二节点。
在一些实施例中，所述第四子电路包括第六晶体管，所述第六晶体管的栅极连接所述第一扫描端，所述第六晶体管的第一极连接所述第三节点，所述第六晶体管的第二极连接所述第一节点。
在一些实施例中，所述第四子电路包括第七晶体管和第八晶体管；所述第七晶体管的栅极与所述第一扫描端连接，所述第七晶体管的第一极与所述第三节点连接，所述第七晶体管的第二极与第四节点连接；所述第八晶体管的栅极与所述第一扫描端连接，所述第八晶体管的第一极与所述第四节点连接，所述第八晶体管的第二极与所述第一节点连接。
在一些实施例中，所述第一复位子电路包括第九晶体管和所述第七晶体管；所述第九晶体管的栅极与所述第一复位信号端连接，所述第九晶体管的第一极与所述初始化信号端连接，所述第九晶体管的第二极与所述第四节点连接。
另一方面，本公开实施例提供一种显示面板，包括上述像素电路。
在一些实施例中，所述显示面板具有多个呈阵列排布的亚像素区，每个亚像素区设置有一个所述像素电路。所述显示面板还包括多条扫描线，位于同一行的所有像素电路连接的第一扫描端和第二扫描端均连接一条扫描线；或者，所述显示面板还包括多条第一扫描线和多条第二扫描线，位于同一行的所有像素电路连接的第一扫描端和第二扫描端分别连接第一扫描线和第二扫描线。
在一些实施例中，位于同一行的所有像素电路连接的第一扫描端和第二扫描端均连接一条扫描线，位于第n行的所有像素电路连接的第一复位信号端连接与第n-1行像素电路对应的所述扫描线。
再一方面，本公开实施例提供一种上述像素电路的驱动方法，包括：在一图像帧的初始化阶段：向第一复位信号端输入第一复位信号，以使第一复位子电路将来自初始化信号端的初始化信号传输至第三节点；向第一扫描端输入第一扫描信号，以使写入子电路将所述第三节点上的所述初始化信号传输至第一节点，以对所述第一节点进行复位；在一图像帧的数据写入阶段：向所述第一扫描端输入所述第一扫描信号，向第二扫描端输入第二扫描信号，并向数据端输入数据信号，以使写入子电路将所述数据端接收的数据信号写入至所述第一节点，对驱动晶体管进行阈值电压补偿；在一图像帧的发光阶段：向第一使能信号端输入第一使能信号，并向第二使能信号端输入第二使能信号，以使发光控制子电路将第一电压端的电压信号传输至第二节点，并将所述驱动晶体管输出的电流传输至发光器件，使所述发光器件发光。
在一些实施例中，所述驱动方法还包括：在一图像帧的初始化阶段，向所述数据端输入所述数据信号。
本公开一些实施例提供的像素电路，写入子电路与第一节点(驱动晶体管的栅极)连接，第一复位子电路与第三节点连接，与相关技术中的像素电路相比，只有写入子电路与驱动晶体管的栅极直接连接。这样一来，对驱动晶体管的栅极电压的影响较小，在发光阶段，驱动晶体管的栅极的电压的变化量减小，从而对发光器件的发光性能影响降低，进而可以改善显示面板的发光性能，降低显示画面发生闪烁现象的几率。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1A为相关技术提供的一种驱动电路的结构图；
图1B为相关技术提供的另一种驱动电路的结构图；
图1C为相关技术提供的一种像素电路中驱动晶体管栅极电压变化的示意图；
图2为本公开实施例提供的一种显示面板的俯视结构图；
图3A为本公开实施例提供的一种像素电路的结构图；
图3B为本公开实施例提供的一种像素电路和相关技术提供的一种像素电路中的驱动晶体管栅极电压的模拟结果图；
图4为本公开实施例提供的一种像素电路的驱动方法流程图；
图5为本公开实施例提供的另一种像素电路的结构图；
图6A为本公开实施例提供的一种显示面板的电路连接图；
图6B为本公开实施例提供的另一种显示面板的电路连接图；
图6C为本公开实施例提供的又一种显示面板的电路连接图；
图7为本公开实施例提供的一种像素电路的具体结构图；
图8为图7所示的像素电路的时序控制图；
图9A为图7所示的像素电路在初始化阶段的示意图；
图9B为图7所示的像素电路在数据写入阶段的示意图；
图9C为图7所示的像素电路在发光阶段的示意图；
图10为本公开实施例提供的另一种像素电路的具体结构图；
图11为图10所示的像素电路的时序控制图；
图12A为图10所示的像素电路在初始化阶段的示意图；
图12B为图10所示的像素电路在数据写入阶段的示意图；
图13为本公开实施例提供的一种像素电路中各信号的模拟结果图；
图14为本公开实施例提供的又一种显示面板的电路连接图；
图15为图14所示显示面板中像素电路的时序控制图；
图16为本公开实施例提供的又一种像素电路的结构图；
图17为图16所示的像素电路的具体结构图；
图18为图17所示的像素电路的时序控制图；
图19为本公开实施例提供的另一种像素电路中各信号的模拟结果图；
图20为本公开实施例提供的又一种像素电路的结构图；
图21为图20所示的像素电路的具体结构图；
图22为图21所示的像素电路的时序控制图；
图23A为图21所示的像素电路在初始化阶段的示意图；
图23B为图21所示的像素电路在数据写入阶段的示意图；
图23C为图21所示的像素电路在发光阶段的示意图；
图24为本公开实施例提供的另一种像素电路中各信号的模拟结果图；
图25为本公开实施例提供的又一种像素电路的具体结构图；
图26为图25所示的像素电路的时序控制图；
图27A为图25所示的像素电路在初始化阶段的示意图；
图27B为图25所示的像素电路在数据写入阶段的示意图；
图27C为图25所示的像素电路在发光阶段的示意图；
图28为本公开实施例提供的另一种像素电路中各信号的模拟结果图；
图29为本公开实施例提供的另一种像素电路和相关技术提供的一种像素电路中的驱动晶体管栅极电压的模拟结果图；
图30A为本公开实施例提供的又一种像素电路的结构图；
图30B为图30A所示的像素电路的具体结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”、“特定示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。
发光二极管(例如有机发光二极管)为电流驱动型器件，如图1A所示为相关技术中的一种用于驱动该发光二极管的驱动电路，该驱动电路由一个驱动晶体管Td、一个开关晶体管Ts和一个存储电容Cst组成。在该驱动电路驱动发光二极管L发光时，开关晶体管Ts的栅极接收扫描信号端G的扫描信号，开关晶体管Ts导通，数据信号端DE的数据信号通过开关晶体管Ts输入到驱动晶体管Td的栅极，驱动晶体管Td打开，第一电压端VDD、发光二极管L和第二电压端VSS导通，驱动晶体管Td产生的驱动电流驱动发光二极管L发光。在此过程中，数据信号端DE上的数据信号向导通的开关晶体管Ts所连接的存储电容Cst进行充电，存储电容Cst存储的电能使驱动晶体管Td保持开启，以维持一帧画面显示所需的时间。
驱动晶体管Td的饱和电流公式为：
I＝K(Vgs-Vth)2 (1)
其中，K为与驱动晶体管Td本身特性有关的系数，Vgs为驱动晶体管Td的栅源电压，Vth为驱动晶体管Td的阈值电压。
在显示装置中，显示装置通常包括多个发光二极管L，相应的驱动这些发光二极管L发光的驱动电路也有多个。由于工艺制程的差异以及温度、器件老化等原因的影响，驱动晶体管Td的阈值电压Vth会产生漂移的现象，从而导致驱动晶体管Td提供给发光二极管L的驱动电流偏离目标电流值。由于不同驱动电路中的各个驱动晶体管Td的阈值电压Vth可能不同，因此，可能会导致各发光二极管L的发光亮度不一致，从而导致显示装置的显示不均匀。
为了改善驱动晶体管Td的阈值电压Vth漂移造成的影响，如图1B所示，在如图1A所示的驱动电路基础上增加了阈值电压补偿子电路101，以在驱动电路驱动发光二极管L发光前对驱动晶体管Td的阈值电压Vth进行补偿，消除阈值电压Vth漂移对显示装置的影响。
此外，在一帧画面显示完成，进行下一帧画面显示前，驱动晶体管Td的栅极可能存在残余电压。为了消除一帧画面残余的电压对下一帧画面显示的影响，如图1B所示，驱动电路中还包括复位子电路102，以在下一帧画面显示前，对驱动晶体管Td的栅极进行复位。
在相关技术中，如图1B所示，阈值电压补偿子电路101和复位子电路102均电连接至第一节点N1(驱动晶体管Td的栅极)，导致第一节点N1的电压受到阈值电压补偿子电路101和复位子电路102中的晶体管的影响。由于阈值电压补偿子电路101和复位子电路102均包括至少一个晶体管，晶体管存在漏电流，因此，会影响第一节点N1上的电压，从而导致Vgs发生变化。由公式1可知，Vgs变化，可能导致驱动电流I发生变化，从而导致发光二极管L的发光亮度改变，导致显示装置的显示画面发生闪烁(Flicker)现象。
在相关技术中，Flicker测试结果如表1所示。
表1
如表1所示，在显示装置以低驱动频率(例如低于40Hz)驱动的情况下，显示装置M1和显示装置M2均存在Flicker现象，且随着驱动频率的降低，Flicker现象越严重。例如在驱动频率为40Hz时，Flicker现象为等级一(L1)，在驱动频率为20Hz时，Flicker现象为等级三(L3)。当驱动频率为15Hz时，显示装置出现滚动异常显示，当驱动频率为7.5Hz时，显示装置出现严重的滚动异常显示。
上述Flicker现象产生原因为：如图1C所示，在发光阶段开始时，第一节点N1的电压为V1，在发光阶段持续时间内，阈值电压补偿子电路101和复位子电路102中的晶体管处于关闭状态，由于晶体管存在漏电流，导致在发光阶段，第一节点N1的电压不断变化。在发光阶段结束时，第一节点N1的电压为V2，在发光阶段的持续时间内，第一节点N1的电压变化量为△V。频率越低，一帧的时间越长，△V越大，发光二极管LED的亮度改变越剧烈，从而Flicker现象越严重。
本公开的一些实施例提供一种显示面板，如图2所示，该显示面板包括多个像素电路100。
在一些实施例中，如图2所示，该显示面板具有多个呈阵列排布的亚像素区P，每个亚像素区P设置有一个像素电路100。
如图3A所示，本公开一些实施例提供的像素电路100包括：驱动子电路10、第一复位子电路20、写入子电路30、发光器件40和发光控制子电路50。
驱动子电路10包括：驱动晶体管Td和存储电容Cst。驱动晶体管Td的栅极与第一节点N1连接，驱动晶体管Td的第一极与第二节点N2连接，驱动晶体管Td的第二极与第三节点N3连接。存储电容Cst包括第一存储电极和第二存储电极，第一存储电极与第一节点N1连接，第二存储电极与第一电压端VDD连接。
驱动晶体管Td是指向发光器件40提供驱动电流的晶体管，驱动晶体管Td的宽长比大于起开关作用的晶体管的宽长比。
第一复位子电路20，至少连接第三节点N3、第一复位信号端RE1和初始化信号端INI。第一复位信号端RE1被配置为接收第一复位信号，并向第一复位子电路20输出该第一复位信号。初始化信号端INI被配置为接收初始化信号，并向第一复位子电路20输出该初始化信号。
第一复位子电路20被配置为在初始化阶段，至少在第一复位信号端RE1接收的第一复位信号的控制下，将来自初始化信号端INI的初始化信号传输至第三节点N3。
写入子电路30，连接第一扫描端G1、第二扫描端G2、数据端DE、第一节点N1、第二节点N2和第三节点N3。第一扫描端G1被配置为接收第一扫描信号，并向写入子电路30输出该第一扫描信号。第二扫描端G2被配置为接收第二扫描信号，并向写入子电路30输出该第二扫描信号。数据端DE被配置为接收数据信号并向写入子电路30输出该数据信号。
写入子电路30被配置为：在初始化阶段，在第一扫描端G1接收的第一扫描信号的控制下，将第三节点N3上的初始化信号传输至第一节点N1，以对第一节点N1进行复位；在数据写入阶段，在第一扫描端G1接收的第一扫描信号和第二扫描端G2的接收的第二扫描信号的控制下，将数据端DE接收的数据信号写入至第一节点N1并对驱动晶体管Td进行阈值电压补偿。
发光器件40，包括阳极和阴极，阴极连接第二电压端VSS。示例地，该发光器件为有机发光二极管(organic light emitting diode，OLED)、微型发光二极管(Micro LightEmitting Diode，Micro LED)，迷你发光二极管(Mini Light Emitting Diode，Mini LED)等。
发光控制子电路50，连接第二节点N2、第三节点N3、第一电压端VDD、第一使能信号端EM1、第二使能信号端EM2和发光器件40的阳极。第一电压端VDD被配置为接收电压信号，并向发光控制子电路50输出该电压信号。第一使能信号端EM1被配置为接收第一使能信号，并向发光控制子电路50输出该第一使能信号。第二使能信号端EM2被配置为接收第二使能信号，并向发光控制子电路50输出该第二使能信号。此处，第一电压端VDD的电压信号为高电压信号，第二电压端VSS的电压信号为低电平信号。
发光控制子电路50被配置为在发光阶段，在第一使能信号端EM1接收的第一使能信号和第二使能信号端EM2接收的第二使能信号的控制下，将第一电压端VDD的电压信号传输至第二节点N2，并将驱动晶体管Td输出的电流传输至发光器件40，以使发光器件40发光。
本公开一些实施例提供的像素电路100，写入子电路30与第一节点N1(驱动晶体管Td的栅极)连接，第一复位子电路20与第三节点N3连接，与相关技术中的像素电路相比，只有写入子电路30与驱动晶体管Td的栅极直接连接。这样一来，对驱动晶体管Td的栅极电压的影响较小，在发光阶段，驱动晶体管Td的栅极的电压的变化量△V减小，从而对发光器件40的发光性能影响降低，进而可以改善显示面板的发光性能，降低Flicker现象的发生几率。
如图3B所示，为本公开的实施例提供的像素电路100以及相关技术提供的驱动电路中，驱动晶体管Td的栅极在一帧时间内的电压的模拟结果图。由图3B所示，在发光阶段，相关技术提供的驱动电路的驱动晶体管Td的栅极的电压由3.4V变为2.2V，电压变化量△V达到1.2V。本公开实施例提供的像素电路100的驱动晶体管Td的栅极的电压由3.6V变为2.9V，电压变化量△V仅为0.7V。由此可知，本公开实施例提供的像素电路100能够有效保持驱动晶体管Td的栅极电压，有利于改善Flicker现象。
本公开的一些实施例提供一种上述像素电路100的驱动方法。如图4所示，该方法包括S1-S3。
S1、在一图像帧的初始化阶段：向第一复位信号端RE1输入第一复位信号，以使第一复位子电路20将来自初始化信号端INI的初始化信号传输至第三节点N3。向第一扫描端G1输入第一扫描信号，以使写入子电路30将第三节点N3上的初始化信号传输至第一节点N1，以对第一节点N1进行复位。
S2、在一图像帧的数据写入阶段：向第一扫描端G1输入第一扫描信号，向第二扫描端G2输入第二扫描信号，并向数据端DE输入数据信号，以使写入子电路20将数据端DE接收的数据信号写入至第一节点N1，对驱动晶体管Td进行阈值电压补偿。
S3、在一图像帧的发光阶段：向第一使能信号端EM1输入第一使能信号，并向第二使能信号端EM2输入第二使能信号，以使发光控制子电路50将第一电压端VDD的电压信号传输至第二节点N2，并将驱动晶体管Td输出的电流传输至发光器件40，使发光器件40发光。
在一些实施例中，像素电路100的驱动方法还包括：在一图像帧的初始化阶段，向数据端DE输入数据信号，以进行预充电，这样有利于数据信号写入。
在一些实施例中，如图5所示，发光控制子电路50包括第一子电路51和第二子电路52。
第一子电路51连接第二节点N2、第一电压端VDD和第一使能信号端EM1。
第一子电路51被配置为在发光阶段，在第一使能信号端EM1的第一使能信号的控制下，将第一电压端VDD的电压信号传输至第二节点N2。
第二子电路52连接第三节点N3、第二使能信号端EM2和发光器件40的阳极。
第二子电路52被配置为在发光阶段，在第二使能信号端EM2的第二使能信号的控制下，将驱动晶体管Td输出的电流传输至发光器件40。
在一些实施例中，如图5所示，写入子电路30包括第三子电路31和第四子电路32。
第三子电路31连接第二扫描端G2、数据端DE和第二节点N2。
第三子电路31被配置为在第二扫描端G2的第二扫描信号的控制下，至少在数据写入阶段开启，将数据端DE接收的数据信号传输至第二节点N2。
第四子电路32连接第一扫描端G1、第一节点N1和第三节点N3。
第四子电路32被配置为在第一扫描端G1接收的第一扫描信号的控制下，在初始化阶段和数据写入阶段开启，并在初始化阶段将第三节点N3上的初始化信号传输至第一节点N1，在数据写入阶段将第二节点N2的数据信号写入至第一节点N1并对驱动晶体管Td进行阈值电压补偿。
以显示面板上的2×2个阵列排布的亚像素区P为例。在一些实施例中，如图6A所示，显示面板还包括多条第一扫描线GL1、多条第二扫描线GL2、多条第一使能信号线EML1、多条第二使能信号线EML2和多条第一复位信号线RL1。
位于同一行的所有像素电路100连接的第一扫描端G1和第二扫描端G2分别连接第一扫描线GL1和第二扫描线GL2。位于同一行的所有像素电路100连接的第一复位信号端RE1连接同一条第一复位信号线RL1。位于同一行的所有像素电路100连接的第一使能信号端EM1连接同一条第一使能信号线EML1。位于同一行的所有像素电路100连接的第二使能信号端EM2连接同一条第二使能信号线EML2。
第一扫描线GL1被配置为向一行像素电路100连接的第一扫描端G1提供第一扫描信号。第二扫描线GL2被配置为向一行像素电路100连接的第二扫描端G2提供第二扫描信号。第一复位信号线RL1被配置为向一行像素电路100连接的第一复位信号端RE1提供第一复位信号。第一使能信号线EML1被配置为向一行像素电路100连接的第一使能信号端EM1提供第一使能信号。第二使能信号线EML2被配置为向一行像素电路100连接的第二使能信号端EM2提供第二使能信号。
如图6A所示，显示面板还包括多条数据信号线DL和多条初始化信号线IL。
在一些实施例中，位于同一列的所有像素电路100连接的数据端DE连接同一条数据信号线DL。位于同一列的所有像素电路100连接的初始化信号端INI连接同一条初始化信号线IL。
数据信号线DL被配置为向一列像素电路100连接的数据端DE提供数据信号。初始化信号线IL被配置为向一列像素电路100连接的初始化信号端INI提供初始化信号。
在一些实施例中，第一扫描端G1和第二扫描端G2连接同一扫描端。在第一扫描端G1和第二扫描端G2连接同一扫描端的情况下，第一扫描信号和第二扫描信号为相同的扫描信号。
示例地，如图6B所示，显示面板包括多条扫描线GL，位于同一行的所有像素电路100连接的第一扫描端G1和第二扫描端G2均连接一条扫描线GL。即，位于同一行的所有像素电路100连接的扫描端G连接一根扫描线GL。
在此情况下，第三子电路31被配置为在第二扫描端G2的第二扫描信号的控制下，在初始化阶段和数据写入阶段均开启。
在一些实施例中，第一使能信号端EM1和第二使能信号端EM2连接同一使能信号端。在第一使能信号端EM1和第二使能信号端EM2连接同一使能信号端的情况下，第一使能信号和第二使能信号为相同的使能信号。
示例地，如图6C所示，显示面板包括多条使能信号线EML，位于同一行的所有像素电路100连接的第一使能信号端EM1和第二使能信号端EM2连接一条使能信号线EML。即，位于同一行的所有像素电路100连接的使能信号端EM连接一条使能信号线EML。
在一些示例中，如图7所示，第一复位子电路20包括第一晶体管T1，第一晶体管T1的栅极连接第一复位信号端RE1，第一晶体管T1的第一极连接初始化信号端INI，第一晶体管T1的第二极连接第三节点N3。
在另一些示例中，第一复位子电路20包括并联或串联的多个第一晶体管T1。在第一复位子电路20包括并联的多个第一晶体管T1的情况下，该多个第一晶体管T1的栅极均连接第一复位信号端RE1，该多个第一晶体管T1的第一极均连接初始化信号端INI，该多个第一晶体管T1的第二极均连接第三节点N3。在第一复位子电路20包括串联的多个第一晶体管T1的情况下，该多个第一晶体管T1依次连接(第一个第一晶体管T1的第二极连接第二个第一晶体管T1的第一极，依次类推)，该多个第一晶体管T1的栅极均连接第一复位信号端RE1，该多个第一晶体管T1中的第一个第一晶体管T1的第一极连接初始化信号端INI，最后一个第一晶体管T1的第二极连接第三节点N3。上述仅仅是对第一复位子电路20的举例说明，其它与该第一复位子电路20功能相同的结构在此不再一一赘述，但都应当属于本公开的保护范围。
在一些示例中，如图7所示，第一子电路51包括第三晶体管T3，第三晶体管T3的栅极连接第一使能信号端EM1，第三晶体管T3的第一极连接第一电压端VDD，第三晶体管T3的第二极连接第二节点N2。
在另一些示例中，第一子电路51包括并联或串联的多个第三晶体管T3。在第一子电路51包括并联的多个第三晶体管T3的情况下，该多个第三晶体管T3的栅极均连接第一使能信号端EM1，该多个第三晶体管T3的第一极均连接第一电压端VDD，该多个第三晶体管T3的第二极均连接第二节点N2。在第一子电路51包括串联的多个第三晶体管T3的情况下，该多个第三晶体管T3依次连接(第一个第三晶体管T3的第二极连接第二个第三晶体管T3的第一极，依次类推)，该多个第三晶体管T3的栅极均连接第一使能信号端EM1，该多个第三晶体管T3中的第一个第三晶体管T3的第一极连接第一电压端VDD，最后一个第三晶体管T1的第二极连接第二节点N2。上述仅仅是对第一子电路51的举例说明，其它与该第一子电路51功能相同的结构在此不再一一赘述，但都应当属于本公开的保护范围。
在一些示例中，如图7所示，第二子电路52包括第四晶体管T4，第四晶体管T4的栅极连接第二使能信号端EM2，第四晶体管T4的第一极连接第三节点N3，第四晶体管T4的第二极连接发光器件40的阳极。
在另一些示例中，第二子电路52包括并联或串联的多个第四晶体管T4。在第二子电路52包括并联的多个第四晶体管T4的情况下，该多个第四晶体管T4的栅极均连接第二使能信号端EM2，该多个第四晶体管T4的第一极均连接第三节点N3，该多个第四晶体管T4的第二极均连接发光器件40的阳极。在第二子电路52包括串联的多个第四晶体管T4的情况下，该多个第四晶体管T4依次连接(第一个第四晶体管T4的第二极连接第二个第四晶体管T4的第一极，依次类推)，该多个第四晶体管T4的栅极均连接第二使能信号端EM2，该多个第四晶体管T4中的第一个第四晶体管T4的第一极连接第三节点N3，最后一个第四晶体管T4的第二极连接发光器件40的阳极。上述仅仅是对第二子电路52的举例说明，其它与该第二子电路52功能相同的结构在此不再一一赘述，但都应当属于本公开的保护范围。
在一些示例中，如图7所示，第三子电路31包括第五晶体管T5，第五晶体管T5的栅极连接第二扫描端G2，第五晶体管T5的第一极连接数据端DE，第五晶体管T5的第二极连接第二节点N2。
在另一些示例中，第三子电路31包括并联或串联的多个第五晶体管T5。在第三子电路31包括并联的多个第五晶体管T5的情况下，该多个第五晶体管T5的栅极均连接第二扫描端G2，该多个第五晶体管T5的第一极均连接数据端DE，该多个第五晶体管T5的第二极均连接第二节点N2。在第三子电路31包括串联的多个第五晶体管T5的情况下，该多个第五晶体管T5依次连接(第一个第五晶体管T5的第二极连接第二个第五晶体管T5的第一极，依次类推)，该多个第五晶体管T5的栅极均连接第二扫描端G2，该多个第五晶体管T5中的第一个第五晶体管T5的第一极连接数据端DE，最后一个第五晶体管T5的第二极连接第二节点N2。上述仅仅是对第三子电路31的举例说明，其它与该第三子电路31功能相同的结构在此不再一一赘述，但都应当属于本公开的保护范围。
在一些示例中，如图7所示，第四子电路32包括第六晶体管T6，第六晶体管T6的栅极连接第一扫描端G1，第六晶体管T6的第一极连接第三节点N3，第六晶体管T6的第二极连接第一节点N1。
在另一些示例中，第四子电路32包括并联或串联的多个第六晶体管T6。在第四子电路32包括并联的多个第六晶体管T6的情况下，该多个第六晶体管T6的栅极均连接第一扫描端G1，该多个第六晶体管T6的第一极均连接第三节点N3，该多个第六晶体管T6的第二极均连接第一节点N1。在第四子电路32包括串联的多个第六晶体管T6的情况下，该多个第六晶体管T6依次连接(第一个第六晶体管T6的第二极连接第二个第六晶体管T6的第一极，依次类推)，该多个第六晶体管T6的栅极均连接第一扫描端G1，该多个第六晶体管T6中的第一个第六晶体管T6的第一极连接第三节点N3，最后一个第六晶体管T6的第二极连接第一节点N1。上述仅仅是对第四子电路32的举例说明，其它与该第四子电路32功能相同的结构在此不再一一赘述，但都应当属于本公开的保护范围。
需要说明的是，本公开实施例对各个子电路中的晶体管的类型不做限定，即上述驱动晶体管Td、第一晶体管T1、第三晶体管T3、第四晶体管T4以及第五晶体管T5、第六晶体管T6可以均为P型晶体管或者均为N型晶体管。以下以上述驱动晶体管Td、第一晶体管T1、第三晶体管T3、第四晶体管T4以及第五晶体管T5、第六晶体管T6均为P型晶体管进行说明。
此外，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。对于P型驱动晶体管Td，通常将第二极称为漏极，将第一极称为源极；对于N型驱动晶体管Td，通常将第一极称为漏极，将第二极称为源极。
下面提供几种可能的实施方式，以对像素电路100及其驱动过程，进行说明。
像素电路100在一图像帧的驱动过程可以分为初始化阶段P1、数据写入阶段P2和发光阶段P3。
第一种可能的实施方式：
如图7所示，第一复位子电路20包括第一晶体管T1，第一子电路51包括第三晶体管T3，第二子电路52包括第四晶体管T4，第三子电路31包括第五晶体管T5，第四子电路32包括第六晶体管T6。第一使能信号端EM1和第二使能信号端EM2连接同一使能信号端EM。
如图8所示，在初始化阶段P1：第一复位信号端RE1输出的第一复位信号和第一扫描端G1输出的第一扫描信号的电位为低电平，使能信号端EM输出的使能信号以及第二扫描端G2输出的第二扫描信号的电位为高电平。
图7中第一复位子电路20在第一复位信号的控制下，将来自初始化信号端INI的初始化信号传输至第三节点N3。第四子电路32在第一扫描信号的控制下，将第三节点N3上的初始化信号传输至第一节点N1，以通过初始化信号对第一节点N1进行初始化，避免上一帧残留于第一节点N1的电信号对本帧画面造成影响。
如图9A(为图7所示的像素电路100在初始化阶段P1的等效电路图)所示，第一复位信号控制第一晶体管T1开启，初始化信号端INI输入的初始化信号经第一晶体管T1传输至第三节点N3。第一扫描信号控制第六晶体管T6开启，初始化信号经第六晶体管T6传输至第一节点N1。
此外，第一子电路51、第二子电路52和第三子电路31在初始化阶段P1均处于关闭状态。在此情况下，如图9A所示，第三晶体管T3、第四晶体管T4和第五晶体管T5均截止。如图9A所示，处于截止状态的晶体管以打“×”表示。
在初始化阶段P1结束时，第一节点N1的电位为Vinit。
数据写入阶段P2：第一扫描端G1输出的第一扫描信号和第二扫描端G2输出的第二扫描信号的电位为低电平，第一复位信号端RE1输出的第一复位信号以及使能信号端EM输出的使能信号的电位为高电平。
图7中第三子电路31在第二扫描信号的控制下，将来自数据端DE的数据信号传输至第二节点N2。第四子电路32在第一扫描信号的控制下，将驱动晶体管Td的第二极和栅极短接，形成二极管结构，将第二节点N2上的数据信号写入至第一节点N1，并对驱动晶体管Td进行阈值电压补偿。
如图9B(为图7所示的像素电路100在数据写入阶段P2的等效电路图)所示，在数据写入阶段P2，第一复位信号的电位为高电平，第一晶体管T1截止。第二扫描信号的电位为低电平，控制第五晶体管T5开启，来自数据端DE的数据信号经第五晶体管T5传输至第二节点N2。与初始化阶段P1相同，在数据写入阶段P2，第一扫描信号的电位仍为低电平，第六晶体管T6保持开启，将驱动晶体管Td的第二极和栅极短接，形成二极管结构，第二节点N2上的数据信号通过驱动晶体管Td和第六晶体管T6传输至第一节点N1。当第一节点N1的电位与第二节点N2的电位的压差减小至驱动晶体管Td的阈值电压Vth时，驱动晶体管Td截至。
在数据写入阶段P2结束时，第一节点N1的电位为Vdata+Vth，并将该电位存储于存储电容Cst中。
发光阶段P3：使能信号端EM输出的使能信号的电位为低电平，第一扫描端G1输出的第一扫描信号的电位、第二扫描端G2输出的第二扫描信号的电位和第一复位信号端RE1输出的第一复位信号的电位均为高电平。
图7中第一子电路51在使能信号的控制下，将第一电压端VDD的电压信号传输至第二节点N2。驱动晶体管Td在第一节点N1的电压和第一电压端VDD的电压信号的控制下，产生驱动电流。第二子电路52在使能信号的控制下，将驱动晶体管Td输出的驱动电流，传输至发光器件40。
如图9C(为图7所示的像素电路100在数据发光阶段P3的等效电路图)所示，第一复位信号的电位为高电平，第一晶体管T1截止。第一扫描信号的电位为高电平，第六晶体管T6截止。第二扫描信号的电位为高电平，第五晶体管T5截止。使能信号的电位为低电平，第三晶体管T3和第四晶体管T4开启。第一电压端VDD的电压信号经过第三晶体管T3传输至第二节点N2。驱动晶体管Td在第一节点N1的电压和第一电压端VDD的电压信号的控制下，产生驱动电流。驱动电流经第四晶体管T4传输至发光器件40，使发光器件40进行发光。
在发光阶段P3，第一节点N1的电位为Vdata+Vth，第二节点N2的电位为Vdd，驱动晶体管Td的Vgs＝Vg-Vs＝Vdata+Vth-Vdd。
驱动晶体管Td开启后，当驱动晶体管Td的栅-源电压Vgs减去驱动晶体管Td的阈值电压Vth得到的值小于等于驱动晶体管Td的漏-源电压Vds时，即Vgs-Vth≤Vds时，驱动晶体管Td能够处于饱和开启状态，此时流过驱动晶体管Td的驱动电流I为：
其中，W/L为驱动晶体管Td的宽长比，Cox为沟道绝缘层的介电常数，μ为沟道载流子迁移率。
上述参数只与驱动晶体管Td的结构、数据电压端DE输出的数据信号和第一电压端VDD输出的电压信号有关，与驱动晶体管Td的阈值电压Vth无关，从而消除了驱动晶体管Td的阈值电压Vth对发光器件40的发光亮度的影响，从而可提高显示面板的亮度均一性。
第二种可能的实施方式：
如图10所示，在第一种可能的实施方式基础上，第一扫描端G1和第二扫描端G2连接同一扫描端G。基于此，图10所示的像素电路100的时序控制图如图11所示。
如图11所示，在初始化阶段P1：第一复位信号端RE1输出的第一复位信号的电位和扫描端G输出的扫描信号的电位为低电平，使能信号端EM输出的使能信号的电位为高电平。
如图12A(为图10所示的像素电路100在初始化阶段P1的等效电路图)所示，在初始化阶段P1，第一复位信号的电位为低电平，控制第一晶体管T1开启，初始化信号端INI输入的初始化信号经第一晶体管T1传输至第三节点N3。扫描信号的电位为低电平，第六晶体管T6开启，初始化信号经第六晶体管T6传输至第一节点N1。
此外，使能信号的电位在初始化阶段P1为高电平，第一子电路51和第二子电路52处于关闭状态。如图11和图12A所示，第三晶体管T3和第四晶体管T4截止。
如图11所示，在数据写入阶段P2：扫描端G输出的扫描信号的电位为低电平，第一复位信号端RE1输出的第一复位信号的电位、使能信号端EM输出的使能信号的电位为高电平。
如图12B(为图10所示的像素电路100在初始化阶段P2的等效电路图)所示，在数据写入阶段P2，第一复位信号的电位为高电平，第一晶体管T1截止。扫描信号的电位为低电平，控制第五晶体管T5和第六晶体管T6开启，来自数据端DE的数据信号经第五晶体管T5传输至第二节点N2。第六晶体管T6开启，将驱动晶体管Td的第二极和栅极短接，形成二极管结构，第二节点N2上的数据信号通过驱动晶体管Td和第六晶体管T6传输至第一节点N1。当第一节点N1的电位与第二节点N2的电位的压差减小至驱动晶体管Td的阈值电压Vth时，驱动晶体管Td截至。
发光阶段P3，各晶体管的开启状态以及信号的传输过程，与第一种可能的实施方式中发光阶段P3相同，此处不再赘述。
需要说明的是，在第二种可能的实施方式中，在初始化阶段P1，由于扫描信号的电位为低电平，第五晶体管T5也处于开启状态，数据端DE也会输入数据信号，但是由于数据端DE和第一节点N1的电压压差小于数据端DE和初始化信号端INI的电压压差，并且数据端DE的数据信号传输到第一节点N1需要经过第五晶体管T5、驱动晶体管Td和第六晶体管T6，因此在初始化阶段P1，数据信号对第一节点N1的电压的影响较小。
如图13所示，为第二种可能的实施方式的像素电路100在一图像帧的驱动过程中，各信号的模拟结果。由图13可见，第一节点N1能够进行正常的初始化和数据信号的写入。
第三种可能的实施方式：
如图14所示，位于同一行的所有像素电路连接的第一扫描端G1和第二扫描端G2均连接一条扫描线GL，位于第n行的所有像素电路100连接的第一复位信号端RE1(n)连接与第n-1行像素电路100连接的扫描线GL(n-1)。在此情况下，该像素电路100对应的时序控制图如图15所示，其驱动过程与上述第二种可能的实施方式相似，此处不再赘述。所不同的是，在第三种可能的实施方式中，在初始化阶段P1，与第n行像素电路100连接的第一复位信号端RE1(n)的第一复位信号由第n-1行的扫描线GL(n-1)提供。此处，n为大于等于2的正整数。
位于第n行的所有像素电路100连接的第一复位信号端RE1(n)连接与第n-1行像素电路100对应的扫描线GL(n-1)，不用单独设置第一复位信号线RL1，可以减少显示面板的布线数量。
第四种可能的实施方式：
如图16所示，初始化信号端INI与发光器件40的阳极连接。在此情况下，可用发光器件40的阳极的残留电压对第一节点N1进行复位，从而可以减少显示面板上的布线数量。
示例地，像素电路100的结构如图17所示，对应的时序控制图如图18所示，该像素电路100的驱动过程与上述第一种可能的实施方式中相似。所不同的是，在第四种可能的实施方式中，在初始化阶段P1，利用发光器件40的阳极的残留电压对第一节点N1进行复位。
如图19所示，为本公开第四种可能的实施方式的像素电路100在一图像帧的驱动过程中，各信号的模拟结果。由图19可见，第一节点N1能够进行正常的初始化和数据信号的写入。
第五种可能的实施方式：
如图20所示，第二子电路52与第一复位子电路20复用，第一复位信号端RE1与第二使能信号端EM2为同一信号端EM_S。
该信号端EM_S被配置在初始化阶段P1输出第一复位信号，在发光阶段P3输出第二使能信号。
示例地，像素电路100的结构如图21所示，对应的时序控制图如图22所示。该像素电路100的驱动过程如下。
如图22所示，信号端EM_S输出控制信号，该控制信号包括第一复位信号和第二使能信号。第一扫描端G1输出第一扫描信号，第二扫描端G2输出第二扫描信号。第一使能信号端EM1输出第一使能信号。
在初始化阶段P1：第一复位信号的电位为低电平。第一扫描信号的电位为低电平。第一使能信号和第二扫描信号的电位均为高电平。
如图23A(为图21所示的像素电路100在初始化阶段P1的等效电路图)所示，在初始化阶段P1，第一复位信号的电位为低电平，控制第四晶体管T4开启，发光器件40的阳极电压经第四晶体管T4传输至第三节点N3。第一扫描信号的电位为低电平开启信号，第六晶体管T6开启，第三节点N3的电压经第六晶体管T6传输至第一节点N1，从而对第一节点N1进行复位。
第一子电路51和第三子电路31在初始化阶段P1处于关闭状态。在此情况下，如图23A所示，第三晶体管T3和第五晶体管T5截止。
数据写入阶段P2：第一扫描信号和第二扫描信号的电位为低电平。控制信号的电位为高电平。第一使能信号的电位为高电平。
如图23B(为图21所示的像素电路100在数据写入阶段P2的等效电路图)所示，在数据写入阶段P2，控制信号的电位为高电平，第四晶体管T4截止。第二扫描信号的电位为低电平，控制第五晶体管T5开启，来自数据端DE的数据信号经第五晶体管T5传输至第二节点N2。与初始化阶段P1相同，在数据写入阶段P2中，第一扫描信号的电位仍为低电平，第六晶体管T6保持开启，将驱动晶体管Td的第二极和栅极短接，形成二极管结构，第二节点N2上的数据信号通过驱动晶体管Td和第六晶体管T6传输至第一节点N1。当第一节点N1的电位与第二节点N2的电位的压差减小至驱动晶体管Td的阈值电压Vth时，驱动晶体管Td截至。
发光阶段P3：第一使能信号的电位为低电平。第二使能信号的电位为低电平。第一扫描信号、第二扫描信号的电位为高电平。
如图23C(为图21所示的像素电路100在数据发光阶段P3的等效电路图)所示，在发光阶段P3，第一扫描信号的电位为高电平，第六晶体管T6截止。第二扫描信号的电位为高电平，第五晶体管T5截止。第一使能信号的电位和第二使能信号的电位均为低电平，第三晶体管T3和第四晶体管T4开启。第一电压端VDD的电压信号经过第三晶体管T3传输至第二节点N2。驱动晶体管Td在第一节点N1和第一电压端VDD的电压信号的控制下，产生驱动电流。驱动电流经第四晶体管T4传输至发光器件40，使发光器件40进行发光。
将第二子电路52与第一复位子电路20复用，从而可减少至少一个晶体管，进一步简化像素电路100。
如图24所示，为本公开第五种可能的实施方式的像素电路100在一图像帧的驱动过程中，各信号的模拟结果。由图24可见，第一节点N1能够进行正常的初始化和数据信号的写入。
第六种可能的实施方式：
如图25所示，第四子电路32包括第七晶体管T7和第八晶体管T8。
第七晶体管T7的栅极与第一扫描端G1连接，第七晶体管T7的第一极与第三节点N3连接，第七晶体管T7的第二极与第四节点N4连接。第八晶体管T8的栅极与第一扫描端G1连接，第八晶体管T8的第一极与第四节点N4连接，第八晶体管T8的第二极与第一节点N1连接。
在此基础上，如图25所示，第一复位子电路20包括第九晶体管T9和上述第七晶体管T7。
第九晶体管T9的栅极与第一复位信号端RE1连接，第九晶体管T9的第一极与初始化信号端INI连接，第九晶体管T9的第二极与第四节点N4连接。
第一子电路51、第二子电路52、第三子电路31的结构可参考第一种可能实施方式中第一子电路51、第二子电路52、第三子电路31，在此不再赘述。
第一扫描端G1和第二扫描端G2连接同一扫描端G。第一使能信号端EM1和第二使能信号端EM2连接同一使能信号端EM。
该像素电路100对应的时序控制图如图26所示。第一复位信号端RE1输出第一复位信号，扫描端G输出的扫描信号，使能信号端EM输出使能信号，初始化信号端INI输出初始化信号。
初始化阶段P1：第一复位信号的电位和扫描信号的电位为低电平，使能信号的电位为高电平。
如图27A(为图25所示的像素电路100在初始化阶段P1的等效电路图)所示，在初始化阶段P1，第一复位信号的电位为低电平，控制第九晶体管T9开启。初始化信号端INI输出的初始化信号经第九晶体管T9传输至第四节点N4。示例的，在初始化阶段P1，初始化信号的电位为第一电平，例如为-2.5V。扫描信号的电位为低电平，第七晶体管T7和第八晶体管T8开启，第一电平经第七晶体管T7和第八晶体管T8分别传输至第一节点N1和第三节点N3。
在初始化阶段P1，使能信号的电位为高电平，第三晶体管T3和第四晶体管T4截止。
示例地，在初始化阶段P1，数据端DE也可以输入数据信号，以进行预充电，有利于数据信号写入。
数据写入阶段P2：扫描信号的电位为低电平，第一复位信号的电位和使能信号的电位为高电平。
如图27B(为图25所示的像素电路100在数据写入阶段P2的等效电路图)所示，在数据写入阶段P2，第一复位信号的电位为高电平，第九晶体管T9截止。扫描信号的电位为低电平，第五晶体管T5开启，来自数据端DE的数据信号经第五晶体管T5传输至第二节点N2。第七晶体管T7和第八晶体管T8开启，使驱动晶体管Td的第二极和栅极短接，形成二极管结构，第二节点N2上的数据信号通过驱动晶体管Td、第七晶体管T7和第八晶体管T8传输至第一节点N1。当第一节点N1的电位与第二节点N2的电位的压差减小至驱动晶体管Td的阈值电压Vth时，驱动晶体管Td截至。
发光阶段P3：第一复位信号和使能信号的电位为低电平，扫描信号的电位为高电平。
如图27C(为图25所示的像素电路100在数据发光阶段P3的等效电路图)所示，在发光阶段P3，第一复位信号的电位为低电平，控制第九晶体管T9开启。初始化信号的电位为第二电平，该第二电平经第九晶体管T9传输至第四节点N4。示例的，在发光阶段P3，第二电平例如为4.5V。
扫描信号的电位为高电平，第五晶体管T5、第七晶体管T7和第八晶体管T8截止。
使能信号的电位为低电平，第三晶体管T3和第四晶体管T4开启。第一电压端VDD的电压信号经过第三晶体管T3传输至第二节点N2。驱动晶体管Td在第一节点N1的电位和第一电压端VDD的电压信号的控制下，产生驱动电流。驱动电流经第四晶体管T4传输至发光器件40，使发光器件40进行发光。
在该像素电路100中，在发光阶段P3，初始化信号的第二电平经第九晶体管T9传输至第四节点N4，且该第二电平为高电平，这样使第一节点N1和第四节点N4之间的压差减小，从而减小第一节点N1向第四节点N4的漏电流，进而可以更好地保持第一节点N1在一帧时间内的电压，进一步降低Flicker现象的发生几率。
如图28所示，为本公开第六种可能的实施方式的像素电路100在一图像帧的驱动过程中，各信号的模拟结果。由图28可见，第一节点N1能够进行正常的初始化和数据信号的写入。
如图29所示，为本公开第六种可能的实施方式的像素电路100以及相关技术提供的像素电路100的驱动晶体管Td的栅极在一帧时间内的电压的模拟结果图。在一帧时间内，相关技术提供的像素电路100的驱动晶体管Td的栅极的电压由5V变为3.4V，电压变化量△V达到1.6V；本公开实施例提供的像素电路100的驱动晶体管Td的栅极的电压由5V变为4.9V，电压变化量△V仅为0.1V。本公开实施例提供的像素电路100能够有效保持驱动晶体管Td的栅极电压，有利于改善Flicker现象，可用于超低频率(例如1Hz)等显示面板。
第七种可能的实施方式：
在第一种、第二种、第三种、第六种可能的实施方式基础上，如图30A所示，像素电路100还包括第二复位子电路60，该第二复位子电路60连接发光器件40的阳极、第二复位信号端RE2和初始化信号端INI。第二复位信号端RE2被配置为接收第二复位信号，并向第二复位子电路60输出该第二复位信号。初始化信号端INI还被配置为向第二复位子电路60输出该初始化信号。
第二复位子电路60被配置为在初始化阶段P1或数据写入阶段P2，在第二复位信号端RE2接收的第二复位信号的控制下，将来自初始化信号端INI的初始化信号传输至发光器件40的阳极，对发光器件40的阳极进行复位。
第二复位子电路60可对发光器件40的阳极进行复位，避免在一帧画面结束时，发光器件40的阳极的残留电压对下一帧画面的影响。
在一些实施例中，上述第二复位信号端RE2和第一复位信号端RE1连接同一复位信号端。这样可简化像素电路100的结构。
需要说明的是，在第一复位信号端RE1和第二复位信号端RE2连接同一复位信号端的情况下，第一复位信号和第二复位信号为相同的复位信号。在此情况下，第二复位子电路60被配置为在初始化阶段P1，将来自初始化信号端INI的初始化信号传输至发光器件40的阳极，对发光器件40的阳极进行复位。
在一些示例中，如图30B所示，第二复位子电路60包括第二晶体管T2，第二晶体管T2的栅极连接第二复位信号端RE2，第二晶体管T2的第一极连接初始化信号端INI，第二晶体管T2的第二极连接发光器件40的阳极。
在另一些示例中，第二复位子电路60包括并联或串联的多个第二晶体管T2。在第二复位子电路60包括并联的多个第二晶体管T2的情况下，该多个第二晶体管T2的栅极均连接第二复位信号端RE2，该多个第二晶体管T2的第一极均连接初始化信号端INI，该多个第二晶体管T2的第二极均连接发光器件40的阳极。在第二复位子电路60包括串联的多个第二晶体管T2的情况下，该多个第二晶体管T2依次连接(第一个第二晶体管T2的第二极连接第二个第二晶体管T2的第一极，依次类推)，该多个第二晶体管T2的栅极均连接第二复位信号端RE2，该多个第二晶体管T2中的第一个第二晶体管T2的第一极连接初始化信号端INI，最后一个第二晶体管T2的第二极连接发光器件40的阳极。上述仅仅是对第二复位子电路60的举例说明，其它与该第二复位子电路60功能相同的结构在此不再一一赘述，但都应当属于本公开的保护范围。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种像素电路，其特征在于，包括：
驱动子电路，所述驱动子电路包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点连接，所述驱动晶体管的第一极与第二节点连接，所述驱动晶体管的第二极与第三节点连接；
存储电容，包括第一存储电极和第二存储电极，所述第一存储电极与所述第一节点连接，所述第二存储电极与第一电压端连接；
第一复位子电路，至少连接所述第三节点、第一复位信号端和初始化信号端；所述第一复位子电路被配置为在初始化阶段，至少在所述第一复位信号端接收的第一复位信号的控制下，将来自所述初始化信号端的初始化信号传输至所述第三节点；
写入子电路，连接第一扫描端、第二扫描端、数据端、所述第一节点、所述第二节点和所述第三节点；所述写入子电路被配置为在所述初始化阶段，在所述第一扫描端接收的第一扫描信号的控制下，将所述第三节点上的所述初始化信号传输至所述第一节点，以对所述第一节点进行复位；在数据写入阶段，在所述第一扫描端接收的所述第一扫描信号和所述第二扫描端接收的第二扫描信号的控制下，将所述数据端接收的数据信号写入至所述第一节点并对所述驱动晶体管进行阈值电压补偿；
发光器件，包括阳极和阴极，所述阴极连接第二电压端；
发光控制子电路，连接所述第二节点、所述第三节点、所述第一电压端、第一使能信号端、第二使能信号端和所述发光器件的阳极；所述发光控制子电路被配置为在发光阶段，在所述第一使能信号端接收的第一使能信号和所述第二使能信号端接收的第二使能信号的控制下，将所述第一电压端的电压信号传输至所述第二节点，并将所述驱动晶体管输出的电流传输至所述发光器件，以使所述发光器件发光；
所述写入子电路包括第三子电路和第四子电路；
所述第三子电路连接所述第二扫描端、所述数据端和所述第二节点；所述第三子电路被配置为在所述第二扫描端的所述第二扫描信号的控制下，至少在数据写入阶段开启，将所述数据端接收的数据信号传输至所述第二节点；
所述第四子电路连接所述第一扫描端、所述第一节点和所述第三节点，所述第四子电路被配置为在所述第一扫描端接收的所述第一扫描信号的控制下，在所述初始化阶段和所述数据写入阶段开启，并在所述初始化阶段将所述第三节点上的所述初始化信号传输至所述第一节点，在所述数据写入阶段将所述第二节点的所述数据信号写入至所述第一节点并对所述驱动晶体管进行阈值电压补偿；
所述第四子电路包括第七晶体管和第八晶体管；
所述第七晶体管的栅极与所述第一扫描端连接，所述第七晶体管的第一极与所述第三节点连接，所述第七晶体管的第二极与第四节点连接；
所述第八晶体管的栅极与所述第一扫描端连接，所述第八晶体管的第一极与所述第四节点连接，所述第八晶体管的第二极与所述第一节点连接；
所述第一复位子电路包括第九晶体管和所述第七晶体管；
所述第九晶体管的栅极与所述第一复位信号端连接，所述第九晶体管的第一极与所述初始化信号端连接，所述第九晶体管的第二极与所述第四节点连接。
2.根据权利要求1所述的像素电路，其特征在于，还包括：
第二复位子电路，连接所述发光器件的阳极、第二复位信号端和所述初始化信号端；所述第二复位子电路被配置为在所述初始化阶段或所述数据写入阶段，在所述第二复位信号端接收的第二复位信号的控制下，将来自所述初始化信号端的所述初始化信号传输至所述发光器件的阳极，对所述阳极进行复位。
3.根据权利要求2所述的像素电路，其特征在于，所述第一复位信号端和所述第二复位信号端连接同一复位信号端。
4.根据权利要求1所述的像素电路，其特征在于，所述发光控制子电路包括第一子电路和第二子电路；
所述第一子电路连接所述第二节点、所述第一电压端和所述第一使能信号端；所述第一子电路被配置为在发光阶段，在所述第一使能信号端的所述第一使能信号的控制下，将所述第一电压端的电压信号传输至所述第二节点；
所述第二子电路连接所述第三节点、所述第二使能信号端和所述发光器件的阳极；所述第二子电路被配置为在发光阶段，在所述第二使能信号端的所述第二使能信号的控制下，将所述驱动晶体管输出的电流传输至所述发光器件。
5.根据权利要求4所述的像素电路，其特征在于，所述第一使能信号端、所述第二使能信号端连接同一使能信号端。
6.根据权利要求4所述的像素电路，其特征在于，所述初始化信号端与所述发光器件的阳极连接。
7.根据权利要求4所述的像素电路，其特征在于，所述第二子电路与所述第一复位子电路复用，所述第一复位信号端与所述第二使能信号端为同一信号端；
所述信号端被配置在所述初始化阶段输出所述第一复位信号，在所述发光阶段输出所述第二使能信号。
8.根据权利要求1所述的像素电路，其特征在于，所述第一扫描端和所述第二扫描端连接同一扫描端。
9.根据权利要求2所述的像素电路，其特征在于，所述第二复位子电路包括第二晶体管，所述第二晶体管的栅极连接所述第二复位信号端，所述第二晶体管的第一极连接所述初始化信号端，所述第二晶体管的第二极连接所述发光器件的阳极。
10.根据权利要求4所述的像素电路，其特征在于，所述第一子电路包括第三晶体管，所述第三晶体管的栅极连接所述第一使能信号端，所述第三晶体管的第一极连接所述第一电压端，所述第三晶体管的第二极连接所述第二节点；
所述第二子电路包括第四晶体管，所述第四晶体管的栅极连接所述第二使能信号端，所述第四晶体管的第一极连接所述第三节点，所述第四晶体管的第二极连接所述发光器件的阳极。
11.一种显示面板，其特征在于，包括至少一个如权利要求1-10任一项所述的像素电路。
12.根据权利要求11所述的显示面板，其特征在于，所述显示面板具有多个呈阵列排布的亚像素区，每个亚像素区设置有一个所述像素电路；
所述显示面板还包括多条扫描线，位于同一行的所有像素电路连接的第一扫描端和第二扫描端均连接一条扫描线；
或者，
所述显示面板还包括多条第一扫描线和多条第二扫描线，位于同一行的所有像素电路连接的第一扫描端和第二扫描端分别连接第一扫描线和第二扫描线。
13.根据权利要求12所述的显示面板，其特征在于，位于同一行的所有像素电路连接的第一扫描端和第二扫描端均连接一条扫描线，位于第n行的所有像素电路连接的第一复位信号端连接与第n-1行像素电路对应的所述扫描线。
14.一种如权利要求1所述的像素电路的驱动方法，其特征在于，包括：
在一图像帧的初始化阶段：向第一复位信号端输入第一复位信号，以使第一复位子电路将来自初始化信号端的初始化信号传输至第三节点；向第一扫描端输入第一扫描信号，以使写入子电路将所述第三节点上的所述初始化信号传输至第一节点，以对所述第一节点进行复位；
在一图像帧的数据写入阶段：向所述第一扫描端输入所述第一扫描信号，向第二扫描端输入第二扫描信号，并向数据端输入数据信号，以使写入子电路将所述数据端接收的所述数据信号写入至所述第一节点，对驱动晶体管进行阈值电压补偿；
在一图像帧的发光阶段：向第一使能信号端输入第一使能信号，并向第二使能信号端输入第二使能信号，以使发光控制子电路将第一电压端的电压信号传输至第二节点，并将所述驱动晶体管输出的电流传输至发光器件，使所述发光器件发光。
15.根据权利要求14所述的驱动方法，其特征在于，还包括：
在一图像帧的初始化阶段，向所述数据端输入所述数据信号。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010479787.XA CN111508426B (zh) | 2020-05-29 | 2020-05-29 | 像素电路及其驱动方法、显示面板 |
| US17/763,598 US11688348B2 (en) | 2020-05-29 | 2021-04-13 | Pixel circuit and driving method thereof and display panel |
| PCT/CN2021/087044 WO2021238470A1 (zh) | 2020-05-29 | 2021-04-13 | 像素电路及其驱动方法、显示面板 |
| US18/320,042 US12073787B2 (en) | 2020-05-29 | 2023-05-18 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010479787.XA CN111508426B (zh) | 2020-05-29 | 2020-05-29 | 像素电路及其驱动方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111508426A CN111508426A (zh) | 2020-08-07 |
| CN111508426B true CN111508426B (zh) | 2022-04-15 |
Family
ID=71870329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010479787.XA Active CN111508426B (zh) | 2020-05-29 | 2020-05-29 | 像素电路及其驱动方法、显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11688348B2 (zh) |
| CN (1) | CN111508426B (zh) |
| WO (1) | WO2021238470A1 (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12073787B2 (en) | 2020-05-29 | 2024-08-27 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel |
| CN111508426B (zh) | 2020-05-29 | 2022-04-15 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
| CN114512086B (zh) * | 2020-10-26 | 2024-02-06 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、电子设备 |
| CN113112960A (zh) * | 2021-04-08 | 2021-07-13 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
| WO2022226951A1 (zh) | 2021-04-30 | 2022-11-03 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
| CN113516952B (zh) * | 2021-05-26 | 2022-11-18 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板 |
| CN115547219B (zh) | 2021-06-30 | 2023-10-24 | 荣耀终端有限公司 | 显示控制装置、显示装置以及电子设备 |
| JP2024528772A (ja) * | 2021-07-30 | 2024-08-01 | 京東方科技集團股▲ふん▼有限公司 | 画素回路及びその駆動方法、表示装置 |
| CN114514573B (zh) | 2021-07-30 | 2022-08-09 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
| CN113870786B (zh) * | 2021-09-28 | 2023-01-10 | 京东方科技集团股份有限公司 | 像素电路、驱动发光和显示装置 |
| CN114023266B (zh) * | 2021-10-29 | 2022-12-09 | 维信诺科技股份有限公司 | 像素电路、显示面板和显示装置 |
| CN113889042B (zh) * | 2021-11-11 | 2023-02-17 | 武汉天马微电子有限公司 | 一种像素驱动电路及其驱动方法、显示面板 |
| CN114078430A (zh) * | 2021-12-09 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
| CN114974130A (zh) * | 2022-05-24 | 2022-08-30 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、阵列基板及显示装置 |
| CN115376451A (zh) * | 2022-09-21 | 2022-11-22 | 武汉天马微电子有限公司 | 像素电路及其驱动方法、阵列基板、显示面板和显示装置 |
| CN115527486B (zh) * | 2022-10-24 | 2025-02-11 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US12431085B2 (en) | 2022-12-09 | 2025-09-30 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit and driving method therefor, array substrate, and display apparatus |
| CN116129808B (zh) * | 2023-01-05 | 2025-08-15 | 京东方科技集团股份有限公司 | 显示基板及其工作方法、显示装置 |
| CN115985232B (zh) * | 2023-01-10 | 2025-12-19 | 京东方科技集团股份有限公司 | 像素驱动电路、显示面板及其控制方法 |
| CN118742945A (zh) * | 2023-01-19 | 2024-10-01 | 京东方科技集团股份有限公司 | 像素电路、显示面板及显示装置 |
| WO2024152283A1 (zh) * | 2023-01-19 | 2024-07-25 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
| CN119132229A (zh) * | 2023-06-12 | 2024-12-13 | 荣耀终端有限公司 | 电压控制方法、设备及存储介质 |
| CN119856216B (zh) * | 2023-08-17 | 2025-09-26 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置、信号处理方法 |
| CN118675457A (zh) * | 2024-06-25 | 2024-09-20 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示装置 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719924B1 (ko) * | 2005-04-29 | 2007-05-18 | 비오이 하이디스 테크놀로지 주식회사 | 유기 전계발광 표시장치 |
| KR101965724B1 (ko) * | 2012-10-18 | 2019-04-04 | 삼성디스플레이 주식회사 | 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법 |
| CN103971638B (zh) * | 2014-05-04 | 2016-03-16 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动方法、阵列基板及显示装置 |
| CN104658484B (zh) * | 2015-03-18 | 2018-01-16 | 上海和辉光电有限公司 | 显示装置、像素驱动电路及其驱动方法 |
| KR102559083B1 (ko) * | 2015-05-28 | 2023-07-25 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| KR102338942B1 (ko) * | 2015-06-26 | 2021-12-14 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 이의 구동방법 |
| KR102457757B1 (ko) * | 2015-10-28 | 2022-10-24 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 |
| CN107731167A (zh) * | 2016-08-12 | 2018-02-23 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
| CN106097964B (zh) * | 2016-08-22 | 2018-09-18 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
| CN106128360B (zh) | 2016-09-08 | 2018-11-13 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
| CN106652912B (zh) * | 2016-12-13 | 2020-05-19 | 上海天马有机发光显示技术有限公司 | 有机发光像素驱动电路、驱动方法以及有机发光显示面板 |
| CN106782313B (zh) * | 2016-12-15 | 2019-04-12 | 上海天马有机发光显示技术有限公司 | 有机发光像素驱动电路、驱动方法及有机发光显示面板 |
| CN106448555B (zh) * | 2016-12-16 | 2019-11-12 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
| CN106710529B (zh) * | 2016-12-19 | 2019-02-05 | 上海天马有机发光显示技术有限公司 | 一种像素驱动电路、驱动方法及有机发光显示面板 |
| CN106652908B (zh) * | 2017-01-05 | 2019-03-12 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
| CN106531085B (zh) * | 2017-01-05 | 2019-05-24 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
| CN106531076B (zh) * | 2017-01-12 | 2019-03-01 | 京东方科技集团股份有限公司 | 一种像素电路、显示面板及其驱动方法 |
| CN106558287B (zh) * | 2017-01-25 | 2019-05-07 | 上海天马有机发光显示技术有限公司 | 有机发光像素驱动电路、驱动方法及有机发光显示面板 |
| CN106910468B (zh) * | 2017-04-28 | 2019-05-10 | 上海天马有机发光显示技术有限公司 | 显示面板、显示装置及像素电路的驱动方法 |
| CN107424555B (zh) * | 2017-05-23 | 2021-08-24 | 上海和辉光电股份有限公司 | 一种像素电路、驱动方法及显示器 |
| CN107452331B (zh) * | 2017-08-25 | 2023-12-05 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
| CN107610652B (zh) * | 2017-09-28 | 2019-11-19 | 京东方科技集团股份有限公司 | 像素电路、其驱动方法、显示面板及显示装置 |
| CN107481676B (zh) * | 2017-09-30 | 2020-09-08 | 上海天马有机发光显示技术有限公司 | 一种像素电路的驱动方法、显示面板以及显示装置 |
| CN108492777B (zh) * | 2018-02-27 | 2020-04-03 | 上海天马有机发光显示技术有限公司 | 像素驱动电路的驱动方法、显示面板和显示装置 |
| CN108735155A (zh) * | 2018-06-01 | 2018-11-02 | 京东方科技集团股份有限公司 | 一种像素电路、其驱动方法及显示面板、显示装置 |
| CN109087610A (zh) | 2018-08-20 | 2018-12-25 | 武汉华星光电半导体显示技术有限公司 | Amoled像素驱动电路、驱动方法及显示面板 |
| US11276344B2 (en) * | 2018-11-30 | 2022-03-15 | Boe Technology Group Co., Ltd. | Pixel circuit, driving method, and display apparatus |
| CN110223636B (zh) * | 2019-06-17 | 2021-01-15 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
| CN110299107B (zh) * | 2019-06-28 | 2021-01-29 | 上海天马有机发光显示技术有限公司 | 一种有机发光显示面板及有机发光显示装置 |
| CN110310603A (zh) * | 2019-07-09 | 2019-10-08 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示面板、显示装置 |
| KR102665738B1 (ko) * | 2020-05-27 | 2024-05-13 | 삼성전자주식회사 | 유기발광 디스플레이 시스템 |
| CN111508426B (zh) * | 2020-05-29 | 2022-04-15 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
-
2020
- 2020-05-29 CN CN202010479787.XA patent/CN111508426B/zh active Active
-
2021
- 2021-04-13 US US17/763,598 patent/US11688348B2/en active Active
- 2021-04-13 WO PCT/CN2021/087044 patent/WO2021238470A1/zh not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20220343852A1 (en) | 2022-10-27 |
| US11688348B2 (en) | 2023-06-27 |
| CN111508426A (zh) | 2020-08-07 |
| WO2021238470A1 (zh) | 2021-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111508426B (zh) | 像素电路及其驱动方法、显示面板 | |
| CN106558287B (zh) | 有机发光像素驱动电路、驱动方法及有机发光显示面板 | |
| CN107452331B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN112992070B (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
| CN107481675B (zh) | 像素驱动电路及其驱动方法、阵列基板及显示装置 | |
| KR101341788B1 (ko) | 발광 표시장치 및 그의 구동방법 | |
| JP4398413B2 (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
| WO2020001635A1 (zh) | 驱动电路及其驱动方法、显示装置 | |
| CN106782304B (zh) | 一种像素驱动电路、像素阵列、驱动方法及有机发光显示面板 | |
| CN108428434B (zh) | 像素电路、有机发光显示面板及显示装置 | |
| CN107358918A (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN106409233A (zh) | 一种像素电路、其驱动方法及有机发光显示面板 | |
| CN106531074A (zh) | 有机发光像素驱动电路、驱动方法以及有机发光显示面板 | |
| CN104751804A (zh) | 一种像素电路、其驱动方法及相关装置 | |
| CN106991964A (zh) | 像素电路及其驱动方法、显示装置 | |
| JP2020519925A (ja) | 画素の駆動回路、画素の駆動方法及び表示装置 | |
| CN111754941B (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
| CN110992891B (zh) | 一种像素驱动电路、驱动方法和显示基板 | |
| CN110164375A (zh) | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 | |
| CN115410531A (zh) | 像素电路及其驱动方法、硅基显示面板和显示装置 | |
| JP2024530557A (ja) | 画素駆動回路及び表示パネル | |
| CN105551426B (zh) | Amoled像素单元及其驱动方法、amoled显示装置 | |
| CN114038419A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
| CN113421525A (zh) | 像素驱动电路、显示面板、显示设备和驱动控制方法 | |
| CN116798360A (zh) | 显示基板、驱动方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |