CN111461334A

CN111461334A - 量子电路的处理方法、装置及设备

Info

Publication number: CN111461334A
Application number: CN202010238632.7A
Authority: CN
Inventors: 刘树森; 段润尧; 李三江; 周祥臻; 冯元
Original assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Current assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Priority date: 2020-03-30
Filing date: 2020-03-30
Publication date: 2020-07-28
Anticipated expiration: 2040-03-30
Also published as: CN111461334B

Abstract

本申请公开了一种量子电路的处理方法、装置及设备，涉及量子计算技术领域。本申请公开的技术方案包括：根据多个物理量子比特之间的物理连通关系，采用目标交换方式在多个物理量子比特之间添加SWAP门，在添加SWAP门时，考虑采用目标交换方式后会在多个物理量子比特之间添加CNOT门的数量，以及采用的目标交换方式后逻辑电路信息中新增被执行的CNOT门的数量。因此，能够避免在转换后的电路中额外引入较多数量的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。

Description

量子电路的处理方法、装置及设备

技术领域

本申请涉及计算机技术领域，尤其涉及一种量子电路的处理方法、装置及设备。

背景技术

在量子计算设备中，因为量子比特(qubit)之间连通性的限制，使得量子计算设备只能在具有连通关系的qubit对之间或单个qubit上执行门变换。例如，只能在具有连通关系的两个qubit之间执行CONT门。因此，为了使得混合量子算法能够在量子计算设备上运行，需要对混合量子算法涉及的逻辑电路进行转换，使得转换后的电路满足量子计算设备物理连通性的限制，即，转换后的电路中需要进行CNOT门变换的qubit对都是具有物理连通关系的qubit对。

现有技术中，在进行量子电路转换时，需要在转换后的电路中额外增加较多的CNOT门。这样，转换后的电路中的CNOT门的数量较多，使得量子计算中量子保真度下降，导致计算结果误差增大。

发明内容

本申请实施例提供一种量子电路的处理方法、装置及设备，用以避免在电路中添加较多数量的CNOT门，保证计算结果的精度。

第一方面，本申请实施例提供一种量子电路的处理方法，包括：

获取逻辑电路信息，以及量子计算设备的拓扑信息，所述逻辑电路信息包括多个逻辑量子比特以及所述多个逻辑量子比特之间的受控非CNOT门变换关系，所述拓扑信息包括：多个物理量子比特以及所述多个物理量子比特之间的物理连通关系；

根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加交换SWAP门，所述目标交换方式对应的第一数量和第二数量满足第一预设条件；

其中，所述第一数量为采用所述目标交换方式后会在所述多个物理量子比特之间添加CNOT门的数量，所述第二数量为采用所述目标交换方式后所述逻辑电路信息中新增被执行的CNOT门的数量。

第二方面，本申请实施例提供一种量子电路的处理方法，包括：

获取逻辑电路信息，所述逻辑电路信息包括多个逻辑量子比特以及所述多个逻辑量子比特之间的CNOT门变换关系；

根据所述CNOT门变换关系，查询预设数据表，得到对所述逻辑电路信息处理后的CNOT门变换关系；其中，所述预设数据表用于存储不同的第一CNOT门变换关系以及各所述第一CNOT门变换关系对应的第二CNOT门变换关系；所述预设数据表中的各所述第二CNOT门变换关系是根据所述第一CNOT门变换关系采用第一方面所述的量子电路的处理方法得到的。

第三方面，本申请实施例提供一种量子电路的处理装置，包括：

获取模块，用于获取逻辑电路信息，以及量子计算设备的拓扑信息，所述逻辑电路信息包括多个逻辑量子比特以及所述多个逻辑量子比特之间的受控非CNOT门变换关系，所述拓扑信息包括：多个物理量子比特以及所述多个物理量子比特之间的物理连通关系；

处理模块，用于根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加交换SWAP门，所述目标交换方式对应的第一数量和第二数量满足第一预设条件；

第四方面，本申请实施例提供一种量子电路的处理装置，包括：

获取模块，用于获取逻辑电路信息，所述逻辑电路信息包括多个逻辑量子比特以及所述多个逻辑量子比特之间的CNOT门变换关系；

处理模块，用于根据所述CNOT门变换关系，查询预设数据表，得到对所述逻辑电路信息处理后的CNOT门变换关系；其中，所述预设数据表用于存储不同的第一CNOT门变换关系以及各所述第一CNOT门变换关系对应的第二CNOT门变换关系；所述预设数据表中的各所述第二CNOT门变换关系是根据所述第一CNOT门变换关系采用第一方面所述的量子电路的处理方法得到的。

第五方面，本申请实施例提供一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行第一方面或者第二方面任一项所述的方法。

第六方面，本申请实施例提供一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行第一方面或者第二方面任一项所述的方法。

本申请实施例提供的量子电路的处理方法、装置及设备，根据多个物理量子比特之间的物理连通关系，采用目标交换方式在多个物理量子比特之间添加SWAP门时，同时考虑了采用目标交换方式后会在多个物理量子比特之间添加CNOT门的数量，以及采用的目标交换方式后逻辑电路信息中新增被执行的CNOT门的数量，能够避免在转换后的电路中额外引入较多数量的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。

上述可选方式所具有的其他效果将在下文中结合具体实施例加以说明。

附图说明

附图用于更好地理解本方案，不构成对本申请的限定。其中：

图1为本申请实施例的应用场景的示意图；

图2为本申请一个实施例中量子电路的示意图；

图3为本申请一个实施例提供的量子电路的处理方法的流程示意图；

图4为本申请实施例提供的一种逻辑电路的结构示意图；

图5为本申请实施例提供的一种量子计算机的拓扑结构的示意图；

图6为本申请实施例提供的SWAP门与CNOT门之间的等价关系的示意图；

图7为本申请另一个实施例提供的量子电路的处理方法的流程示意图；

图8为本申请一个实施例提供的初始映射关系建立方法的流程示意图；

图9为本申请实施例提供的量子电路的处理过程的示意图；

图10为本申请实施例中逻辑电路对应的结构图；

图11为本申请实施例中另一种量子计算机的拓扑结构的示意图；

图12为本申请一个实施例中初始映射关系的示意图；

图13为本申请另一个实施例中初始映射关系的示意图；

图14为本申请一个实施例提供的量子电路的处理装置的结构示意图；

图15为本申请另一个实施例提供的量子电路的处理装置的结构示意图；

图16为本申请实施例提供的电子设备的结构示意图。

具体实施方式

以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

为了便于理解，首先对本申请实施例中涉及的概念进行简单介绍。

量子比特：量子比特(quantum bit，简写为qubit)是量子计算的基本单位，就像经典比特是经典计算的基本单位一样。与经典比特不同的是，经典比特是确定的，它可以是0，也可以是1，但是一定是确定的0或者1。而量子比特则可能是|0〉、|1〉、或者|0〉和|1〉的叠加态。

CNOT门：CNOT门是一种对双量子比特进行操作的逻辑门，其中，第一个量子比特称为控制比特，第二个量子比特称为信息比特。第二个量子比特只有在第一个量子比特为|1〉的时候进行NOT操作，在第一个量子比特为|0〉时保持不变。

交换门：也可以称为互换门(SWAP)，SWAP门操作两个量子比特，让两个量子比特相互交换量子位。SWAP门可以看作是CNOT门的一个特定的集合，这个集合可以移动逻辑比特的位置。

逻辑电路：本实施例中将用于实现混合量子算法的电路称为逻辑电路，逻辑电路一般从量子(混合)算法而来，其表述的是qubit和qubit之间的高级逻辑操作。逻辑电路中可以包括混合量子算法对应的一系列逻辑指令。本实施例中的逻辑电路不考虑量子计算机的实际物理连通限制。逻辑电路中涉及的量子比特称为逻辑量子比特。

物理电路：本实施例中将对逻辑电路进行转换得到的满足量子计算机物理连通限制的电路称为物理电路。物理电路中涉及的量子比特称为物理量子比特。

层：层是量子电路中一部分门的集合。一个量子电路中可以有多个层，且这些层之间存在顺序。每个层互不相交，所有层的并集等价于量子电路中所有门的结合。

下面结合图2进行示例性说明。图2为本申请一个实施例中量子电路的示意图。可以采用如下方法构造层：将量子电路中的所有门尽可能地向输入端(左端)移动，在移动过程中，共用量子比特的门不能互相跨越、重叠。按照从左(输入)到右(输出)的顺序可以分为不同的层。如图2所示，门g0和g1构成第0层(也可以称为顶层Front Layer)，门g2构成第1层，g3构成第2层，g4构成第3层。

映射：在量子电路转换中，需要将逻辑量子比特一一对应到物理量子比特，本实施例中将这种对应关系称为一个映射，记为τ。当q1、q2为不同的逻辑量子比特时，对于某个映射τ，其满足τ(q1)≠τ(q2)，τ^-1(q1)≠τ^-1(q2)。

图1为本申请实施例的应用场景的示意图。如图1所示，包括经典计算机和量子计算机。量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。经典计算机是相对于量子计算机而言的，经典计算机也可以称为普通计算机，是目前已发展成熟的计算设备。

量子计算机中的量子比特之间可能是非全连通的，即只有部分量子比特之间可以连通。目前技术因为工艺和调控限制，无法制造超过5qubit的超导全量同的量子计算机。量子计算机只能在具有连通关系的qubit对之间或单个qubit上执行门变换。依据门分解定理，我们可以将任意维度的门(任意qubit关联的门)分解为单qubit上的旋转门(或在近似意义下的通用集合门)和两比特门操作。其中两比特门中，CNOT为典型例子。其他的两比特门，都可以通过转换得到。因此，所有的逻辑都可以由旋转门和CNOT门来精确的表示。但其中，单比特旋转门的逻辑层实现是相对容易的，只需要在单比特上做相关操作；与此同时，双比特CNOT门的逻辑和物理实现是困难的。逻辑上CNOT的连接在物理电路上未必有相应的对应，而量子计算机限制只能在具有连通关系的两个量子比特间执行CNOT门。

通常，在设计混合量子算法时，不会考虑量子计算机的物理连通限制，使得逻辑电路(混合量子算法涉及的一系列逻辑指令)可能无法直接在量子计算机中执行。因此，可以通过对逻辑电路进行转换，使得转换后的电路(为了描述方面，后续实施例中将转换后的电路称为物理电路)满足物理连通性的限制，从而能够在量子计算机中执行。结合图1所示的应用场景，对逻辑电路进行转换的过程可以由图1中的经典计算机执行。

一些可能的场景中，经典计算机与量子计算机通信连接，逻辑电路信息存储在经典计算机中，经典计算机通过与量子计算机的交互，获取量子计算机的拓扑信息(物理连通信息)。经典计算机根据量子计算机的拓扑信息，对逻辑电路信息进行转换，得到物理电路信息，并将物理电路信息发送给量子计算机执行。

另一些可能的场景中，经典计算机与量子计算机通信连接，经典计算机通过与量子计算机的交互，获取逻辑电路信息以及量子计算机的拓扑信息。经典计算机根据量子计算机的拓扑信息，对逻辑电路信息进行转换，得到物理电路信息，并将物理电路信息发送给量子计算机执行。

上述可能的场景中，逻辑电路信息可以存储在经典计算机中，或者由量子计算机发送给经典计算机。实际应用中，还可以存在其他的场景，例如：图1中的经典计算机为经典计算机1，经典计算机1还可以与经典计算机2通信连接。逻辑电路信息还可以由经典计算机2发送给经典计算机1。又例如：逻辑电路信息先由量子计算机发送给经典计算机2，由经典计算机2转发给经典计算机1。

本实施例提供的量子电路的处理方法，能够实现将逻辑电路转换为能够被量子计算机执行的物理电路，并使得转换后的物理电路中增加尽量少的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。

下面结合几个具体的实施例对本申请的技术方案进行详细描述。下面几个实施例可以相互结合，对于相同或者相似的内容在某些实施例中可能不再重复描述。

图3为本申请一个实施例提供的量子电路的处理方法的流程示意图。本实施例的方法可以由图1中的经典计算机执行。如图3所示，本实施例的方法可以包括：

S301：获取逻辑电路信息，以及量子计算机设备的拓扑信息，逻辑电路信息包括多个逻辑量子比特以及多个逻辑量子比特之间的CNOT门变换关系，拓扑信息包括：多个物理量子比特以及多个物理量子比特之间的物理连通关系。

为了便于理解，下面结合图4和图5对本实施例中的逻辑电路信息和计算机设备的拓扑信息进行示意。

图4为本申请实施例提供的逻辑电路的结构示意图。如图4所示，逻辑电路中包括4个逻辑量子比特，分别为：q0、q1、q2和q3。逻辑电路中还包括7个CNOT门。针对每个CNOT门，黑点表示控制位，圆圈表示信息位/受控位。即，7个CNOT门(对应图4中的g0-g6)分别为：CNOT(q2，q0)，CNOT(q3，q2)，CNOT(q0，q3)，CNOT(q0，q2)，CNOT(q3，q2)，CNOT(q0，q3)，CNOT(q3，q1)。

图5为本申请实施例提供的量子计算机的拓扑结构的示意图。如图5所示，拓扑结构中包括：多个物理量子比特，分别为：Q0-Q4。图5中的两个物理量子比特之间的连线表示连通关系。由图5可知，该量子计算机中只有部分物理量子比特之间存在连通关系，例如：Q0和Q1之间存在连通关系，Q0和Q2之间存在连通关系，Q2和Q3之间存在连通关系，Q1和Q3之间存在连通关系，但是，Q0和Q3之间不存在连通关系。

需要说明的是，本实施例中，逻辑量子比特的数量与物理量子比特的数量可以相同或者不同。当二者数量相同时，逻辑量子比特和物理量子比特之间可以一一对应。例如，图4中的q0被映射至图5中的Q0，图4中的q1被映射至图5中的Q1，图4中的q2被映射至图5中的Q2，图4中的q3被映射至图5中的Q3。

当二者数量不同时，物理量子比特的数量可以大于逻辑量子比特的数量。该情况下，逻辑量子比特可以被映射至部分物理量子比特。例如，假设量子计算机中包括20个物理量子比特，则可以从20个物理量子比特中选择出4个物理量子比特与图4中逻辑量子比特一一对应。

本实施例中，假设已按照某种映射方式建立了逻辑量子比特与物理量子比特之间的一一对应关系。需要说明的是，本实施例对于逻辑量子比特与物理量子比特之间映射关系的建立过程不作限定，一种可能的映射关系的建立方式可以参见图8所示的实施例。

S302：根据多个物理量子比特之间的物理连通关系，采用目标交换方式在多个物理量子比特之间添加SWAP门，所述目标交换方式对应的第一数量和第二数量满足第一预设条件。

本实施例中，当逻辑电路信息中的CNOT门不能全部被量子计算机直接执行时，通过在多个物理量子比特之间添加SWAP门，扩充物理量子比特之间的连通关系，使得逻辑电路信息的更多的CNOT门能够被执行。

下面举例说明，结合图5所示的拓扑结构，由于Q0与Q3之间不具有连通关系，因此，Q0与Q3不能直接进行CNOT门变换。这样，图4所示的逻辑电路中，CNOT(q0，q3)将无法被执行。本实施例中，在图5所示的拓扑结构中增加SWAP(Q0，Q2)，即交换Q0和Q2的位置，使得Q0和Q3之间也具有连通关系，从而，使得CNOT(q0，q3)能够被执行。

需要说明的是，在物理量子比特之间添加SWAP门会导致转换后的物理电路中的CNOT门的数量增加，因为一个SWAP门可等价于3个CNOT门。图6为本申请实施例提供的SWAP门与CNOT门之间的等价关系的示意图。如图6所示，SWAP(q0，q1)相当于依次进行如下3个CNOT操作：CNOT(q0，q1)、CNOT(q1，q0)、CNOT(q0，q1)。

本实施例中，为了避免转换后的物理电路中被额外引入较多数量的CNOT门，在向物理量子比特之间添加SWAP门时，不是随意选择任意可选的交换方式(交换方式是指在物理量子比特之间添加SWAP门的方式)，而是在选择交换方式时，同时考虑采用该交换方式后会在物理量子比特之间添加CNOT门的数量(即第一数量)，以及采用该交换方式后逻辑电路信息中新增被执行的CNOT门的数量(即第二数量)。也就是说，只有在该交换方式对应的第一数量和第二数量满足第一预设条件时，才会采用该交换方式。

可选的，第一预设条件可以是第二数量大于第一数量；或者，第二数量与第一数量之间的差值大于预设阈值；或者，第二数量与第一数量之间的比值大于预设阈值。

一个示例中，当存在多种可能的交换方式时，若某种交换方式对应的第一数量和第二数量满足上述的第一预设条件，则可以确定采用该交换方式。

另一个示例中，当存在多种可能的交换方式时，若某种交换方式对应的第二数量与第一数量之间的差值最大，或者，某种交换方式对应的第二数量与第一数量之间的比值最大，则确定采用该交换方式。

需要说明的是，本实施例中，采用目标交换方式在多个物理量子比特之间添加SWAP门时，可以是添加一个SWAP门，还可以是添加多个SWAP门，本实施例对此不作限定。

另外，本实施例中的S302可以被重复执行。例如，若在多个物理量子比特之间添加SWAP门后，得到的物理电路依然无法使得逻辑电路信息中的所有CNOT门被执行，则可以重复执行S302，直至逻辑电路信息中的所有CNOT门均能够被执行。

本实施例提供的量子电路的处理方法，根据多个物理量子比特之间的物理连通关系，采用目标交换方式在多个物理量子比特之间添加SWAP门时，同时考虑了采用目标交换方式后会在多个物理量子比特之间添加CNOT门的数量，以及采用的目标交换方式后逻辑电路信息中新增被执行的CNOT门的数量，能够避免在转换后的电路中额外引入较多数量的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。

图7为本申请另一个实施例提供的量子电路的处理方法的流程示意图。本实施例对图3所示的实施例进行进一步细化。如图7所示，本实施例的方法包括：

S701：获取逻辑电路信息，以及量子计算设备的拓扑信息，逻辑电路信息包括多个逻辑量子比特以及多个逻辑量子比特之间的CNOT门变换关系，拓扑信息包括：多个物理量子比特以及多个物理量子比特之间的物理连通关系。

S702：根据多个物理量子比特之间的物理连通关系，获取多个候选交换方式，每个候选交换方式用于在多个物理量子比特之间添加SWAP门以使逻辑电路信息中存在新增被执行的CNOT门。

具体的，根据多个物理量子比特之间的物理连通关系，确定多种交换方式，每种交换方式用于在多个物理量子比特之间添加至少一个SWAP门。将多种交换方式中满足第二预设条件的交换方式确定为候选交换方式；其中，所述第二预设条件为：采用所述交换方式后所述逻辑电路信息中新增被执行的CNOT门的数量大于等于1。

示例性的，具有连通关系的任意两个物理量子比特之间均可以被添加SWAP门，因此，根据物理连通关系，可以确定出很多种添加SWAP门的方式。本实施例中，将每种可能的添加SWAP门的方式称为一种交换方式。每种交换方式中可以是添加一个SWAP门，也可以是添加多个SWAP门。

由于有些交换方式可能并不会导致逻辑电路中有新增被执行的CNOT门，若对所有的交换方式都进行搜索的话，会带来较大的资源消耗。因此，本实施例中，只有在某种交换方式满足第二预设条件(即，采用该交换方式后逻辑电路中新增被执行的CNOT门的数量大于等于1)时，才将该交换方式确定为候选交换方式。

本实施例中，通过采用第二预设条件筛选出候选交换方式，后续只需要对候选交换方式进行搜索，能够减少搜索范围，降低量子转换过程的资源消耗。

一种可能的实施方式中，为了避免添加较多数量的SWAP门，本实施例中还可以限制每种交换方式所添加的SWAP门的数量。示例性的，每种交换方式在多个物理量子比特之间添加SWAP门的数量小于或者等于k。其中，k为预设的正整数。可选的，所述k的取值可以为3。即，每种交换方式中最多添加3个SWAP门。

通过限制每种交换方式所添加的SWAP门的数量，可以避免添加较多的SWAP门，提高量子电路的转换效率。

S703：确定每个候选交换方式对应的第一数量和第二数量，第一数量为采用该候选交换方式后会在多个物理量子比特之间添加CNOT门的数量，第二数量为采用该候选交换方式后逻辑电路信息中新增被执行的CNOT门的数量。

应理解，由于添加一个SWAP门等价于添加3个CNOT门，因此，每个候选交换方式对应的第一数量与该候选交换方式中需要添加的SWAP门的数量相关。具体的，若某个候选交换方式需要添加的SWAP门的数量为n，则该候选交换方式对应的第一数量为n*3。

S704：将多个候选交换方式中，对应的第一数量和第二数量满足第一预设条件的候选交换方式确定为目标交换方式。

具体的，根据每个候选交换方式对应的所述第一数量和所述第二数量，确定每个候选交换方式对应的评估值。其中，评估值用于评估候选交换方式的优劣程度。本实施例中，评估值与第二数量正相关，评估值与第一数量负相关。

可选的，可以采用如下启发式函数计算每个候选交换方式对应的评估值：

进一步的，可以将多个候选交换方式中对应的评估值最大的候选交换方式确定为目标交换方式。

S705：采用目标交换方式在多个物理量子比特之间添加SWAP门。

S706：根据多个物理量子比特之间的物理连通关系以及多个物理量子比特之间已添加的SWAP门关系，判断多个物理量子比特是否能够执行逻辑电路信息中的所有CNOT门。

若是，则结束，若否，则重复执行S702至S705，直至逻辑电路信息中的所有CNOT门均能够被执行。

本实施例中，S702中对可能的交换方式进行筛选确定候选交换方式时，可能存在确定出的候选交换方式的数量为0的情况，即，所有可能的交换方式均不满足第二预设条件。该情况下，为了保证量子电路的转换过程可以继续执行下去，可以采用撤退策略，更换一种添加SWAP门的方式。

撤退策略的执行过程可以包括：确定逻辑电路信息中未被执行的第一CNOT门，获取第一CNOT门所关联的两个逻辑量子比特对应的两个物理量子比特；根据两个物理量子比特之间的物理连通信息，确定两个物理量子比特之间的最短连通路径，在最短连通路径对应的物理量子比特之间添加至少一个SWAP门。

其中，第一CNOT门可以是逻辑电路信息中未被执行的任意一个CNOT门。可选的，可以将逻辑电路信息中未被执行的CNOT门中，位于顶层的CNOT门确定为第一CNOT门。

下面举例说明，假设量子计算机的物理连通信息为：q0与q1连接，q1与q2连接，q2与q4连接，q2与q3连接，q3与q4连接。逻辑电路信息中的第一CNOT门为：CNOT(q0，q4)。根据上述的物理连通信息可以确定出第一CNOT门关联的量子比特q0和q4之间的最短连通路径为：q0-q1-q2-q4。因此，可以添加下述两个SWAP门：SWAP(q0，q1)、SWAP(q1，q2)，使得q0和q4具有联通关系，进而使得逻辑电路信息中的CNOT(q0，q4)可以被执行。

应理解，上述撤退策略的执行过程可以被重复执行多次，直至逻辑电路信息中不存在未被执行的CNOT门。通过采用撤退策略，避免了本实施例中的量子电路的转换过程在某些情况可能无法执行的情况，保证了量子电路的转换过程的成功率。

本实施例中，根据每种候选交换方式对应的第一数量和第二数量设计启发式函数，并采用该启发式函数对候选交换方式进行评估，使得每次采用的交换方式都能避免向电路中引入较多数量的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。

上述各实施例中，在向多个物理量子比特之间添加SWAP门之前，假设已建立逻辑量子比特与物理量子比特之间的映射关系，例如，可以采用某种默认的映射方式将逻辑量子比特一一映射至物理量子比特。能够理解，这种默认的映射方式可能并不是最优的映射方式。为了进一步降低添加SWAP门的数量，本实施例还提供一种初始映射关系的建立方法。其中，初始映射关系是在不增加额外SWAP门(CNOT门)的前提下建立的。也就是说，在不考虑添加SWAP门的情况下，先寻找一种较优的逻辑量子比特与物理量子比特之间的映射关系，使得逻辑电路信息中尽可能多的CNOT门能够被执行。

图8为本申请一个实施例提供的初始映射关系建立方法的流程示意图。本实施例的方法可以在S302或者S702之前执行。如图8所示，本实施例的方法包括：

S801：根据逻辑电路信息，生成第一结构图，第一结构图中的节点表示逻辑量子比特，第一结构图中的边表示逻辑电路信息中的CNOT门变换关系。

S802：根据量子计算设备的拓扑信息，生成第二结构图，第二结构图中的节点表示物理量子比特，第二结构图中的边表示物理连通关系。

S803：根据第一结构图和第二结构图之间的同构关系，确定初始映射关系。

本实施例中，采用结构图的思想来建立初始映射关系。其中的第一结构图和第二结构图均可以为无向图。

示例性的，根据逻辑电路信息构造第一结构图G_circ。其中G_circ中的节点表示逻辑量子比特。如果两个节点之间存在边，则表示在逻辑电路信息中这两个逻辑量子比特之间存在CNOT门变换关系(G_circ为无向图，本实施例中忽略CNOT门变换的控制和受控的区别)。

根据量子计算机的拓扑信息构造第二结构图AG。其中AG中的节点代表物理量子比特。如果两个节点之间存在边，则表示量子计算机中这两个物理量子比特之间存在物理连通关系，即这两个物理量子比特之间可以直接执行CNOT门变换。

一种可能的情况中，如果第一结构图G_circ恰好与第二结构图AG中的某个子图同构，则根据G_circ和该子图之间的同构关系，可以确定出初始映射关系。能够理解的，该情况下确定出的初始映射关系其实为最终的映射关系，即该初始映射关系使得逻辑电路信息中的所有CNOT门均能够被执行，因此，无需执行后续的添加SWAP门的步骤。

另一种可能的情况中，如果第一结构图G_circ与第二结构图AG中的任意子图均不同构，则可以判断第一结构图G_circ中的第二子图是否与AG中的子图同构。其中，第二子图可以是G_circ中的任意子图。

若能够找到G_circ中的第二子图与AG中的子图同构，则可以根据该同构关系，确定出初始映射关系。需要说明的是，该情况下确定出的初始映射关系是不完整的，只包括了部分逻辑量子比特与部分物理量子比特之间的映射关系。并且，该初始映射关系只能保证逻辑电路信息中的部分CNOT门被执行。因此，该情况下，确定出初始映射关系后，还需要继续执行S302或者S702-S706的步骤。

下面给出两种可能的寻找第一结构图G_circ中的第二子图的实施方式。

一种可能的实施方式中，根据逻辑电路信息中的各CNOT门的执行顺序，确定逻辑电路信息中的前k个CNOT门，根据前k个CNOT门以及前k个CNOT门各自关联的逻辑量子比特，生成第二子图。

示例性的，可以按照逻辑电路信息中的CNOT门的执行顺序，选择前k个CNOT门构成新的子逻辑电路，该子逻辑电路对应的结构图记为

若存在多个子逻辑电路对应的

与AG中的某个子图同构，则取最大k值对应的

根据最大k值对应的

与AG中某个子图的同构关系，即可确定出初始映射关系，记为τ_top。

另一种可能的实施方式中，获取逻辑电路信息中每个CNOT门出现的次数，按照次数由大到小的顺序，确定逻辑电路信息中的前k个CNOT门；根据前k个CNOT门以及前k个CNOT门各自关联的逻辑量子比特，生成第二子图。

该实施方式中，对逻辑电路信息对应的第一结构图G_circ进行改进。示例性的，G_circ中的节点和边保持不变，但是在每一条边增加相应的权重，该权重值等于该边对应的CNOT门在逻辑电路信息中出现的次数。将增加了权重的第一结构图记为

进一步的，可以采用贪心思想在

确定出一个与AG中的某个子图同构的第二子图G^*。具体的，将G^*初始化为空图，将

中的边按照权重从大到小的顺序排序并依次取出。对于取出的

中的边，如果将该边以及两端的节点加入G^*后，G^*依旧与AG中的某个子图同构的话，则将该边加入G^*。反之则不将该边加入G^*。这样，可以根据G^*与AG中某个子图之间的同构关系，确定出初始映射关系，记为τ_wgt。

本实施例中，通过采用结构图的思想建立逻辑量子比特与物理量子比特之间的初始映射关系，由于该初始映射关系保证了在不额外增加SWAP门(CNOT门)的前提下使得逻辑电路信息中尽可能多的CNOT门被执行，因此，后续基于该初始映射关系对量子电路进行转换时，能够进一步避免增加较多数量的SWAP门(CNOT门)，从而提高量子计算结果的精度。

下面结合一个具体的示例，描述量子电路的具体处理过程。

图9为本申请实施例提供的量子电路的处理过程的示意图。参见图9，本实施例的方法包括：

S901：获取逻辑电路LC信息和量子计算机的拓扑AG信息。

本实施例中，假设采用图4所示的逻辑电路LC，为了便于理解，在图10中示出了该逻辑电路LC对应的第一结构图。图11示例了量子计算机的拓扑AG的示意图。如图11所示，该量子计算机中包括20个物理量子比特，分别为：Q0-Q19。如果两个物理量子比特之间存在连线，则表示这两个物理量子比特之间具有物理连通关系。图11也可以称为量子计算机对应的第二结构图。

S902：确定初始映射关系τ。

结合图10所示的第一结构图和图11所示的第二结构图，可以根据第一结构图和第二结构图之间的同构关系，确定初始映射关系。具体确定过程可以参见图8所示的实施例，此处不作详述。

一个示例中，假设确定出的初始映射关系如图12所示，即，q0映射至Q2，q1映射至Q0，q2映射至Q6，q3映射至Q1。根据该映射关系，量子计算机可以执行逻辑电路LC中的所有CNOT门，因此，无需执行S903及后续的步骤。

另一个示例中，假设确定出的初始映射关系如图13所示，即，q0映射至Q2，q1映射至Q0，q2映射至Q5，q3映射至Q6。根据该映射关系，量子计算机只能执行逻辑电路LC中的部分CNOT门。因此，可以继续执行S903即后续的步骤，直至结束。

S903：初始化空的物理电路PC。

S904：根据当前的映射关系τ，更新逻辑电路LC和物理电路PC。

将当前映射关系τ下，逻辑电路LC中可以执行的CNOT门从逻辑电路LC中删除，并加入到物理电路PC中。

S905：判断量子电路是否转换完成。

即，判断逻辑电路LC中的CNOT门能否全部被执行，或者说，判断逻辑电路LC是否为空。若否，则执行S906及后续步骤。若是，则结束，输出物理电路PC。

S906：构造候选交换方式的集合S。

本实施例中，构造集合S的方式可以参见图7所示实施例中的S702。

示例性的，可以构建深度不超过k的候选交换方式集合。深度不超过k是指：每种候选交换方式中包括的SWAP门的数目不超过k。k为任意正整数。可选的，k的取值可以为3。

集合S中的每个候选交换方式a对应一个或者多个顺序执行的SWAP门操作。一种可能的构造集合S的方法如下：对于某一个可行的SWAP门操作组合a＝(e₁,e₂,…,e_l)，假设其中包括l个顺序执行的SWAP门操作(l≤k)。添加这些SWAP门操作之前量子比特之间的映射关系分别为：τ₀，τ₁，…，τ_l-1。当其满足下述条件时，可以将候选交换方式a加入集合S。

条件：对于e_j＝{v，v′}(j≥1)，e_j所交换的两个物理量子比特(v，v′)中，至少一个对应的逆映射

或者

是逻辑电路中的未被映射的逻辑量子比特。

具体实现过程中，上述条件还可以被拆分为如下的条件A和条件B，只要满足条件A或者条件B中的一个即可。

条件A：对于e₁＝{v，v′})，e₁所交换的两个物理量子比特(v，v′)中，至少一个对应的逆映射

或者

是逻辑电路中第0层的CNOT门对应的逻辑量子比特。

条件B：对于e_j＝{v，v′}(j≥2)，e_j所交换的两个物理量子比特(v，v′)中，至少一个对应的逆映射

或者

是逻辑电路中第0层或第1层的CNOT门对应的逻辑量子比特。

需要说明的是，上述条件的另一种表述方式可以为：将候选交换方式a中的SWAP门操作被添加后，能够使得逻辑电路中新增被执行的CNOT门的数量大于或者等于1。

S907：判断集合S是否为空。

若集合S不为空，则可以继续执行后续的S908至S910，从集合S中确定出目标交换方式，并采用目标交换方式添加SWAP门。

若集合S为空，则说明无论如何添加SWAP操作，都不能使得逻辑电路中存在新增被执行的CNOT门。该情况下，量子电路的转换过程(例如S908至S910)将无法执行下去。为了保证量子电路转换过程得以继续执行，在集合S为空的情况下，可以执行S911，采用撤退策略添加SWAP门。

S908：在集合S中确定目标交换方式。

S909：采用目标交换方式添加SWAP门。

本实施例中，S908和S909的具体实施方式可以参见图7中的S703至S705。

针对每个候选交换方式a∈S，确定出执行该候选交换方式a中的所有SWAP门后，能够导致逻辑电路中新增被执行的CNOT门的数目，并且，确定出执行该候选交换方式a中所有SWAP门后，会在物理电路PC中额外引入的CNTO门的数据。根据如下启发式函数计算该交换方式a对应的评估值。

进而，从所有候选交换方式中，确定出对应的评估值最大的候选交换方式作为目标交换方式。在物理电路PC中添加该目标交换方式中的所有SWAP门。

下面结合图13所示的初始映射关系进行举例说明。在图13所示的初始映射关系下，能够执行逻辑电路LC中的4个CNOT门。

假设S906中构造得到的集合S中包括4种候选交换方式，分别为：

a1＝{SWAP(Q1，Q6)，SWAP(Q6，Q10)}

a2＝{SWAP(Q5，Q6)，SWAP(Q2，Q6)}

a3＝{SWAP(Q6，Q7)，SWAP(Q6，Q10)}

a4＝{SWAP(Q6，Q11)，SWAP(Q2，Q6)}

执行上述的候选交换方式a1后，可以使得逻辑电路LC中的7个CNOT门均被执行，即候选交换方式a1导致逻辑电路LC中新增被执行的CNOT门的数量为3。

执行上述的候选交换方式a2后，可以使得逻辑电路LC中的7个CNOT门均被执行，即候选交换方式a2导致逻辑电路LC中新增被执行的CNOT门的数量为3。

执行上述的候选交换方式a3后，可以使得逻辑电路LC中的6个CNOT门被执行，即候选交换方式a3导致逻辑电路LC中新增被执行的CNOT门的数量为2。

执行上述的候选交换方式a4后，可以使得逻辑电路LC中的6个CNOT门被执行，即候选交换方式a4导致逻辑电路LC中新增被执行的CNOT门的数量为2。

这样，可以得到上述4种候选交换方式对应的评估值如下：

因此，可以将上述的候选交换方式a1或者a2作为目标交换方式。也就是说，可以向物理线路PC中添加a1中所有SWAP门，或者，添加a2中所有SWAP门。

S910：更新映射关系τ。

采用目标交换方式在物理电路PC中添加SWAP门后，更新物理量子比特和逻辑量子比特之间的映射关系τ，然后返回S904继续执行。

S911：采用撤退策略添加SWAP门。

本实施例中，采用撤退策略添加SWAP门的过程可以详见图7所示实施例，此处不作赘述。

S912：判断量子电路是否转换完成。

即，判断逻辑电路LC中的CNOT门能否全部被执行，或者说，判断逻辑电路LC是否为空。若否，则返回执行S911，若是，则结束。

本实施例提供的量子电路的处理方法，通过采用启发函数对各个候选交换方式进行评估，采用评估结果最优的候选交换方式添加SWAP门，能够避免在转换后的电路中额外引入较多数量的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。另外，本实施例中在添加SWAP门之前，还根据逻辑电路信息和量子计算机的拓扑信息确定出初始映射关系，由于该初始映射关系保证了在不额外增加SWAP门(CNOT门)的前提下使得逻辑电路信息中尽可能多的CNOT门被执行，因此，后续基于该初始映射关系对量子电路进行转换时，能够进一步避免增加较多数量的SWAP门(CNOT门)，从而进一步提高量子计算结果的精度。

在上述各实施例的基础上，本实施例还提供一种量子电路的处理方法，包括：获取逻辑电路信息，所述逻辑电路信息包括多个逻辑量子比特以及所述多个逻辑量子比特之间的CNOT门变换关系；根据所述CNOT门变换关系，查询预设数据表，得到所述逻辑电路处理后的CNOT门变换关系。

其中，预设数据表用于存储不同的第一CNOT门变换关系以及各所述第一CNOT门变换关系对应的第二CNOT门变换关系。第一CNOT门变换关系是指转换前的一个或者多个CNOT门的组合(可以看作是逻辑电路中包括的一个或者多个CNOT门的组合)。第二CNOT门变换关系是指转换后的一个或者多个CNOT门的组合(可以看作是逻辑电路转换为物理电路后的一个或者多个CNOT门的组合)。

一个示例中，预设数据表可以如下表1所示。

表1

本实施例中，预设数据表中的每个第一CONT门变换关系所对应的第二CNOT门变换关系，均可以采用上述任一方法实施例中的量子电路的处理方法得到的。示例性的，针对预设数量的量子比特，遍历获取所有可能的CNOT门的组合。例如：两个CNOT门的组合，三个CNOT门的组合，四个CNOT门的组合，等等。假设遍历得到的CNOT门的组合分别为表1中的CNOT门的组合1至n。针对每个可能的CNOT门的组合，将其看作逻辑电路中的CNOT门变换关系，采用本申请上述任一实施例的方法得到转换后的物理电路中的CNOT门的组合，并将得到的转换后的CNOT门的组合存储到上述数据表中。从而得到如表1所示的预设数据表。

本实施例的量子电路的处理方法，由于预设数据表中存储的CNOT门的转换关系是采用本申请上述任一方法实施例得到的，因此，通过采用查询该预设数据表的方式得到的转换后的CNOT门的变换关系，能够避免在转换后的电路中额外引入较多数量的CNOT门，从而，避免量子计算中的量子保真度下降，提高量子计算结果的精度。

图14为本申请一个实施例提供的量子电路的处理装置的结构示意图。本实施例的装置可以为软件和/或硬件的形式。如图14所示，本实施例的量子电路的处理装置140，包括：获取模块141和处理模块142。其中，

获取模块141，用于获取逻辑电路信息，以及量子计算设备的拓扑信息，所述逻辑电路信息包括多个逻辑量子比特以及所述多个逻辑量子比特之间的受控非CNOT门变换关系，所述拓扑信息包括：多个物理量子比特以及所述多个物理量子比特之间的物理连通关系；

处理模块142，用于根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加交换SWAP门，所述目标交换方式对应的第一数量和第二数量满足第一预设条件；

一种可能的实现方式中，所述处理模块142具体用于：

根据所述多个物理量子比特之间的物理连通关系，获取多个候选交换方式，每个候选交换方式用于在所述多个物理量子比特之间添加SWAP门以使所述逻辑电路信息中存在新增被执行的CNOT门；

确定每个候选交换方式对应的所述第一数量和所述第二数量；

将所述多个候选交换方式中，对应的所述第一数量和所述第二数量满足所述第一预设条件的候选交换方式确定为所述目标交换方式；

采用所述目标交换方式在所述多个物理量子比特之间添加SWAP门。

一种可能的实现方式中，所述处理模块142具体用于：

根据每个候选交换方式对应的所述第一数量和所述第二数量，确定每个候选交换方式对应的评估值；所述评估值与所述第二数量正相关，所述评估值与所述第一数量负相关；

将所述多个候选交换方式中对应的评估值最大的候选交换方式确定为目标交换方式。

一种可能的实现方式中，所述处理模块142具体用于：

根据所述多个物理量子比特之间的物理连通关系，确定多种交换方式，每种交换方式用于在所述多个物理量子比特之间添加至少一个SWAP门；

将所述多种交换方式中满足第二预设条件的交换方式确定为所述候选交换方式；其中，所述第二预设条件为：采用所述交换方式后所述逻辑电路信息中新增被执行的CNOT门的数量大于等于1。

一种可能的实现方式中，每种交换方式用于在所述多个物理量子比特之间添加SWAP门的数量小于或者等于第一预设值。

一种可能的实现方式中，所述处理模块142还用于：

根据所述多个物理量子比特之间的物理连通关系以及所述多个物理量子比特之间已添加的SWAP门关系，判断所述多个物理量子比特是否能够执行所述逻辑电路信息中的所有CNOT门；

若否，则重复执行下述步骤，直至所述逻辑电路信息中的所有CNOT门均能够被执行，所述步骤为：

根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加SWAP门。

一种可能的实现方式中，所述处理模块142还用于：

若所述多种交换方式均不满足所述第二预设条件，则确定所述逻辑电路信息中未被执行的第一CNOT门；

获取所述第一CNOT门所关联的两个逻辑量子比特对应的两个物理量子比特；

根据所述两个物理量子比特之间的物理连通信息，确定所述两个物理量子比特之间的最短连通路径，在所述最短连通路径对应的物理量子比特之间添加至少一个SWAP门。

图15为本申请另一个实施例提供的量子电路的处理装置的结构示意图，在图14所示的基础上，本实施例的量子电路的处理装置140，还可以包括：确定模块143。

一种可能的实现方式中，所述确定模块143用于：

根据所述逻辑电路信息和所述拓扑信息，确定初始映射关系，所述初始映射关系用于指示所述多个逻辑量子比特和所述多个物理量子比特之间的对应关系；

所述处理模块142具体用于：

根据所述初始映射关系以及所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加SWAP门。

一种可能的实现方式中，所述确定模块143具体用于：

根据所述逻辑电路信息，生成第一结构图，所述第一结构图中的节点表示所述逻辑量子比特，所述第一结构图中的边表示所述逻辑电路信息中的CNOT门变换关系；

根据所述拓扑信息，生成第二结构图，所述第二结构图中的节点表示所述物理量子比特，所述第二结构图中的边表示所述物理连通关系；

根据所述第一结构图和所述第二结构图之间的同构关系，确定初始映射关系。

一种可能的实现方式中，所述确定模块143具体用于：

若所述第一结构图与所述第二结构图中的第一子图同构，则根据所述第一结构图与所述第一子图之间的同构关系，确定初始映射关系；

若所述第一结构图与所述第二结构图中的任意子图均不同构，则确定所述第一结构图中的第二子图，根据所述第二子图和所述第二结构图之间的同构关系，确定初始映射关系。

一种可能的实现方式中，所述确定模块143具体用于：

根据所述逻辑电路信息中的各所述CNOT门的执行顺序，确定所述逻辑电路信息中的前k个CNOT门，k为正整数；

根据所述前k个CNOT门以及所述前k个CNOT门各自关联的逻辑量子比特，生成所述第二子图。

一种可能的实现方式中，所述确定模块143具体用于：

获取所述逻辑电路信息中每个CNOT门出现的次数，按照所述次数由大到小的顺序，确定所述逻辑电路信息中的前k个CNOT门，k为正整数；

本实施例提供的量子电路的处理装置，可用于执行上述任一方法实施例中的技术方案，其实现原理和技术效果类似，此处不再赘述。

根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。

如图16所示，是根据本申请实施例的量子电路的处理方法的电子设备的框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。

如图16所示，该电子设备包括：一个或多个处理器161、存储器162，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在其它实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个电子设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图16中以一个处理器161为例。

存储器162即为本申请所提供的非瞬时计算机可读存储介质。其中，所述存储器存储有可由至少一个处理器执行的指令，以使所述至少一个处理器执行本申请所提供的量子电路的处理方法。本申请的非瞬时计算机可读存储介质存储计算机指令，该计算机指令用于使计算机执行本申请所提供的量子电路的处理方法。

存储器162作为一种非瞬时计算机可读存储介质，可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块，如本申请实施例中的量子电路的处理方法对应的程序指令/模块(例如，附图14所示的获取模块141、处理模块142，附图15所示的确定模块143)。处理器161通过运行存储在存储器162中的非瞬时软件程序、指令以及模块，从而执行服务器或者终端设备的各种功能应用以及数据处理，即实现上述方法实施例中的量子电路的处理方法。

存储器162可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储电子设备的使用所创建的数据等。此外，存储器162可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中，存储器162可选包括相对于处理器161远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

电子设备还可以包括：输入装置163和输出装置164。处理器161、存储器162、输入装置163和输出装置164可以通过总线或者其他方式连接，图16中以通过总线连接为例。

输入装置163可接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置164可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。

此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用ASIC(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(PLD))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims

1.一种量子电路的处理方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加SWAP门，包括：

3.根据权利要求2所述的方法，其特征在于，所述将所述多个候选交换方式中，对应的所述第一数量和所述第二数量满足所述第一预设条件的候选交换方式确定为所述目标交换方式，包括：

4.根据权利要求2所述的方法，其特征在于，所述根据所述多个物理量子比特之间的物理连通关系，获取多个候选交换方式，包括：

5.根据权利要求4所述的方法，其特征在于，每种交换方式用于在所述多个物理量子比特之间添加SWAP门的数量小于或者等于第一预设值。

6.根据权利要求1至5任一项所述的方法，其特征在于，所述根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加SWAP门之后，还包括：

7.根据权利要求4所述的方法，其特征在于，所述根据所述多个物理量子比特之间的物理连通关系，确定多种交换方式之后，还包括：

8.根据权利要求1至5任一项所述的方法，其特征在于，所述根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加SWAP门之前，还包括：

所述根据所述多个物理量子比特之间的物理连通关系，采用目标交换方式在所述多个物理量子比特之间添加SWAP门，包括：

9.根据权利要求8所述的方法，其特征在于，所述根据所述逻辑电路信息和所述拓扑信息，确定初始映射关系，包括：

10.根据权利要求9所述的方法，其特征在于，所述根据所述第一结构图和所述第二结构图之间的同构关系，确定初始映射关系，包括：

11.根据权利要求10所述的方法，其特征在于，所述确定所述第一结构图中的第二子图，包括：

12.根据权利要求10所述的方法，其特征在于，所述确定所述第一结构图中的第二子图，包括：

13.一种量子电路的处理装置，其特征在于，包括：

14.根据权利要求13所述的装置，其特征在于，所述处理模块具体用于：

15.根据权利要求14所述的装置，其特征在于，所述处理模块具体用于：

16.根据权利要求14所述的装置，其特征在于，所述处理模块具体用于：

17.根据权利要求16所述的装置，其特征在于，每种交换方式用于在所述多个物理量子比特之间添加SWAP门的数量小于或者等于第一预设值。

18.根据权利要求13至17任一项所述的装置，其特征在于，所述处理模块还用于：

19.一种电子设备，其特征在于，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1至12中任一项所述的方法。

20.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1至12中任一项所述的方法。