[go: up one dir, main page]

CN111446254A - 一种基于金属氧化物半导体的半浮栅存储器及其制备方法 - Google Patents

一种基于金属氧化物半导体的半浮栅存储器及其制备方法 Download PDF

Info

Publication number
CN111446254A
CN111446254A CN202010172770.XA CN202010172770A CN111446254A CN 111446254 A CN111446254 A CN 111446254A CN 202010172770 A CN202010172770 A CN 202010172770A CN 111446254 A CN111446254 A CN 111446254A
Authority
CN
China
Prior art keywords
type
metal oxide
oxide semiconductor
floating gate
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010172770.XA
Other languages
English (en)
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010172770.XA priority Critical patent/CN111446254A/zh
Publication of CN111446254A publication Critical patent/CN111446254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于半导体器件技术领域，具体为一种基于金属氧化物半导体的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：作为底栅的衬底；覆盖衬底的阻挡层，其为第一类绝缘介质；覆盖阻挡层的半浮栅，其为第一类金属氧化物半导体；在半浮栅表面的隧穿层，其为第二类绝缘介质；异质结，其第一端为第二类金属氧化物半导体，与隧穿层平行邻接形成在半浮栅表面，异质结的第二端为第三类金属氧化物半导体，覆盖隧穿层和异质结的第一端；源极和漏极，形成在异质结的第二端的表面；其中，第一类金属氧化物半导体、第二类金属氧化物半导体和第三类金属氧化物半导体的能带构成阶梯层状能带结构。本发明能够加快数据写入速度，增加数据保持时间。

Description

一种基于金属氧化物半导体的半浮栅存储器及其制备方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于金属氧化物半导体的半浮栅存储器及其制备方法。
背景技术
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。对于挥发性存储技术，主要是静态随机存储器SRAM和动态随机存储器DRAM。挥发性存储器有着纳秒级的写入速度，然而其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生。这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集成电路工艺兼容。
发明内容
本发明的目的在于提供一种能够有效加快数据写入速度、增加数据保持时，与现有集成电路制造工艺兼容的基于金属氧化物半导体的半浮栅存储器及其制备方法。
本发明提供的基于金属氧化物半导体的半浮栅存储器，包括：
衬底，其作为底栅；
阻挡层，其为第一类绝缘介质，覆盖所述衬底；
半浮栅，其为第一类金属氧化物半导体，覆盖所述阻挡层；
隧穿层，其为第二类绝缘介质，形成在所述半浮栅表面；
异质结，异质结的第一端为第二类金属氧化物半导体，与所述隧穿层平行邻接形成在所述半浮栅表面，异质结的第二端为第三类金属氧化物半导体，覆盖所述隧穿层和异质结的第一端；
源极和漏极，形成在所述异质结的第二端的表面；
其中，所述第一类金属氧化物半导体、第二类金属氧化物半导体和第三类金属氧化物半导体的能带构成阶梯层状能带结构，所述第一类绝缘介质、所述第一类金属氧化物半导体和所述第二类绝缘介质的能带构成闪存势阱能带结构结构。
本发明的基于金属氧化物半导体的半浮栅存储器中，优选为，所述衬底为低阻硅衬底、绝缘体上硅、TaN/SiO2/Si衬底或者TiN/SiO2/Si衬底。
本发明的基于金属氧化物半导体的半浮栅存储器中，优选为，所述第一类金属氧化物半导体和所述第三类金属氧化物半导体为铟镓锌氧、In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
本发明的基于金属氧化物半导体的半浮栅存储器中，优选为，所述第二类金属氧化物半导体为In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
本发明的基于金属氧化物半导体的半浮栅存储器中，优选为，所述第一类绝缘介质和所述第二绝缘介质为SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者其叠层。
本发明还公开一种基于金属氧化物半导体的半浮栅存储器的制备方法，包括以下步骤：
在作为底栅的衬底上形成第一类绝缘介质层，作为阻挡层；
在所述阻挡层上形成第一类金属氧化物半导体层，作为半浮栅；
在所述半浮栅表面形成第二类金属氧化物半导体层，作为异质结的第一端；
在所述半浮栅表面形成与所述异质结的第一端平行邻接的第二类绝缘介质，作为隧穿层；
在所述隧穿层和所述异质结的第一端表面形成第三类金属氧化物半导体层，作为异质结的第二端和沟道层；
在所述异质结的第二端的表面形成源极和漏极；
其中，所述第一类金属氧化物半导体、第二类金属氧化物半导体和第三类金属氧化物半导体的能带构成阶梯层状能带结构，所述第一类绝缘介质、所述第一类金属氧化物半导体和所述第二类绝缘介质的能带构成闪存势阱能带结构。
本发明的基于金属氧化物半导体的半浮栅存储器的制备方法中，优选为，所述衬底为低阻硅衬底、绝缘体上硅、TaN/SiO2/Si衬底或者TiN/SiO2/Si衬底。
本发明的基于金属氧化物半导体的半浮栅存储器的制备方法中，优选为，所述第一类金属氧化物半导体和所述第三类金属氧化物半导体为铟镓锌氧、In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
本发明的基于金属氧化物半导体的半浮栅存储器的制备方法中，优选为，所述第二类金属氧化物为In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
本发明的基于金属氧化物半导体的半浮栅存储器的制备方法中，优选为，所述第一类绝缘介质和所述第二绝缘介质为SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者其叠层。
本发明的基于金属氧化物半导体的半浮栅存储器能够有效加快数据写入速度，增加数据保持时间。同时，适用于大面积生产，与现有集成电路制造工艺兼容。
附图说明
图1是基于金属氧化物半导体的半浮栅存储器的制备方法的流程图。
图2是形成阻挡层后的器件结构示意图。
图3是形成半浮栅后的器件结构示意图。
图4是形成异质结的第一端后的器件结构示意图。
图5是形成隧穿层后的器件结构示意图。
图6是形成异质结的第二端的器件结构示意图。
图7是基于金属氧化物半导体的半浮栅存储器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图针对本发明的技术方案做进一步的说明。图1是基于金属氧化物半导体的半浮栅存储器的制备方法的流程图，图2~7示出了基于金属氧化物半导体的半浮栅存储器的制备方法中各步骤的结构示意图。制备的具体步骤为：
步骤S1，提供衬底200作为半浮栅存储器的底栅。衬底可以是低阻硅衬底、绝缘体上硅、氮化钽/二氧化硅/硅衬底或者氮化钛/二氧化硅/硅衬底。在本实施方式中采用低阻硅衬底。然后，在衬底200表面沉积第一类绝缘介质形成阻挡层201，所得结构如图2所示。在本实施方式中，通过原子层沉积的方法形成Al2O3作为阻挡层，但是本发明不限定于此，阻挡层也可以是其它合适的材料，比如SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者由前述材料组成的叠层等，形成的方法例如也可以是化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发等。
步骤S2，沉积第一类金属氧化物半导体材料作为半浮栅202，所得结构如图3所示。在本实施方式中，通过物理气相沉积的方法形成铟镓锌氧（IGZO）作为半浮栅，但是本发明不限于此，半浮栅也可以是其它合适的材料，比如In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O，形成方法例如也可以是原子层沉积、脉冲激光沉积、电子束蒸发等。
步骤S3，形成异质结的第一端。首先，在半浮栅202表面沉积一层第二类金属氧化物半导体；然后，旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺形成用于限定形状的图案；最后，采用光刻胶作为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻形成异质结的第一端203，所得结构如图4所示。在本实施方式中，构成异质结其中一端的金属氧化物半导体是通过原子层沉积的方法形成的ZnO材料，但是本发明不限于此，也可以是其它合适的材料，比如In2O3、Ga2O3、AlZnO、NiO或者Cu2O，形成方法例如也可以是物理气相沉积、脉冲激光沉积、电子束蒸发等工艺。
步骤S4，形成隧穿层。首先，在异质结的第一端203以及半浮栅202裸露的表面沉积一层第二类绝缘介质；然后，旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺形成用于限定形状的图案；最后采用光刻胶作为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻形成隧穿层204，所得结构如图5所示。在本实施方式中，通过原子层沉积的方法形成Al2O3作为隧穿层，但是本发明不限定于此，隧穿层也可以是其它合适的材料，比如SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者由前述材料组成的叠层等，形成的方法例如也可以是化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发等。
步骤S5，沉积第三类金属氧化物半导体作为异质结的第二端205，同时作为沟道，所得结构如图6所示。第三类金属氧化物半导体和第二类金属氧化物半导体构成一个高速开关的异质结，可以加快数据写入速度，同时也可以增加数据保持时间。在本实施方式中，通过物理气相沉积的方法形成NiO作为半导体作为异质结的第二端，但是本发明不限于此，作为异质结的第二端的材料也可以是其它合适的材料，比如IGZO、In2O3、Ga2O3、ZnO、AlZnO或者Cu2O，形成方法例如也可以是原子层沉积、脉冲激光沉积、电子束蒸发等。
步骤S6，在异质结的第二端205上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺形成用于限定电极形状的图案；然后采用光刻胶作为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻形成源极206和漏极207，所得结构如图7所示。
在上述实施方式中，为了能良好的存储数据，所采用的第三类金属氧化物半导体NiO、第二类金属氧化物半导体ZnO和第一类金属氧化物半导体IGZO的电子亲和势分别是1.57、4.5和4.53 eV，构成阶梯层状能带。当然本发明不限于此组合，只要第三类金属氧化物半导体、第二类金属氧化物半导体和第一类金属氧化物半导体的能带构成一个阶梯层状能带阻挡层即可。例如第三类金属氧化物半导体、第二类金属氧化物半导体和第一类金属氧化物半导体也可以分别是IGZO、ZnO和NiO或者其它类似组合。第二类绝缘介质、第一类金属氧化物半导体和第一类绝缘介质的能带构成传统的闪存势阱能带结构。
以上，针对本发明的基于金属氧化物半导体的半浮栅存储器的制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
图7是本发明的基于金属氧化物半导体的半浮栅存储器的结构示意图。如图7所示，基于金属氧化物半导体的半浮栅存储器包括：衬底200，其作为底栅；阻挡层201，其为第一类绝缘介质，覆盖衬底200；半浮栅202，其为第一类金属氧化物半导体，覆盖阻挡层201；隧穿层204，其为第二类绝缘介质，形成在半浮栅202表面；异质结，异质结的第一端203为第二类金属氧化物半导体，与隧穿层203平行邻接形成在半浮栅202表面，异质结的第二端205为第三类金属氧化物半导体，覆盖隧穿层204和异质结的第一端203；源极206和漏极207，形成在异质结的第二端205的表面，其中，第一类金属氧化物半导体、第二类金属氧化物半导体和第三类金属氧化物半导体的能带构成阶梯层状能带结构，第一类绝缘介质、第一类金属氧化物半导体和第二类绝缘介质的能带构成闪存势阱能带结构结构。
其中，衬底优选为低阻硅衬底、绝缘体上硅、TaN/SiO2/Si衬底或者TiN/SiO2/Si衬底。第一类金属氧化物半导体和第三类金属氧化物半导体优选为铟镓锌氧、In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。第二类金属氧化物半导体优选为In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。在具体的一例中，第一类金属氧化物半导体为铟镓锌氧，第二类金属氧化物半导体为ZnO，第三类金属氧化物半导体为NiO。第一类绝缘介质和第二绝缘介质为SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者其叠层。
本发明的基于金属氧化物半导体的半浮栅存储器，在传统的Flash存储器基础上，嵌入由导电类型相反的金属氧化物半导体组成的异质结，该异质结作为电荷存储开关，能够有效加快数据写入速度，增加数据保持时间。当异质结二极管导通后，来自沟道的电荷大部分会通过异质结快速流入金属氧化物半导体材料的浮栅中，实现电荷的写入。当加上相反电压后，由于异质结关闭，存储在金属氧化物半导体材料的浮栅内的电荷会通过隧穿层返回到沟道中。此外，由于上述材料均可以通过原子层沉积、化学气相沉积或者物理气相沉积等工艺制备得到，因此可以大面积生产，同时这些工艺与现有集成电路制造工艺兼容。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于金属氧化物半导体的半浮栅存储器，其特征在于，包括：
衬底，其作为底栅；
阻挡层，其为第一类绝缘介质，覆盖所述衬底；
半浮栅，其为第一类金属氧化物半导体，覆盖所述阻挡层；
隧穿层，其为第二类绝缘介质，形成在所述半浮栅表面；
异质结，异质结的第一端为第二类金属氧化物半导体，与所述隧穿层平行邻接形成在所述半浮栅表面，异质结的第二端为第三类金属氧化物半导体，覆盖所述隧穿层和异质结的第一端；
源极和漏极，形成在所述异质结的第二端的表面，
其中，
所述第一类金属氧化物半导体、第二类金属氧化物半导体和第三类金属氧化物半导体的能带构成阶梯层状能带结构，
所述第一类绝缘介质、所述第一类金属氧化物半导体和所述第二类绝缘介质的能带构成闪存势阱能带结构结构。
2.根据权利要求1所述的基于金属氧化物半导体的半浮栅存储器，其特征在于，所述衬底为低阻硅衬底、绝缘体上硅、TaN/SiO2/Si衬底或者TiN/SiO2/Si衬底。
3.根据权利要求1所述的基于金属氧化物半导体的半浮栅存储器，其特征在于，所述第一类金属氧化物半导体和所述第三类金属氧化物半导体为铟镓锌氧、In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
4.根据权利要求3所述的基于金属氧化物半导体的半浮栅存储器，其特征在于，所述第二类金属氧化物半导体为In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
5.根据权利要求1所述的基于金属氧化物半导体的半浮栅存储器，其特征在于，所述第一类绝缘介质和所述第二类绝缘介质为SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者其叠层。
6.一种基于金属氧化物半导体的半浮栅存储器的制备方法，其特征在于，包括以下步骤：
在作为底栅的衬底上形成第一类绝缘介质层，作为阻挡层；
在所述阻挡层上形成第一类金属氧化物半导体层，作为半浮栅；
在所述半浮栅表面形成第二类金属氧化物半导体层，作为异质结的第一端；
在所述半浮栅表面形成与所述异质结的第一端平行邻接的第二类绝缘介质，作为隧穿层；
在所述隧穿层和所述异质结的第一端表面形成第三类金属氧化物半导体层，作为异质结的第二端和沟道层；
在所述异质结的第二端的表面形成源极和漏极，
其中，
所述第一类金属氧化物半导体、第二类金属氧化物半导体和第三类金属氧化物半导体的能带构成阶梯层状能带结构，
所述第一类绝缘介质、所述第一类金属氧化物半导体和所述第二类绝缘介质的能带构成闪存势阱能带结构。
7.根据权利要求6所述基于金属氧化物半导体的半浮栅存储器的制备方法，其特征在于，所述衬底为低阻硅衬底、绝缘体上硅、TaN/SiO2/Si衬底或者TiN/SiO2/Si衬底。
8.根据权利要求6所述的基于金属氧化物半导体的半浮栅存储器的制备方法，其特征在于，所述第一类金属氧化物半导体和所述第三类金属氧化物半导体为铟镓锌氧、In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
9.根据权利要求8所述的基于金属氧化物半导体的半浮栅存储器的制备方法，其特征在于，所述第二类金属氧化物为In2O3、Ga2O3、ZnO、AlZnO、NiO或者Cu2O。
10.根据权利要求6所述的基于金属氧化物半导体的半浮栅存储器的制备方法，其特征在于，所述第一类绝缘介质和所述第二绝缘介质为SiO2、HfO2、Ta2O5、TiO2、HfZrO4或者其叠层。
CN202010172770.XA 2020-03-12 2020-03-12 一种基于金属氧化物半导体的半浮栅存储器及其制备方法 Pending CN111446254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010172770.XA CN111446254A (zh) 2020-03-12 2020-03-12 一种基于金属氧化物半导体的半浮栅存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010172770.XA CN111446254A (zh) 2020-03-12 2020-03-12 一种基于金属氧化物半导体的半浮栅存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN111446254A true CN111446254A (zh) 2020-07-24

Family

ID=71652303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010172770.XA Pending CN111446254A (zh) 2020-03-12 2020-03-12 一种基于金属氧化物半导体的半浮栅存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111446254A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838089A (zh) * 2021-03-25 2021-05-25 复旦大学 半浮栅存储器及其制造方法
CN112909000A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器及其制造工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001429A1 (en) * 2012-07-02 2014-01-02 4-Ds Pty, Ltd Heterojunction oxide memory device with barrier layer
CN104465987A (zh) * 2014-11-14 2015-03-25 西南大学 一种ZnO/NiO异质结构有序多孔薄膜及其制备方法
CN107665894A (zh) * 2017-09-12 2018-02-06 复旦大学 基于二维半导体材料的半浮栅存储器及其制备方法
CN107819038A (zh) * 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置
CN108666314A (zh) * 2018-04-09 2018-10-16 复旦大学 基于二维材料可调控pn结的准非易失性存储器及其制备方法
CN110137263A (zh) * 2019-05-28 2019-08-16 南京邮电大学 基于黑磷-氮化硼-二硫化钼异质结构的浮栅场效应管
CN110808280A (zh) * 2019-11-12 2020-02-18 华中科技大学 一种浮栅极型场效应晶体管存储器及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001429A1 (en) * 2012-07-02 2014-01-02 4-Ds Pty, Ltd Heterojunction oxide memory device with barrier layer
CN104465987A (zh) * 2014-11-14 2015-03-25 西南大学 一种ZnO/NiO异质结构有序多孔薄膜及其制备方法
CN107819038A (zh) * 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置
CN107665894A (zh) * 2017-09-12 2018-02-06 复旦大学 基于二维半导体材料的半浮栅存储器及其制备方法
CN108666314A (zh) * 2018-04-09 2018-10-16 复旦大学 基于二维材料可调控pn结的准非易失性存储器及其制备方法
CN110137263A (zh) * 2019-05-28 2019-08-16 南京邮电大学 基于黑磷-氮化硼-二硫化钼异质结构的浮栅场效应管
CN110808280A (zh) * 2019-11-12 2020-02-18 华中科技大学 一种浮栅极型场效应晶体管存储器及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838089A (zh) * 2021-03-25 2021-05-25 复旦大学 半浮栅存储器及其制造方法
CN112909000A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器及其制造工艺
CN112838089B (zh) * 2021-03-25 2022-10-21 复旦大学 半浮栅存储器及其制造方法

Similar Documents

Publication Publication Date Title
CN106611816B (zh) Rram装置与其形成方法
CN107170828B (zh) 一种铁电场效应晶体管及其制备方法
CN111463212B (zh) 一种快速可擦写浮栅存储器及其制备方法
CN110459611B (zh) 一种铁电场效应晶体管及其制备方法
CN104966722A (zh) Tft基板结构及其制作方法
CN111490045B (zh) 一种基于二维材料的半浮栅存储器及其制备方法
CN107919388A (zh) 降低二维材料场效应晶体管接触电阻的方法
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
CN111627920A (zh) 一种铁电存储单元
CN101452963A (zh) 一种金属纳米晶浮栅非挥发性存储器及其制作方法
CN115666133A (zh) 基于氧化物二维电子气晶体管的无电容dram及其制备方法
CN114141880B (zh) 基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法
CN111446254A (zh) 一种基于金属氧化物半导体的半浮栅存储器及其制备方法
CN111490046A (zh) 一种高擦写速度半浮栅存储器及其制备方法
CN111540745A (zh) 一种低功耗二维材料半浮栅存储器及其制备方法
WO2023082652A1 (zh) 薄膜晶体管存储器及其制备方法
CN102456746B (zh) 非挥发性半导体存储单元、器件及制备方法
CN111477628B (zh) 一种半浮栅tft存储器及其制备方法
CN110350030B (zh) 三维锗及锗硅垂直沟道晶体管的制备方法
CN114220818B (zh) 可擦写存储器及其制造方法
CN111508961A (zh) 一种高隧穿效率半浮栅存储器及其制备方法
CN113363316B (zh) 一种二维负量子电容晶体管器件及其制备方法
CN102593064B (zh) 一种栅控二极管半导体存储器器件的制造方法
CN107302001A (zh) 一种单管单电容存储单元装置及其制备方法
CN114050163A (zh) 一种拓扑绝缘体非易失性存储器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200724

WD01 Invention patent application deemed withdrawn after publication