CN111444666A - 一种mol工艺中晶体管引脚提取和绕线的方法 - Google Patents
一种mol工艺中晶体管引脚提取和绕线的方法 Download PDFInfo
- Publication number
- CN111444666A CN111444666A CN201811637842.2A CN201811637842A CN111444666A CN 111444666 A CN111444666 A CN 111444666A CN 201811637842 A CN201811637842 A CN 201811637842A CN 111444666 A CN111444666 A CN 111444666A
- Authority
- CN
- China
- Prior art keywords
- target device
- hole
- layout
- list
- positions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004804 winding Methods 0.000 title claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 16
- 238000012216 screening Methods 0.000 claims description 15
- 238000000605 extraction Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- BGTBFNDXYDYBEY-FNORWQNLSA-N 4-(2,6,6-Trimethylcyclohex-1-enyl)but-2-en-4-one Chemical compound C\C=C\C(=O)C1=C(C)CCCC1(C)C BGTBFNDXYDYBEY-FNORWQNLSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种MOL工艺中晶体管引脚提取和绕线的方法，先将目标器件与其他器件进行隔离，保证测试器件不受周边器件电参数的影响，然后，遍历所有连接引脚的可能位置，并自动、快速定位到最优连接点。
Description
技术领域
本发明是关于半导体设计和生产领域，特别涉及一种MOL工艺中晶体管引脚提取和绕线的方法。
背景技术
随着摩尔定律的发展，晶体管尺寸越来越小，从180nm、130nm到现在的28nm、14nm、7nm、甚至5nm、3nm，从铝栅工艺到硅栅工艺，到STI、double damascene copper、low-kdielectrics、SADP、SAQP、L-E-L-E等先进工艺方法的出现。先进工艺中出现很多MOL工艺(mid end of line process，中端工艺)，例如在FinFET工艺下，由于复杂的工艺方法，出现了很多像M0、MA等这些在metal1之前的关系复杂连接层，相应的版图设计也变得越加复杂。
在任何工艺下，功能电路中关键器件的性能都很受关注。
在传统工艺中，未引入MOL工艺的概念，在设计测试功能芯片内关键器件测试的版图时，不需要对CT(通孔)布局进行处理，只需保留目标器件的CT，然后将其pin(引脚)通过高层金属连接到PAD(焊盘)，具体可参考图2至图5。
而在先进工艺中，MOL中的CT会出现如图1所示的连接关系，对整个GDS版图中的某个器件进行处理时，CT放置的条件会更加苛刻，布局更加复杂，增加了版图的布局和绕线设计的复杂性。因此，在设计测试功能芯片内关键器件的版图时，需要对MOL的某些层进行重新布局。但现有的软件布局绕线技术主要针对于测试器件的端口到金属层之间的连接关系比较简单的情况，而在MOL工艺中，关键层(如：VG/VD，即将源极、漏极或者栅极连接至第一层金属层M0的通孔)的布局只能限定在某一区域内且MOL内的绕线层是单向走线，很容易造成两个CT short(通孔短路)的情况，目前还无法实现对MOL中某些层(如：VG/VD)自动布局布线。
另一方面，在传统工艺中，设计功能芯片中关键器件测试的版图时，不需要考虑leakage path(漏电路径)带来的影响。在引入MOL工艺后，需要考虑由于leakage path的引入，造成测量结果误差较大的问题，而现阶段还没有解决这方面问题的相应技术。
发明内容
在集成电路芯片制造包括极其复杂的工艺过程，在版图设计中会涉及到若干工艺图层，通常使用不同颜色或背景的多边形来表示，这些多边形的通常还使用不同的名称标注加以区别，比如晶体管的有源区使用AA来表示，AA区是指被源/漏极和导电所覆盖的区域，MD是指覆盖源/漏极的层，GT是指覆盖栅极的层，版图中用于引线连接的金属层通常使用M0、M1等来表示。
本发明的主要目的在于克服现有技术中的不足，提供一种在MOL工艺下设计功能芯片中关键器件测试的版图时，能实现目标器件的晶体管自动完成引脚提取和绕线的方法。为实现上述技术目的，本发明的解决方案是：
提供一种MOL工艺中晶体管引脚提取和绕线的方法，具体包括下述步骤：
步骤(1)：读入原始版图文件，并获取所有待测器件的位置坐标和类型；
步骤(2)：取原始版图文件，并确定至少一个待测器件作为目标器件；
步骤(3)：识别出每个目标器件已有的将源极、漏极或者栅极连接至第一层金属层M0的通孔，并获取上述通孔的位置信息存储作为该目标器件的原始通孔位置；
步骤(4)：对目标器件的版图进行处理：删除所有待测器件(包括目标器件)已有的将源极、漏极或者栅极连接至M0的通孔，以及目标器件的M0上所有已有的绝缘层；
步骤(5)：查找每个目标器件中所有能将源极、漏极或者栅极连接至M0的位置，得到每个目标器件的通孔位置列表；
步骤(6)：分别取每个目标器件的通孔位置列表，从通孔位置列表的元素中筛选符合该目标器件通孔布局条件的通孔位置：
若未筛选到所需数量的通孔位置，则修改目标器件的版图环境：在目标器件的M0上添加一个绝缘层，并保证该绝缘层的位置不属于步骤(3)中获取的原始通孔位置；然后至步骤(5)重复执行；
筛选结束后，得到每个目标器件所需数量的通孔位置，然后继续执行步骤(7)；
步骤(7)：在筛选出来的通孔位置，分别进行相应的通孔布局和布线，完成所有目标器件的晶体管引脚提取和绕线；
步骤(8)：判断是否还有待测器件未进行晶体管引脚提取和绕线，若是，则至步骤(2)继续执行，否则即说明已完成所有待测器件的晶体管引脚提取和绕线。
作为进一步的改进，所述步骤(1)中，识别出栅极覆盖的有源区的中心点，作为该待测器件栅极的位置，即该待测器件的位置坐标。
作为进一步的改进，所述步骤(4)对目标器件的版图处理中，还包括添加绝缘层，以消除电源和其他器件对目标器件的影响，具体方法如下：
对于目标器件与电源线的相连区域，在目标器件的MD上添加绝缘层，以保证目标器件对电源隔离；
对于目标器件与周边器件的相连区域，在目标器件的M0上添加绝缘层，以避免周边器件对目标器件的测量产生影响；
判断目标器件和其相邻的互补器件之间的是否形成回路，若形成回路，则在目标器件的MD上添加与互补器件的绝缘层，以切断目标器件和互补器件之间的连接关系；这里的互补是指CMOS工艺上的互补，比如NMOS管与PMOS管是互补关系。
作为进一步的改进，所述步骤(5)中，通孔位置列表中的元素，按照优先级原则从高到低排列；所述优先级原则包括：若该通孔位置属于步骤(3)中获取的该目标器件的原始通孔位置，则该通孔位置优先级最高；距离目标器件越近的通孔位置优先级越高；能将源/漏极连接至M0的位置优先级高于能将栅极连接至M0的位置优先级。
作为进一步的改进，所述步骤(6)中，从每个目标器件的通孔位置列表中，筛选该目标器件所需数量的通孔位置，具体包括下述步骤：
步骤(a)：设K的初始值为0，然后按顺序依次从通孔位置列表中取元素进行位置匹配判断；
所述位置匹配判断是指：根据不同目标器件中晶体管的端口共接情况，判断该元素是否满足所需通孔的共接需求；
步骤(b)：根据位置匹配判断返回的结果，分别进行下述处理：
若位置匹配判断返回的结果是不满足，则直接执行步骤(c)；
若位置匹配判断返回的结果是满足，则将该元素添加到布局通孔列表，令K＝K+1，并判断K的值是否等于该目标器件所需的通孔数量，若是，则说明成功筛选到所需数量的通孔位置，结束遍历通孔位置列表，否则继续执行步骤(c)；
步骤(c)：判断是否遍历完通孔位置列表：
若未遍历完，则继续取下一个元素进行位置匹配判断，并在获得返回结果后至步骤(b)处理；
若已遍历完，则继续执行步骤(d)；
步骤(d)：判断布局通孔列表中是否有元素：
若布局通孔列表中没有元素，则说明该目标器件未筛选到所需数量的通孔位置，结束通孔位置筛选；
若布局通孔列表中有元素，则设布局通孔列表中的元素为CTi，i∈[1，n]，n是布局通孔列表中的元素个数，在布局通孔列表中删除元素CTn，并令K＝K-1；
步骤(e)：判断CTn是否为通孔位置列表内最后一个元素，若是则返回步骤(d)，否则以CTn的后一个元素开始，重新从通孔位置列表中依次取元素进行位置匹配判断,并在获得返回结果后至步骤(b)处理。
作为进一步的改进，所述通孔位置列表中的元素，按照优先级原则从高到低排列。
作为进一步的改进，所述步骤(7)中，在筛选出来的通孔位置，分别进行相应的通孔布局和布线，具体是指：将布局通孔列表中的通孔位置，分别取出添加通孔多边形进行相应的通孔布局，并通过BEOL布线连接到高层金属，直至完成用于将目标器件晶体管源极、漏极或者栅极连接至M0的引脚提取和绕线。
与现有技术相比，本发明的有益效果是：
1、本发明能定位整个版图中的目标器件，先将目标器件与其他器件进行隔离，保证测试器件不受周边器件电参数的影响，然后，遍历所有连接引脚的可能位置，并自动、快速定位到最优连接点，提出了一种处理MOL工艺下连接关系的方法。
2、本发明能批量处理版图中的测试器件，对测试器件进行选择分类和引脚定位，且定位到的是连接引脚的最优点，速度快，效率高，准确度高，且能协同现有软件共同快速处理大批量版图，为目标器件在MOL工艺下完成自动布局布线提出了解决方案。
附图说明
图1为MOL工艺中的CT连接关系示意图。
图2为传统工艺中的晶体管引脚提取和绕线实施例图。
图3为传统工艺中的晶体管引脚提取和绕线实施例图。
图4为传统工艺中的晶体管引脚提取和绕线实施例图。
图5为传统工艺中的晶体管引脚提取和绕线实施例图。
图6为本发明的整体流程示意图。
图7为实施例图。
图8为实施例图。
图9为实施例图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
如图6所示的一种MOL工艺中晶体管引脚提取和绕线的方法，具体包括下述步骤：
步骤(1)：读入原始版图文件，并获取所有待测器件的位置坐标和类型。待测器件的位置坐标，是通过识别出栅极覆盖有源区的中心点，作为该待测器件栅极的位置，并将栅极的位置作为该待测器件的位置坐标。待测器件的类型，是根据待测器件的晶体管端口共接情况进行分类。
步骤(2)：取原始版图文件，并确定至少一个待测器件作为目标器件(目标device)，下面对选定的目标器件进行布局布线。
步骤(3)：识别出每个目标器件已有的将源极、漏极或者栅极连接至第一层金属层M0的通孔，并获取上述通孔的位置信息存储作为该目标器件的原始通孔位置。
步骤(4)：对目标器件的版图进行处理：
删除包括目标器件在内的所有待测器件上已有的将源极、漏极或者栅极连接至M0的通孔，以及目标器件的M0上所有已有的绝缘层。
对于目标器件与电源线的相连区域，在目标器件的MD上添加绝缘层，以保证目标器件对电源隔离。
对于目标器件与周边器件的相连区域，在目标器件的M0上添加绝缘层，以避免周边器件对目标器件的测量产生影响。
判断目标器件和其相邻的互补器件之间的是否形成回路，若形成回路，则在目标器件的MD上添加与互补器件的绝缘层，以切断目标器件和相邻的互补器件之间的连接关系。
步骤(5)：查找每个目标器件中所有能将源极、漏极或者栅极连接至M0的位置，并按照优先级原则从高到低进行排序，得到每个目标器件的通孔位置列表。
所述优先级原则包括：若该通孔位置属于步骤(3)中获取的该目标器件的原始通孔位置，则该通孔位置优先级最高；距离目标器件越近的通孔位置优先级越高；能将源/漏极连接至M0的位置优先级高于能将栅极连接至M0的位置优先级。
步骤(6)：分别取每个目标器件的通孔位置列表，从通孔位置列表的元素中筛选符合该目标器件通孔布局条件的通孔位置：
若未筛选到所需数量的通孔位置，则修改目标器件的版图环境：在目标器件的M0上添加一个绝缘层，并保证该绝缘层的位置不属于步骤(3)中获取的原始通孔位置；然后至步骤(5)重复执行；
筛选结束后，得到每个目标器件所需数量的通孔位置，然后继续执行步骤(7)。
其中，从每个目标器件的通孔位置列表中筛选该目标器件所需数量通孔位置的方法，具体包括下述步骤：
步骤(a)：设K的初始值为0，然后按优先级从高到低的顺序依次从通孔位置列表中取元素进行位置匹配判断。
步骤(b)：根据位置匹配判断返回的结果，分别进行下述处理：若位置匹配判断返回的结果是不满足，则直接执行步骤(c)；若位置匹配判断返回的结果是满足，则将该元素添加到布局通孔列表，令K＝K+1，并判断K的值是否等于该目标器件所需的通孔数量，若是，则说明成功筛选到所需数量的通孔位置，结束遍历通孔位置列表，否则继续执行步骤(c)。
步骤(c)：判断是否遍历完通孔位置列表：若未遍历完，则继续取下一个元素进行位置匹配判断，并在获得返回结果后至步骤(b)处理；若已遍历完，则继续执行步骤(d)。
步骤(d)：判断布局通孔列表中是否有元素：
若布局通孔列表中没有元素，则说明该目标器件未筛选到所需数量的通孔位置，结束通孔位置筛选；
若布局通孔列表中有元素，则设布局通孔列表中的元素为CTi，i∈[1，n]，n是布局通孔列表中的元素个数，且通孔位置列表中的元素按照优先级原则从高到低排列；然后，在布局通孔列表中删除元素CTn，并令K＝K-1。
步骤(e)：判断CTn是否为通孔位置列表内最后一个元素，若是则返回步骤(d)，否则以CTn的后一个元素开始，重新从通孔位置列表中依次取元素进行位置匹配判断,并在获得返回结果后至步骤(b)处理。
在上述筛选方法中，所述位置匹配判断是指：根据不同目标器件中晶体管的端口共接情况，判断该元素是否满足所需通孔的共接需求。需要注意的是，在传统工艺中，布局绕线主要针对于测试器件的端口到金属层之间的连接关系，所需通孔的共接需求比较容易满足；而在MOL工艺中，VG/VD等关键层的布局只能限定在GT与M0重叠区域或者M0与MD重叠区域，且MOL内的绕线层是单向走线，导致所需通孔的共接需求会更难满足，因为很容易产生两个通孔短路的情况。
步骤(7)：在筛选出来的通孔位置，分别进行相应的通孔布局和布线：将布局通孔列表中的通孔位置，分别取出添加通孔多边形进行相应的通孔布局，并通过BEOL布线连接到高层金属，直至完成用于将目标器件晶体管源极、漏极或者栅极连接至M0的引脚提取和绕线。
步骤(8)：判断是否还有待测器件未进行晶体管引脚提取和绕线，若是，则至步骤(2)继续执行，否则即说明已完成所有待测器件的晶体管引脚提取和绕线。
下面的实施例可以使本专业的专业技术人员更全面地理解本发明，但不以任何方式限制本发明。
实施例1
如图7至图9所示，图中用不同的底纹区别AA、MD、PO、VD、M1、CMD、CPO、VG，具体为：
表述AA，
表示MD，
表示PO，
表示VD，
表示M1，
表示CMD，
表示CPO，
表示VG。
对图中的目标器件(目标device)进行布局布线，具体包括下述步骤：
步骤1)在特定区域内对device进行抽取，确定目标device栅极的位置。
步骤2)用特殊金属层(使用金属CMD)将目标device与周边其他device隔离，保留目标device原有的环境。
步骤3)确定所有能放通孔的位置，将源/漏极连接至M0的通孔只能在M0与MA重叠的部分，将栅极连接至M0的通孔只能在GT与M0重叠的部分。
步骤4)根据获得的所有通孔位置，遍历结合递归算法得到最优解，找到最优解布局并绘制通孔；如果找寻最优解失败，则表明无法利用现有版图环境得到通孔的布局，需要对版图进行修改后，再重新执行流程得到最优解。
步骤5)找到最优解并绘制通孔后，通过BEOL绕线到高层金属并连接到相应的PAD。
步骤6)进行DRC、LVS验证，验证结果显示连接后的版图符合设计规范，且处理速度快，效率高，准确率高。
最后，需要注意的是，以上列举的仅是本发明的具体实施例。显然，本发明不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形，均应认为是本发明的保护范围。
Claims (7)
1.一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，具体包括下述步骤：
步骤(1)：读入原始版图文件，并获取所有待测器件的位置坐标和类型；
步骤(2)：取原始版图文件，并确定至少一个待测器件作为目标器件；
步骤(3)：识别出每个目标器件已有的将源极、漏极或者栅极连接至第一层金属层M0的通孔，并获取上述通孔的位置信息存储作为该目标器件的原始通孔位置；
步骤(4)：对目标器件的版图进行处理：
删除所有待测器件已有的将源极、漏极或者栅极连接至M0的通孔，以及目标器件的M0上所有已有的绝缘层；
步骤(5)：查找每个目标器件中所有能将源极、漏极或者栅极连接至M0的位置，得到每个目标器件的通孔位置列表；
步骤(6)：分别取每个目标器件的通孔位置列表，从通孔位置列表的元素中筛选符合该目标器件通孔布局条件的通孔位置：
若未筛选到所需数量的通孔位置，则修改目标器件的版图环境：在目标器件的M0上添加一个绝缘层，并保证该绝缘层的位置不属于步骤(3)中获取的原始通孔位置；然后至步骤(5)重复执行；
筛选结束后，得到每个目标器件所需数量的通孔位置，然后继续执行步骤(7)；
步骤(7)：在筛选出来的通孔位置，分别进行相应的通孔布局和布线，完成所有目标器件的晶体管引脚提取和绕线；
步骤(8)：判断是否还有待测器件未进行晶体管引脚提取和绕线，若是，则至步骤(2)继续执行，否则即说明已完成所有待测器件的晶体管引脚提取和绕线。
2.根据权利要求1所述的一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，所述步骤(1)中，识别出栅极覆盖的有源区的中心点，作为该待测器件栅极的位置，即该待测器件的位置坐标。
3.根据权利要求1所述的一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，所述步骤(4)对目标器件的版图处理中，还包括添加绝缘层，以消除电源和其他器件对目标器件的影响，具体方法如下：
对于目标器件与电源线的相连区域，在目标器件的MD上添加绝缘层，以保证目标器件对电源隔离；
对于目标器件与周边器件的相连区域，在目标器件的M0上添加绝缘层，以避免周边器件对目标器件的测量产生影响；
判断目标器件和相邻的互补器件之间的是否形成回路，若形成回路，则在目标器件的MD上添加与互补器件的绝缘层，以切断目标器件和相邻的互补器件之间的连接关系。
4.根据权利要求1所述的一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，所述步骤(5)中，通孔位置列表中的元素，按照优先级原则从高到低排列；
所述优先级原则包括：若该通孔位置属于步骤(3)中获取的该目标器件的原始通孔位置，则该通孔位置优先级最高；距离目标器件越近的通孔位置优先级越高；能将源/漏极连接至M0的位置优先级高于能将栅极连接至M0的位置优先级。
5.根据权利要求1所述的一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，所述步骤(6)中，从每个目标器件的通孔位置列表中，筛选该目标器件所需数量的通孔位置，具体包括下述步骤：
步骤(a)：设K的初始值为0，然后按顺序依次从通孔位置列表中取元素进行位置匹配判断；
所述位置匹配判断是指：根据不同目标器件中晶体管的端口共接情况，判断该元素是否满足所需通孔的共接需求；
步骤(b)：根据位置匹配判断返回的结果，分别进行下述处理：
若位置匹配判断返回的结果是不满足，则直接执行步骤(c)；
若位置匹配判断返回的结果是满足，则将该元素添加到布局通孔列表，令K＝K+1，并判断K的值是否等于该目标器件所需的通孔数量，若是，则说明成功筛选到所需数量的通孔位置，结束遍历通孔位置列表，否则继续执行步骤(c)；
步骤(c)：判断是否遍历完通孔位置列表：
若未遍历完，则继续取下一个元素进行位置匹配判断，并在获得返回结果后至步骤(b)处理；
若已遍历完，则继续执行步骤(d)；
步骤(d)：判断布局通孔列表中是否有元素：
若布局通孔列表中没有元素，则说明该目标器件未筛选到所需数量的通孔位置，结束通孔位置筛选；
若布局通孔列表中有元素，则设布局通孔列表中的元素为CTi，i∈[1，n]，n是布局通孔列表中的元素个数，在布局通孔列表中删除元素CTn，并令K＝K-1；
步骤(e)：判断CTn是否为通孔位置列表内最后一个元素，若是则返回步骤(d)，否则以CTn的后一个元素开始，重新从通孔位置列表中依次取元素进行位置匹配判断,并在获得返回结果后至步骤(b)处理。
6.根据权利要求5所述的一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，所述通孔位置列表中的元素，按照优先级原则从高到低排列。
7.根据权利要求5所述的一种MOL工艺中晶体管引脚提取和绕线的方法，其特征在于，所述步骤(7)中，在筛选出来的通孔位置，分别进行相应的通孔布局和布线，具体是指：将布局通孔列表中的通孔位置，分别取出添加通孔多边形进行相应的通孔布局，并通过BEOL布线连接到高层金属，直至完成用于将目标器件晶体管源极、漏极或者栅极连接至M0的引脚提取和绕线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811637842.2A CN111444666B (zh) | 2018-12-29 | 2018-12-29 | 一种mol工艺中晶体管引脚提取和绕线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811637842.2A CN111444666B (zh) | 2018-12-29 | 2018-12-29 | 一种mol工艺中晶体管引脚提取和绕线的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111444666A true CN111444666A (zh) | 2020-07-24 |
| CN111444666B CN111444666B (zh) | 2023-03-21 |
Family
ID=71650458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811637842.2A Active CN111444666B (zh) | 2018-12-29 | 2018-12-29 | 一种mol工艺中晶体管引脚提取和绕线的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111444666B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112733489A (zh) * | 2020-12-31 | 2021-04-30 | 杭州广立微电子股份有限公司 | 一种评判栅极上切断层位置对器件影响的方法 |
| CN113312867A (zh) * | 2021-05-14 | 2021-08-27 | 杭州广立微电子股份有限公司 | 一种对Finger晶体管自动进行偏置的方法 |
| CN113888669A (zh) * | 2021-09-16 | 2022-01-04 | 深圳源明杰科技股份有限公司 | 绕线版图绘制方法、装置、设备及存储介质 |
| CN113987996A (zh) * | 2021-11-02 | 2022-01-28 | 苏州复鹄电子科技有限公司 | 模拟芯片电路绕线方法 |
| CN114912410A (zh) * | 2022-07-15 | 2022-08-16 | 飞腾信息技术有限公司 | 版图修改方法、装置、电子设备及计算机可读存储介质 |
| CN115394671A (zh) * | 2021-11-14 | 2022-11-25 | 杭州广立微电子股份有限公司 | 抓取对象引脚的方法、测试芯片及其设计方法、系统 |
| CN115547867A (zh) * | 2021-12-31 | 2022-12-30 | 杭州广立微电子股份有限公司 | 识别晶体管、源漏极至体极的漏电路径的方法、存储设备 |
| CN117038667A (zh) * | 2023-08-18 | 2023-11-10 | 合芯科技(苏州)有限公司 | 用于提高引线引出效能的版图结构和布线方法 |
| CN118607456A (zh) * | 2024-08-07 | 2024-09-06 | 杭州广立微电子股份有限公司 | 集成电路后仿真版图生成方法、装置和可读存储介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060021649A1 (en) * | 2004-07-08 | 2006-02-02 | Sumitomo Chemical Company, Limited | Porous electrodes, devices including the porous electrodes, and methods for their production |
| CN1949230A (zh) * | 2005-10-12 | 2007-04-18 | 扬智科技股份有限公司 | 最佳化集成电路布局的方法 |
| CN1963827A (zh) * | 2006-12-08 | 2007-05-16 | 清华大学 | 基于多步长迷宫算法的模拟集成电路自动布线方法 |
| WO2008025626A1 (de) * | 2006-08-30 | 2008-03-06 | Robert Bosch Gmbh | Elektrischer kontakt zwischen einem anschlussstift und einem anschlussdraht sowie verfahren zur herstellung |
| CN105184022A (zh) * | 2015-10-21 | 2015-12-23 | 福州大学 | 一种针对多层芯片的高效x结构避障布线器的构造方法 |
| US20170290162A1 (en) * | 2016-04-02 | 2017-10-05 | Intel Corporation | Circuit board having a passive device inside a via |
| CN107731793A (zh) * | 2017-09-14 | 2018-02-23 | 建荣半导体（深圳）有限公司 | 一种半导体片上集成的8字形电感结构及半导体结构 |
| CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
-
2018
- 2018-12-29 CN CN201811637842.2A patent/CN111444666B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060021649A1 (en) * | 2004-07-08 | 2006-02-02 | Sumitomo Chemical Company, Limited | Porous electrodes, devices including the porous electrodes, and methods for their production |
| CN1949230A (zh) * | 2005-10-12 | 2007-04-18 | 扬智科技股份有限公司 | 最佳化集成电路布局的方法 |
| WO2008025626A1 (de) * | 2006-08-30 | 2008-03-06 | Robert Bosch Gmbh | Elektrischer kontakt zwischen einem anschlussstift und einem anschlussdraht sowie verfahren zur herstellung |
| CN1963827A (zh) * | 2006-12-08 | 2007-05-16 | 清华大学 | 基于多步长迷宫算法的模拟集成电路自动布线方法 |
| CN105184022A (zh) * | 2015-10-21 | 2015-12-23 | 福州大学 | 一种针对多层芯片的高效x结构避障布线器的构造方法 |
| US20170290162A1 (en) * | 2016-04-02 | 2017-10-05 | Intel Corporation | Circuit board having a passive device inside a via |
| CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
| CN107731793A (zh) * | 2017-09-14 | 2018-02-23 | 建荣半导体（深圳）有限公司 | 一种半导体片上集成的8字形电感结构及半导体结构 |
Non-Patent Citations (2)
| Title |
|---|
| 潘伟伟: "纳米工艺集成电路可寻址测试芯片设计方法研究" * |
| 钱海涛: "FPGA版图自动生成技术研究" * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112733489A (zh) * | 2020-12-31 | 2021-04-30 | 杭州广立微电子股份有限公司 | 一种评判栅极上切断层位置对器件影响的方法 |
| CN112733489B (zh) * | 2020-12-31 | 2023-09-19 | 杭州广立微电子股份有限公司 | 一种评判栅极上切断层位置对器件影响的方法 |
| CN113312867A (zh) * | 2021-05-14 | 2021-08-27 | 杭州广立微电子股份有限公司 | 一种对Finger晶体管自动进行偏置的方法 |
| CN113888669A (zh) * | 2021-09-16 | 2022-01-04 | 深圳源明杰科技股份有限公司 | 绕线版图绘制方法、装置、设备及存储介质 |
| CN113987996B (zh) * | 2021-11-02 | 2025-04-04 | 苏州复鹄电子科技有限公司 | 模拟芯片电路绕线方法 |
| CN113987996A (zh) * | 2021-11-02 | 2022-01-28 | 苏州复鹄电子科技有限公司 | 模拟芯片电路绕线方法 |
| CN115394671B (zh) * | 2021-11-14 | 2026-01-27 | 杭州广立微电子股份有限公司 | 抓取对象引脚的方法、测试芯片及其设计方法、系统 |
| CN115394671A (zh) * | 2021-11-14 | 2022-11-25 | 杭州广立微电子股份有限公司 | 抓取对象引脚的方法、测试芯片及其设计方法、系统 |
| CN115547867A (zh) * | 2021-12-31 | 2022-12-30 | 杭州广立微电子股份有限公司 | 识别晶体管、源漏极至体极的漏电路径的方法、存储设备 |
| CN114912410A (zh) * | 2022-07-15 | 2022-08-16 | 飞腾信息技术有限公司 | 版图修改方法、装置、电子设备及计算机可读存储介质 |
| CN117038667B (zh) * | 2023-08-18 | 2024-01-26 | 合芯科技(苏州)有限公司 | 用于提高引线引出效能的版图结构和布线方法 |
| CN117038667A (zh) * | 2023-08-18 | 2023-11-10 | 合芯科技(苏州)有限公司 | 用于提高引线引出效能的版图结构和布线方法 |
| CN118607456A (zh) * | 2024-08-07 | 2024-09-06 | 杭州广立微电子股份有限公司 | 集成电路后仿真版图生成方法、装置和可读存储介质 |
| CN118607456B (zh) * | 2024-08-07 | 2025-01-03 | 杭州广立微电子股份有限公司 | 集成电路后仿真版图生成方法、装置和可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111444666B (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111444666B (zh) | 一种mol工艺中晶体管引脚提取和绕线的方法 | |
| US8516428B2 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
| US5231590A (en) | Technique for modifying an integrated circuit layout | |
| US10509884B2 (en) | Method for routing between pins of semiconductor device and design system therewith | |
| US7962878B2 (en) | Method of making an integrated circuit using pre-defined interconnect wiring | |
| CN108241765B (zh) | 一种芯片晶体管测试芯片设计方法 | |
| CN116306486B (zh) | 芯片设计的设计规则检查方法及相关设备 | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| WO2023226084A1 (zh) | 信号线检查方法及设备 | |
| JP2017021671A (ja) | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 | |
| US10068806B2 (en) | Method, apparatus, and system for using a cover mask for enabling metal line jumping over MOL features in a standard cell | |
| CN114815495A (zh) | 版图修正方法及系统、掩模版、设备和存储介质 | |
| CN116344441B (zh) | 一种芯片封装方法及计算机可读存储介质 | |
| US6165805A (en) | Scan tool recipe server | |
| CN118444133B (zh) | 一种漏电测试结构的生成方法、装置和存储介质 | |
| US20030177468A1 (en) | Method of verifying IC mask sets | |
| US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| CN111444668B (zh) | 一种对待测阵列中的晶体管逐个进行版图布线的方法 | |
| US10436841B2 (en) | Use of wrapper cells to improve signal routing in integrated circuits | |
| JP4426166B2 (ja) | 半導体装置の設計方法、半導体装置設計用プログラム、及び半導体装置 | |
| US12455997B2 (en) | Method for generating a layout of an integrated circuit | |
| KR101004663B1 (ko) | 좌표 추출 장치 및 그 방법 | |
| CN113283291B (zh) | 一种版图中Finger晶体管的识别方法 | |
| JP6754174B2 (ja) | 設計レイアウトデータの不良検出方法及び設計レイアウトデータの不良検出プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant before: Semitronix Corp. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |