CN1114265C - 一种新型cmos电荷泵及其级联方法 - Google Patents

Abstract

本发明是一种新型CMOS电荷泵及其级联方法，这种新型CMOS电荷泵由时钟输入部分11，推举部分12，电压输出部分13和时钟转换部分14组成。本发明结构简单，输出电压稳定，能量效率高，减少了阈值损失，适用于集成电路中的升压装置中。它可以给需要高电压的电路模块提供电源；它还可以应用于所有外部提供单一电压、而内部需要多种电平的电路；它尤其是在对不挥发性存储器提供所需电压方面，发挥着重要作用。

Description

一种新型CMOS电荷泵及其级联方法

本发明涉及一种集成电路领域中的升压装置。

电荷泵的应用领域非常广泛，如给dc-to-dc转换器提供除电源电压以外的电平，如给运算放大器提供高电压，及应用于所有外部提供单一电压、而内部需要多种电平的电路。尤其是在给非易失性存储器提供所需电压方面，发挥着极其重要的作用。

Dickson电荷泵是最早的片内电荷泵结构，提出了用电容推举电压、以二极管限制电荷转移方向的基本思路。而后，又相继出现了几种电荷泵结构，对Dickson电荷泵某些性能进行了改进。然而，这些电荷泵中，有些是输出电压随级数线性升压，升压的速度较慢；有些的输出电压会有阈值损失；有些电路结构比较复杂，芯片面积很大；最重要的是，它们都没有考虑能量效率这个极其关键的性能指标，在便携设备日益普及的今天更加强调能量效率的提高。

本发明的目的是为了提高电荷泵的能量效率；实现电荷泵内部倍压级联，指数升压；消除电荷泵中的阈值损失；简化电荷泵的结构，缩小面积；提高电荷泵输出纹波质量。

本发明的设计方案是为了实现上述目的。本发明提供了一种新型CMOS电荷泵，它由时钟输入部分11，推举部分12，电压输出部分13和时钟转换部分14四个部分组成。时钟输入部分11包括两个串接的反相器15、16。反相器15由PMOS管m7和NMOS管m2组成，m7和m2的栅极都连接到输入时钟CLOCK上，m7的源端与其衬底接在一起连到输入电压信号VIN上，m2的源端与其衬底接在一起连到系统地，m7的漏端与m2的漏端连接在一起形成反相器15的输出，产生时钟信号nock；反相器16由PMOS管m8和NMOS管m3组成，m8和m3的栅极都连接到反相器15的输出时钟nock上，m8的源端与其衬底接在一起连到输入电压信号VIN上，m3的源端与其衬底接在一起连到系统地，m8的漏端与m3的漏端连接在一起形成反相器16的输出，产生时钟信号ck；时钟ck与nock连入推举部分12和时钟转换部分14。推举部分12由一对互相耦合的NMOS管(推举管)m1、m6与一对推举电容C9_10、C8_11组成。m1的漏端与m6的漏端接在一起连到输入电压信号VIN上，m1与m6的衬底接到系统地上，m1的栅极连接到m6的源端为节点out2，m6的栅极连接到m1的源端为节点out1；推举电容C9_10的一端接在out1节点上，另一端接到由时钟输入部分11提供的ck信号上；推举电容C8_11的一端接在节点out2上，另一端接到由时钟输入部分11提供的nock信号上。推举部分在反相时钟ck和nock的推举作用下，在节点out1、out2处产生一对上移VIN(假定时钟输入信号CLOCK的幅值为VIN)的时钟脉冲(较好情况下，电压范围近似从VIN到2VIN)，将其提供给电压输出部分13和时钟转换部分14。电压输出部分13由4个PMOS管(一对传输管m13、m10和一对衬底管m14、m9)、2个电容(滤波电容C3_2和衬底电容C2_12)与负载电阻R19组成。传输管m13的源端接在节点out2上，栅极接在节点out1上，漏端接在输出电压节点VOUT上，衬底接在节点high上；传输管m10的源端接在节点out1上，栅极接在节点out2上，漏端接在输出电压节点VOUT上，衬底接在节点high上；衬底管m14的源端接在节点out2上，栅极接在节点out1上，漏端与衬底相连，接在节点high上；衬底管m9的源端接在节点out1上，栅极接在节点out2上，漏端与衬底相连，接在节点high上；滤波电容C3_2的一端接在输出电压节点VOUT上，另一端接到系统地；衬底电容C2_12的一端接在节点high上，另一端接到系统地；负载电阻R19的一端接在输出电压节点VOUT上，另一端接到系统地。两个传输管m13、m10每隔半周期轮换传递最高电压2VIN到输出电压节点VOUT，而两个衬底管m14、m9则每隔半周期轮换传递最高电压2VIN到节点high。时钟转换部分14由两个类似于反相器的部件17、18组成。17由PMOS管m12和NMOS管m5组成，m12的栅极连接在节点out1上，m5的栅极连接在时钟ck上，m12的源端与其衬底接在一起连到输出电压节点VOUT上，m5的源端与其衬底接在一起连到系统地，m12的漏端与m5的漏端连接在一起形成17的输出时钟信号CKOUT提供给下一级；18由PMOS管m11和NMOS管m4组成，m11的栅极连接在节点out2上，m4的栅极连接在时钟nock上，m11的源端与其衬底接在一起连到输出电压节点VOUT上，m4的源端与其衬底接在一起连到系统地，m11的漏端与m4的漏端连接在一起形成18的输出时钟信号NOCKOUT提供给下一级。与反相器不同的地方是每个部件的PMOS和NMOS的栅极接到不同的时钟脉冲上，PMOS管栅极所接的时钟脉冲范围近似为VIN-2VIN，NMOS管栅极所接的时钟脉冲范围是0-VIN，两部件17、18的输出电压范围近似是0-2VIN。

为了实现输出电压呈2的指数增长，本发明还提供了一种上述CMOS电荷泵的倍压级联方式。它的第一级由上述电荷泵单元模块构成(没有电阻R19)；它的以下各级由上述电荷泵单元模块中的推举部分12，电压输出部分13(除最后一级外，没有电阻R19)和时钟转换部分14构成。第一级的输入作为整个电路的输入，第一级的电压输出作为第二级的电源电压输入，第一级的时钟输出作为第二级的时钟输入，以此类推；最后一级的输出作为整个电路的输出。

为了实现输出电压呈线性增长，本发明还提供了一种上述CMOS电荷泵的线性级联方式。它的第一级由上述电荷泵单元模块构成(没有电阻R19)；它的以下各级由上述电荷泵单元模块中的推举部分12和电压输出部分13(除最后一级外，没有电阻R19)构成。第一级的输入作为整个电路的输入，第一级的电压输出作为第二级的电源电压输入，以此类推；第一级的时钟输出作为后续各级的时钟输入；最后一级的输出作为整个电路的输出。

本发明的优点及效果：使用本发明提供的CMOS电荷泵，能量效率得到了很大提高，最高可达到99％左右；并且可以消除输出电压的阈值损失，使得输出电压可以接近理想值(对一级为两倍的输入电压)；该电荷泵还具有结构简单，单元模块面积较小，输出电压稳定，纹波质量好等优点。

本发明提出的倍压级联工作模式，即倍压级联方法。使得多级级联输出电压可随级数以2的指数增长，尤其适用于那些需要很大电压增幅的应用。如果电路要求从1.5V升到约24V，那么倍压级联只需要4级电荷泵单元；若用线性增长的电荷泵(如Dickson电荷泵)，则至少需要20级。

图1是本发明中支持倍压级联联结的新型CMOS电荷泵的单元模块电路结构图。

图2是实现两级倍压级联联结的新型CMOS电荷泵电路结构图。

图3是实现两级线性级联联结的新型CMOS电荷泵电路结构图。

下面结合附图对本发明做详细说明，给出该发明的实施例。

图1所示的支持倍压级联联结的新型CMOS电荷泵单元模块电路，由四个部分组成；时钟输入部分11，推举部分12，电压输出部分13，和时钟转换部分14。

时钟输入部分11包括两个串接的反相器15、16。反相器15由PMOS管m7和NMOS管m2组成，m7和m2的栅极都连接到输入时钟CLOCK上，m7的源端与其衬底接在一起连到输入电压信号VIN上，m2的源端与其衬底接在一起连到系统地，m7的漏端与m2的漏端连接在一起形成反相器15的输出，产生时钟信号nock；反相器16由PMOS管m8和NMOS管m3组成，m8和m3的栅极都连接到反相器15的输出时钟nock上，m8的源端与其衬底接在一起连到输入电压信号VIN上，m3的源端与其衬底接在一起连到系统地，m8的漏端与m3的漏端连接在一起形成反相器16的输出，产生时钟信号ck；时钟ck与nock连入推举部分12和时钟转换部分14。

推举部分12由一对互相耦合的NMOS管(推举管)m1、m6与一对推举电容C9_10、C8_11组成。m1的漏端与m6的漏端接在一起连到输入电压信号VIN上，m1与m6的衬底接到系统地上，m1的栅极连接到m6的源端为节点out2，m6的栅极连接到m1的源端为节点out1；推举电容C9_10的一端接在out1节点上，另一端接到由时钟输入部分11提供的ck信号上；推举电容C8_11的一端接在节点out2上，另一端接到由时钟输入部分11提供的nock信号上。推举部分在反相时钟ck和nock的推举作用下，在节点out1、out2处产生一对上移VIN(假定时钟输入信号CLOCK的幅值为VIN)的时钟脉冲(较好情况下，电压范围近似从V_IN到2V_IN，将其提供给电压输出部分13和时钟转换部分14。具体说来，当ck为‘0’、nock为‘1’时，节点out1、out2已经预充到VIN-V_T；当ck变为‘1’、nock同时变为‘0’时，节点out1的电压被抬高到2VIN-V_T，这使得推举管m6处于线性区工作，电源VIN通过m6向节点out2充电，直至节点out2的电压达到VIN；当ck再变为‘0’、nock同时变为‘1’时，初时节点out1电压再降回VIN-V_T，而节点out2的电压则被抬高到2VIN，这使得推举管m1处于线性区工作，电源VIN通过m1向节点out1充电，直至节点out1的电压达到VIN；这样的过程随着时钟ck和nock的变化而继续下去，稳定状态下节点out1、out2的电压在VIN-2VIN之间，节点out1与out2的电压信号始终保持反相。从上看出，节点out1、out2的高电压可以达到2VIN，电源VIN通过推举管m1、m6传输电压没有阈值损失。

电压输出部分13由4个PMOS管(一对传输管m13、m10和一对衬底管m14、m9)、2个电容(滤波电容C3_2和衬底电容C2_12)与负载电阻R19组成。传输管m13的源端接在节点out2上，栅极接在节点out1上，漏端接在输出电压节点VOUT上，衬底接在节点high上；传输管m10的源端接在节点out1上，栅极接在节点out2上，漏端接在输出电压节点VOUT上，衬底接在节点high上；衬底管m14的源端接在节点out2上，栅极接在节点out1上，漏端与衬底相连，接在节点high上；衬底管m9的源端接在节点out1上，栅极接在节点out2上，漏端与衬底相连，接在节点high上；滤波电容C3_2的一端接在输出电压节点VOUT上，另一端接到系统地；衬底电容C2_12的一端接在节点high上，另一端接到系统地；负载电阻R19的一端接在输出电压节点VOUT上，另一端接到系统地。PMOS管在传递高电压时，没有阈值损失。两个传输管m13、m10每隔半周期轮换传递最高电压2VIN到输出电压节点VOUT，而两个衬底管m14、m9则每隔半周期轮换传递最高电压2VIN到节点high。具体地说，当节点out1电压为VIN，节点out2电压为2VIN时，传输管m13和衬底管m14导通，由节点out2通过m13给节点VOUT充电，通过m14给节点high充电；当节点out1电压为2VIN，节点out2电压为VIN时，传输管m10和衬底管m9导通，由节点out1通过m10给节点VOUT充电，通过m9给节点high充电。达到稳定状态后，输出电压节点VOUT与节点high的电压值都接近2VIN。衬底管m14、m9和衬底电容C2_12共同作用，稳定节点high的电压于高值，提供给4个PMOS管的衬底，实现了衬底替代技术，确保了PMOS管源-衬底结、漏-衬底结的反偏，从而提高了能量效率。滤波电容起到稳定输出电压于近似2VIN的作用，可以提高输出电压的纹波质量。输出电压信号VOUT不仅作为单元模块的输出电压，还要提供给时钟转换部分14作为其电源电压。

时钟转换部分14由两个类似于反相器的部件17、18组成。17由PMOS管m12和NMOS管m5组成，m12的栅极连接在节点out1上，m5的栅极连接在时钟ck上，m12的源端与其衬底接在一起连到输出电压节点VOUT上，m5的源端与其衬底接在一起连到系统地，m12的漏端与m5的漏端连接在一起形成17的输出时钟信号CKOUT提供给下一级；18由PMOS管m11和NMOS管m4组成，m11的栅极连接在节点out2上，m4的栅极连接在时钟nock上，m11的源端与其衬底接在一起连到输出电压节点VOUT上，m4的源端与其衬底接在一起连到系统地，m11的漏端与m4的漏端连接在一起形成18的输出时钟信号NOCKOUT提供给下一级。与反相器不同的地方是每个部件的PMOS和NMOS的栅极接到不同的时钟脉冲上，PMOS管栅极所接的时钟脉冲范围近似为VIN-2VIN，NMOS管栅极所接的时钟脉冲范围是0-VIN，两部件17、18的输出电压范围近似是0-2VIN。具体来说，以17为例，电源电压是输出电压节点VOUT提供的2VIN。当节点out1电压为2VIN，时钟ck为VIN时，m5导通，m12关断，节点CKOUT通过m5放电，直至其电压降为0V；当节点out1电压为VIN，时钟CK为0V时，m12导通，m5关断，电源VOUT通过m12向节点CKOUT充电，直至节点CKOUT的电压升到2VIN；18同理。另外，两个部件17、18之间，输入时钟脉冲信号分别对应地构成反相，所输出的时钟信号也是反相的。此部分14输出的时钟脉冲信号CKOUT、NOCKOUT将作为下一级电荷泵单元模块的时钟输入。

图2是本发明所指新型CMOS电荷泵的两级倍压级联联结电路结构图，即为倍压级联方法。它的第一级由图1中的单元模块构成(没有电阻R19)；它的第二级由图1单元模块中的推举部分12，电压输出部分13和时钟转换部分14构成。第一级的输入V1和CLOCK作为整个电路的输入；第一级的电压输出V2作为第二级的电源电压输入，第一级的时钟输出twock、twonock作为第二级的时钟输入；第二级的输出V3，THREECK，THREENOCK作为整个电路的输出，本电路可以实现输出电压呈2的指数增长。

图3是本发明所指新型CMOS电荷泵的两级线性级联联结电路结构图，即为线性级联方法。它的第一级由图1中的单元模块构成(没有时钟转换部分14和电阻R19)；它的第二级由图1单元模块中的推举部分12和电压输出部分13构成。第一级的输入V1和CLOCK作为整个电路的输入；第一级的电压输出V2作为第二级的电源电压输入，第一级的时钟CK、NOCK也作为第二级的时钟输入；第二级的输出V3作为整个电路的输出，本电路可以实现输出电压呈2的线性倍增。

Claims (3)

1.一种新型CMOS电荷泵，包括时钟输入部分11，由两个串接的反相器15、16组成；推举部分12，由一对互相耦合的NMOS管m1、m6与一对推举电容C9_10、C8_11组成；电压输出部分13，由4个PMOS管即一对传输管m13、m10和一对衬底管m14、m9、2个电容即滤波电容C3_2和衬底电容C2_12与负载电阻R19组成；和时钟转换部分14，由部件17、部件18组成，其特征在于：时钟转换部分14的部件17由PMOS管m12和NMOS管m5串连组成，m12的栅极连接在节点out1上，m5的栅极连接在时钟ck上，m12的源端与其衬底接在一起连到输出电压节点VOUT上，m5的源端与其衬底接在一起连到系统地，m12的漏端与m5的漏端连接在一起形成部件17的输出时钟信号CKOUT提供给下一级；部件18由PMOS管m11和NMOS管m4串连组成，m11的栅极连接在节点out2上，m4的栅极连接在时钟nock上，m11的源端与其衬底接在一起连到输出电压节点VOUT上，m4的源端与其衬底接在一起连到系统地，m11的漏端与m4的漏端连接在一起形成部件18的输出时钟信号NOCKOUT提供给下一级；由于每个部件的PMOS和NMOS的栅极接到不同的时钟脉冲上，PMOS管栅极所接的时钟脉冲范围近似为VIN-2VIN，NMOS管栅极所接的时钟脉冲范围是0-VIN，因此两部件17、18的输出电压范围是0-2VIN。

2.根据权利要求1所述的CMOS电荷泵，其特征在于：它的时钟转换部分可以用于由幅度为0-VIN的时钟脉冲产生幅度为0-2VIN的时钟脉冲的发生器。

3.一种实现权利要求1所述的CMOS电荷泵的级联方法，包括倍压级联和线性级联，以分别实现输出电压随电荷泵级数指数增加和线性增加两种提升方式，其特征在于：

倍压级联联结电路结构为：第一级由权利要求1所述的CMOS电荷泵构成；后续各级由权利要求1所述的CMOS电荷泵的推举部分12，电压输出部分13和时钟转换部分14构成；第一级的输入V1和CLOCK作为整个电路的输入；第一级的电压输出V2(其值为2倍V1)作为第二级的电源电压输入，第一级的时钟输出twock、twonock作为第二级的时钟输入，电压幅度为0至2倍V1；第二级的电压输出V3(其值为4倍V1)作为第三级的电源电压输入，第二级的时钟输出THREECK、THREENOCK作为第三级的时钟输入，电压幅度为0至4倍V1；第三级的输出电压为8倍V1；以下各级依此类推，最后一级的输出作为整个电路的输出；

线性级联联结电路结构为：每级的时钟输入均为CK和NOCK，电压幅度为0V至V1，每级的输出电压比其输入电压提升V1；因此电荷泵的输出电压随级数线性增长，第三级的输出电压为4倍V1；

倍压级联与线性级联混合使用，可以用最少的电荷泵级数给出任意倍数V1的输出电压。

Images