[go: up one dir, main page]

CN111403602A - 垂直电容器结构、电容器组件，以及制造所述垂直电容器结构的方法 - Google Patents

垂直电容器结构、电容器组件，以及制造所述垂直电容器结构的方法 Download PDF

Info

Publication number
CN111403602A
CN111403602A CN202010004668.9A CN202010004668A CN111403602A CN 111403602 A CN111403602 A CN 111403602A CN 202010004668 A CN202010004668 A CN 202010004668A CN 111403602 A CN111403602 A CN 111403602A
Authority
CN
China
Prior art keywords
substrate
conductive layer
cavity
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010004668.9A
Other languages
English (en)
Inventor
刘旭唐
张皇贤
蔡宗唐
涂宏荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111403602A publication Critical patent/CN111403602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10P14/43—
    • H10P14/44—
    • H10P14/6308—
    • H10P14/683—
    • H10P14/69215—
    • H10P14/69391—
    • H10P14/69392—
    • H10P14/69393—
    • H10P14/69394—
    • H10P50/28—
    • H10P50/691—
    • H10P95/08—
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一种垂直电容器结构包含衬底、至少一支柱、第一导电层、第一介电层和第二导电层。所述衬底界定腔。所述支柱位于所述腔中。所述第一导电层覆盖所述衬底的所述腔和所述支柱并与之共形，且与所述衬底绝缘。所述第一介电层覆盖所述第一导电层并与之共形。所述第二导电层覆盖所述第一介电层并与之共形。所述第一导电层、所述第一介电层和所述第二导电层共同形成电容器组件。

Description

垂直电容器结构、电容器组件，以及制造所述垂直电容器结构 的方法
技术领域
本公开涉及一种电容器结构(capacitor structure)和方法，且涉及一种垂直电容器结构(vertical capacitor structure)以及一种用于制造所述垂直电容器结构的方法。
背景技术
常规电路可包含一或多个无源装置(passive device)，其中无源装置是例如电容器、电阻器或电感器的组件。为实现微小型化，存在将无源装置集成到半导体装置中的趋势。然而，平面型电容器包含三个堆叠平面层(stacked plane layers)，且当通过将电容器位在绝缘层的表面上来集成时，电容器会占用较大的空间。另外，在受限区域内，电容器的电容较低。
发明内容
在一些实施例中，垂直电容器结构包含衬底(substrate)、至少一支柱(pillar)、第一导电层(conductive layer)、第一介电层(dielectric layer)和第二导电层。衬底界定腔(cavity)。支柱位在所述腔中。第一导电层覆盖衬底的腔和支柱并与之共形(conformal)，且与所述衬底绝缘。第一介电层覆盖第一导电层并与之共形。第二导电层覆盖第一介电层并与之共形。第一导电层、第一介电层和第二导电层共同形成电容器组件。
在一些实施例中，电容器组件包含第一导电层、第一介电层和第二导电层。第一介电层覆盖第一导电层并与之共形。第二导电层覆盖第一介电层并与之共形。所述电容器组件具有至少一个第一部分和第二部分，所述至少一个第一部分呈截短中空锥(truncatedhollow cone)形状，所述第二部分从所述第一部分的下边缘延伸且呈大体上平面形状。
在一些实施例中，一种用于制造垂直电容器结构的方法包含：(a)形成腔在衬底中；(b)形成至少一个支柱在所述腔中；(c)形成第一导电层以覆盖所述衬底的所述腔和所述支柱并与之共形，其中所述第一导电层与所述衬底绝缘；(d)形成第一介电层以覆盖所述第一导电层并与之共形；以及(e)形成第二导电层以覆盖所述第一介电层并与之共形，其中所述第一导电层、所述第一介电层和所述第二导电层共同形成电容器组件。
附图说明
当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
图1说明根据本公开的一些实施例的垂直电容器结构的实例的截面图。
图2说明图1所示的垂直电容器结构的沿线I-I截取的截面图。
图3说明根据本公开的一些实施例的垂直电容器结构的实例的截面图。
图4说明根据本公开的一些实施例的垂直电容器结构的实例的截面图。
图5说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图6说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图7说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图8说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图9说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图10说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图11说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图12说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图13说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图14说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图15说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图16说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图17说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图18说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图19说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图20说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图21说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图22说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图23说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图24说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图25说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图26说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图27说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图28说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图29说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
图30说明根据本公开的一些实施例的用于制造垂直电容器结构的方法的实例的一或多个阶段。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合附图作出的详细描述将容易地理解本公开的实施例。
以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本发明的某些方面。当然，这些只是实例且无意为限制性的。举例来说，在以下描述中，对第一特征在第二特征上面或第二特征上的形成的提及可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置以使得第一特征和第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
为了改进平面型电容器(plane type capacitor)的电容，提供垂直电容器。在用于制造示范性垂直电容器的方法中，提供玻璃晶片(或玻璃衬底)，且通过例如钻孔在其上形成多个孔。接着，在所述孔的侧壁上形成电容器。然而，所述孔的深宽比(aspect ratio)可能不够大，因此此类垂直电容器的电容受到限制。在用于制造另一示范性垂直电容器的方法中，蚀刻硅晶片以形成多个深孔来增加其表面积。所述深孔的深宽比可为约20:1。接着，通过植入工艺(implanter process)来使硅晶片的表面极化，使得硅晶片的表面掺杂有N/P以形成导电表面。接着在硅晶片的导电表面上形成介电层、导电层和电极，从而形成垂直电容器。然而，用于深孔的蚀刻工艺以及植入工艺可能较难且昂贵。
本公开至少解决了上述问题，且提供一种用于改进的垂直电容器结构的方法，以及用于制造所述垂直电容器结构的改进的技术。可在不需要深孔的蚀刻工艺和植入工艺的情况下制造垂直电容器。
图1说明根据本公开的一些实施例的垂直电容器结构1的截面图。图2说明图1所示的垂直电容器结构1的沿线I-I截取的截面图。垂直电容器结构1包含衬底2、至少一个支柱3、第一导电层41、第一介电层42、第二导电层43、介电结构5和电路层6。
衬底2可为任何类型的衬底。举例来说，衬底2可由半导体材料(例如硅)或绝缘材料(例如玻璃)制成。衬底2具有上表面21，且界定从上表面21凹入的腔20。如图1所示，腔20由底部表面201和侧表面202界定。举例来说，侧表面202从底部表面201的边缘延伸到上表面21。在一些实施例中，侧表面202可大体上垂直于底部表面201和上表面21。底部表面201和上表面21可大体上彼此平行。
在一些实施例中，衬底2可包含绝缘层26(例如势垒层(barrier layer))。绝缘层26位于腔20中并覆盖所述腔20，例如覆盖底部表面201和侧表面202。绝缘层26可进一步覆盖衬底2的上表面21。归因于绝缘层26的设置，衬底2与位在其上的其它组件(例如第一导电层41)绝缘。举例来说，可通过使衬底2的表面(例如上表面21，以及腔20的底部表面201和侧表面202)氧化来形成绝缘层26。绝缘层26的材料可为氧化硅。然而，如果衬底2由绝缘材料(例如玻璃)制成，那么绝缘层26可省略。
支柱3位于衬底2的腔20中。出于说明的目的，图1和图2示出2×2个支柱3。在一些实施例中，垂直电容器结构1可包含至少约20×20个支柱3。然而，支柱3的量和排列在本公开中不受限。支柱3具有底部表面31、与底部表面31相对的上表面32，以及在底部表面31与上表面32之间延伸的侧表面33。如图1所示，支柱3立于绝缘层26上。底部表面31位于绝缘层26上，并接触绝缘层26。也就是说，底部表面31是支柱3与绝缘层26之间的边界。举例来说，底部表面31粘附到绝缘层26。然而，在其它实施例中，绝缘层26可省略，因此支柱3可直接立于衬底2的腔20的底部表面201上。也就是说，底部表面31是支柱3与衬底2之间的边界。在一些实施例中，支柱3的高度可大体上等于衬底2的腔20的深度。
如图1中所示，支柱3向上逐渐变细(taper upward)。在一些实施例中，支柱3呈截短锥形状(如图14中所示)。举例来说，支柱3可呈正圆锥的形状，而忽略包含圆锥的顶点的部分。因此，底部表面31的面积可大于上表面32的面积。侧表面33不垂直于衬底2的腔20的底部表面201。举例来说，支柱3的侧表面33与衬底2的腔20的底部表面201之间的角度θ在约91度到约95度的范围内。
支柱3优选由绝缘材料制成。举例来说，支柱3可由固化光可成像介电(photoimageable dielectric,PID)材料制成，例如包含光引发剂的环氧树脂或聚酰亚胺(polyimide,PI)。在一些实施例中，支柱3的材料不同于衬底2的材料和绝缘层26的材料。
在一些实施例中，支柱3具有最小直径“D”。举例来说，最小直径“D”可位于或邻近于支柱3的上表面32。将间距(pitch)“P”定义为邻近两个支柱3的中心之间的距离。间距“P”大体上等于或大于最小直径“D”的两倍。如果间距“P”太小，那么位于邻近的两个支柱3上的其它组件(例如第一导电层41、第一介电层42和第二导电层43)可能彼此接触，从而在其间形成短路。另一方面，增加的“P”可能会减少位于衬底2的腔20中的支柱3的最大量。举例来说，最小直径“D”可为约20μm，且间距“P”可等于或大于约40μm。
第一导电层41位于衬底2的腔20中以及支柱3上。第一导电层41覆盖衬底2的腔20和支柱3并与之共形。举例来说，第一导电层41覆盖支柱3的上表面32和侧表面33并与之共形，且覆盖位于腔20的底部表面201的若干部分上的不被支柱3、腔20的侧表面202以及衬底2的上表面21覆盖的绝缘层26，使得第一导电层41与衬底2绝缘。第一导电层41进一步位于衬底2的上表面21上。然而，在其它实施例中，第一导电层41可直接与支柱3的上表面32和侧表面33、腔20的底部表面201的不被支柱3覆盖的部分、腔20的侧表面202以及衬底2的上表面21接触并与之共形。第一导电层41在衬底2的上表面21上具有垫部分413。第一导电层41可由导电材料制成，且可通过物理或化学气相沉积来形成。第一导电层41的厚度可为约0.5μm到约3μm。
第一介电层42覆盖第一导电层41并与之共形。举例来说，第一介电层42位于第一导电层41上并与之接触。第一介电层42可进一步位于衬底2的上表面21上。第一介电层42覆盖衬底2的上表面21上的第一导电层41，而第一导电层41的垫部分(pad portion)413从第一介电层42暴露。第一介电层42可由介电材料制成，例如Ta2O5、Al2O3、TiO2或HfO2。第一介电层42的相对介电常数(relative permittivity)可为约8到约80。第一介电层42也可通过物理或化学气相沉积，或通过原子层沉积(atomic layer deposition,ALD)来形成。第一介电层42的厚度可为约10nm到约20nm。
第二导电层43覆盖第一介电层42并与之共形。举例来说，第二导电层43位于第一介电层42上并与之接触。第二导电层43可进一步位于衬底2的上表面21上。第二导电层43具有垫部分433，其位在衬底2的上表面21上。第二导电层43可由导电材料制成，且可通过物理或化学气相沉积形成。第二导电层43的厚度可为约0.5μm到约3μm。
第一导电层41、第一介电层42和第二导电层43共同形成电容器组件4。也就是说，电容器组件4可包含第一导电层41、第一介电层42和第二导电层43。电容器组件4是垂直电容器。如图1所示，电容器组件4的截面大体上为蛇形(serpentine)形状或矩形波(rectangular wave)形状。
电容器组件4可具有至少一个第一部分44、第二部分45、第三部分46和第四部分47。第一部分44处于截短中空锥形状，且位于支柱3上并与之共形。也就是说，第一部分44位于支柱3的上表面32和侧表面33上。第一部分44可向上逐渐变细。第二部分45从第一部分44的下边缘延伸到衬底2的腔20的底部表面201的边缘，且位于衬底2的腔20的底部表面201上。第二部分45大体上呈平面形状。第三部分46从第二部分45的边缘延伸到衬底2的腔20的顶边缘，且位于衬底2的腔20的侧表面202上。第三部分46大体上垂直于第二部分45。第一部分44与第二部分45的相交的角度θ在约91度到约95度之间的范围内。第四部分47从第三部分46的上边缘延伸，且位于衬底2的上表面21上。第四部分47大体上垂直于第三部分46。
在一些实施例中，电容器组件4具有多个第一部分44，且第二部分45连接第一部分44。第一部分44中的邻近两者之间的间距“P”等于或大于第一部分44的最小直径“D”的两倍。
介电结构5位于电容器组件4上并覆盖所述电容器组件。介电结构5位于腔20中以及衬底2的上表面21上。举例来说，介电结构5填充衬底2的腔20，且具有可大体上为平面的上表面51。介电结构5的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂(solderresist)材料，例如基于苯并环丁烯(benzocyclobutene,BCB)的聚合物或聚酰亚胺。如图1中所示，介电结构5覆盖电容器组件4的第一部分44。也就是说，电容器组件4的第一部分44的外围外表面由介电结构5环绕。介电结构5界定第一开口54以及第二开口56，第一开口54延伸穿过介电结构5以暴露第一导电层41的一部分，第二开口56延伸穿过介电结构5以暴露第二导电层43的一部分。第一开口54和第二开口56可位于衬底2的上表面21上。举例来说，第一开口54暴露第一导电层41的垫部分413。第二开口56暴露第二导电层43的垫部分433。
电路层6位于上表面51上，以及介电结构5的第一开口54和第二开口56中。电路层6可为再分布层(redistribution layer,RDL)，其包含迹线(trace)63、第一端子(terminal)64和第二端子66。迹线63位于介电结构5的上表面51上。第一端子64位于介电结构5的第一开口54中，并接触第一导电层41，例如第一导电层41的垫部分413。第二端子66位于介电结构5的第二开口56中，并触点第二导电层43，例如第二导电层43的垫部分433。如在图1中可看出，电路层6包含晶种层(seed layer)61和导电层62。晶种层61可由铜和/或钛制成，且导电层62可由铜制成。
在垂直电容器结构1中，由于电容器组件4(包含第一导电层41、第一介电层42和第二导电层43)与衬底2的腔20和支柱3共形，因此电容器组件4，尤其第一介电层42的总面积显著增加。因此，垂直电容器结构1的电容密度(即，电容器组件4的电容密度)也增加。
与上述示范性垂直电容器结构相比，由于垂直电容器结构1利用支柱3而不是深孔来增加衬底的表面积，因此可省略用于形成深孔的蚀刻工艺。除此之外，植入工艺对于形成垂直电容器结构1不是必需的。
可通过使用下文的等式来计算电容器组件4的电容“C”，其中“κ”表示第一介电层42的相对介电常数(relative permittivity)，“ε0”表示真空介电常数(vacuumpermittivity)，“A”表示第一介电层42的总面积，且“d”表示第一介电层42的厚度。
Figure BDA0002354787390000081
在一些实施例中，底部表面201的面积可为800μm x 800μm，且腔20的深度可为约100μm。支柱3的最小直径“D”可为约20μm，且邻近的两个支柱3之间的间距“P”可为约20μm。支柱3的高度大体上等于腔20的深度。第一介电层42的厚度可为约10nm到约20nm，且第一介电层42的相对介电常数可为约8到约80。可将“电容密度(capacitance density)”定义为预定区域(predetermined area)中的电容，例如电容器组件4的电容除以衬底2的上表面21的平面上的电容器组件4的面积，其大约为底部表面201的面积。根据以上准则，电容器组件4的电容密度可超过约70nF/mm2。
图3说明根据本公开的一些实施例的垂直电容器结构1a的截面图。垂直电容器结构1a类似于图1和2中所示的垂直电容器结构1，不同之处在于支柱3a的结构。
如图3中所示，支柱3a还具有底部表面31a、与底部表面31a相对的上表面32a，以及在底部表面31a与上表面32a之间延伸的侧表面33a。然而，支柱3a大体上呈圆柱形形状。也就是说，侧表面33a大体上垂直于底部表面31a和上表面32a，且大体上垂直于衬底2的腔20的底部表面201。除此之外，底部表面31a的面积可大体上等于上表面32a。
图4说明根据本公开的一些实施例的垂直电容器结构1b的截面图。垂直电容器结构1b类似于图1和2中所示的垂直电容器结构1，不同之处在于电容器组件4b、介电结构5b和电路层6b的结构。
如图4中所示，电容器组件4b包含第一导电层41、第一介电层42和第二导电层43，但进一步包含第二介电层44和第三导电层45。电容器组件4b的第一导电层41、第一介电层42和第二导电层43类似于图1和图2中所示的电容器组件4中的那些组件。
第二介电层44类似于第一介电层42。第二介电层44覆盖第二导电层43并与之共形。举例来说，第二介电层44位于第二导电层43上并与之接触。第二介电层44可进一步位于衬底2的上表面21上。第二介电层44覆盖衬底2的上表面21上的第二导电层43，而第二导电层43的所述部分433从第二介电层44暴露。第二介电层44的材料、厚度和形成过程可与第一介电层42相同。
第三导电层45类似于第二导电层43和/或第一导电层41。第三导电层45覆盖第二介电层44并与之共形。举例来说，第三导电层45位于第二介电层44上并与之接触。第三导电层45可进一步位于衬底2的上表面21上。第三导电层45在衬底2的上表面21上具有垫部分453。第三导电层45的材料、厚度和形成过程可与第二导电层43和/或第一导电层41相同。
因此，介电结构5进一步界定第三开口58，以暴露第三导电层45的一部分。第三开口58可位于衬底2的上表面21上。举例来说，第三开口58暴露第三导电层45的垫部分453。
在垂直电容器结构1b中，由于电容器组件4b包含两个介电层(即，第一介电层42和第二介电层44)，因此其电容密度可为图1和2中所示的垂直电容器结构1的电容密度的两倍。举例来说，垂直电容器结构1b的电容密度可为大于约140NF/mm2。
图5到图30说明根据本公开的一些实施例的用于制造垂直电容器结构的方法。在一些实施例中，所述方法是用于制造垂直电容器结构，例如图1和2中所示的垂直电容器结构1。
参看图5，提供衬底2，且安置光阻层81在其上。衬底2可为任何类型的衬底。举例来说，衬底2可由半导体材料(例如硅)或绝缘材料(例如玻璃)制成。衬底2具有上表面21，且光阻层81位于上表面21上。
参看图6，图案化光阻层81以界定通孔82。用于使光阻层81图案化的工艺可包含曝光和显影。举例来说，光阻层81可暴露于图案化的光，因此光阻层81的一部分固化。接着，使光阻层81显影。在显影工艺期间，去除光阻层81的未固化的另一部分。
参看图7，用光阻层81充当光罩来蚀刻衬底2，从而在衬底2中形成对应于光阻层81的通孔82的腔20。腔20从衬底2的上表面21凹入。如图7所示，腔20由底部表面201和侧表面202界定。举例来说，侧表面202从底部表面201的边缘延伸到上表面21。在一些实施例中，侧表面202可大体上垂直于底部表面201和上表面21。底部表面201和上表面21可大体上彼此平行。
参看图8，去除光阻层81，且衬底2的上表面21暴露。图9说明衬底2的立体图。在一些实施例中，腔20的底部表面201的面积可为约800nm x 800nm，且其深度可为约100nm。由于腔20的底部表面201相对于腔20的深度具有较大的面积，所以用于形成腔20的蚀刻工艺可比用于在示范性垂直电容器结构中形成深孔的蚀刻工艺容易且便宜。
参看图10，形成绝缘层26(例如势垒层)来覆盖衬底2的腔20，例如覆盖底部表面201和侧表面202。绝缘层26可进一步覆盖衬底2的上表面21。归因于绝缘层26的设置，衬底2与位在其上的其它组件绝缘。举例来说，可通过使衬底2的表面(例如上表面21，以及腔20的底部表面201和侧表面202)氧化来形成绝缘层26。绝缘层26的材料可为氧化硅。然而，如果衬底2由绝缘材料(例如玻璃)制成，那么绝缘层26可省略。
参看图11，安置光可成像介电材料83于腔20中以及衬底2的上表面21上。举例来说，安置光可成像介电材料83于绝缘层26上。光可成像介电材料83可为包含光引发剂的环氧树脂或聚酰亚胺(PI)，且可能尚未固化。在一些实施例中，光可成像介电材料83可以干膜形式施加，因此光可成像介电材料83的上表面84可不为平面。
参看图12，安置光罩85于光可成像介电材料83上。光罩85界定至少一个穿孔86。接着，暴露光可成像介电材料83于光源，且使光可成像介电材料83的不被光罩85覆盖的至少一部分固化，以形成衬底2的腔20中的至少一个支柱3。也就是说，支柱3是光可成像介电材料83的固化部分。支柱3位于衬底2的腔20中。支柱3具有底部表面31、与底部表面31相对的上表面32，以及在底部表面31与上表面32之间延伸的侧表面33。上表面32是光可成像介电材料83的上表面84的一部分。
参看图13，使光可成像介电材料83显影，且支柱3的侧表面33暴露。也就是说，去除光可成像介电材料83的不包含支柱3的部分(即，未固化部分)。因此，支柱3立于绝缘层26上。底部表面31位于绝缘层26上并与之接触。也就是说，底部表面31是支柱3与绝缘层26之间的边界。举例来说，底部表面31粘附到绝缘层26。在一些实施例中，支柱3的高度可大体上等于衬底2的腔20的深度。
如图13中所示，支柱3向上逐渐变细。在一些实施例中，支柱3呈截短锥形状(如图14中所示)。举例来说，支柱3可呈正圆锥的形状，而忽略包含圆锥的顶点的部分。因此，底部表面31的面积可大于上表面32的面积。侧表面33不垂直于衬底2的腔20的底部表面201。举例来说，支柱3的侧表面33与衬底2的腔20的底部表面201之间的角度θ在约91度到约95度的范围内。在一些实施例中，支柱3具有最小直径“D”。举例来说，最小直径“D”可位于或邻近于支柱3的上表面32。间距“P”定义为邻近两个支柱3的中心之间的距离。举例来说，最小直径“D”可为约20μm，且间距“P”可等于或大于约40μm。
图14说明图13中所示的结构的立体图。图14出于说明的目的示出2×2个支柱3。然而，支柱3的量和排列在本公开中不受限。如图13和图14中所示，存在环绕支柱3的空的空间(empty space)。也就是说，空的空间位于支柱3的侧表面33之间，以及支柱3的侧表面33与衬底2的腔20的侧表面202之间。
参看图15，形成第一导电层41来覆盖衬底2和支柱3的腔20并与之共形。举例来说，第一导电层41覆盖支柱3的上表面32和侧表面33、腔20的底部表面201的不被支柱3覆盖的部分，以及衬底2的腔20的侧表面202，并与之共形。由于支柱3的侧表面33与衬底2的腔20的底部表面201之间的角度θ在约91度到约95度的范围内，因此第一导电层41可位于支柱3的侧表面33上并沿所述侧表面33平整地延伸。
第一导电层41与衬底2绝缘。举例来说，第一导电层41覆盖绝缘层26，使得第一导电层41与衬底2绝缘。第一导电层41进一步位于衬底2的上表面21上。第一导电层41可由导电材料制成，且可通过物理或化学气相沉积来形成。
参看图16，形成第一介电层42以覆盖第一导电层41并与之共形。举例来说，第一介电层42位于第一导电层41上并与之接触。第一介电层42可进一步位于衬底2的上表面21上。第一介电层42覆盖衬底2的上表面21上的第一导电层41。第一介电层42可由介电材料制成，例如Ta2O5、Al2O3、TiO2或HfO2。第一介电层42的相对介电常数可为约8到约80。第一介电层42也可通过物理或化学气相沉积，或通过原子层沉积来形成。第一介电层42的厚度可为约10nm到约20nm。
参看图17，形成第二导电层43以覆盖第一介电层42并与之共形。举例来说，第二导电层43位于第一介电层42上并与之接触。第二导电层43可进一步位于衬底2的上表面21上。第二导电层43可由导电材料制成，且可通过物理或化学气相沉积形成。
参看图18，安置光阻层88于第二导电层43上。光阻层88可以干膜(dry film)形式施加，且可层压到第二导电层43。因此，光阻层88可不延伸到腔20中。
参看图19，图案化光阻层88来界定通孔89。
参看图20，用光阻层88充当光罩来蚀刻第一介电层42和第二导电层43，以形成第二导电层43的垫部分433，且暴露第一导电层41的一部分。也就是说，去除第一介电层42和第二导电层43的对应于光阻层88的通孔89的部分。接着，去除光阻层88。
参看图21，安置光阻层90于第二导电层43上以及第一导电层41上。光阻层90可以干膜形式施加，且可层压到第二导电层43。因此，光阻层90可不延伸到腔20中。
参看图22，图案化光阻层90来界定通孔91。
参看图23，用光阻层90充当光罩来蚀刻第一导电层41，以形成第一导电层41的垫部分413。第一导电层41的垫部分413从第一介电层42和第一第二导电层43暴露。也就是说，去除第一导电层41的对应于光阻层90的通孔91的部分。接着，去除光阻层90。因此，形成电容器组件4，且其包含第一导电层41、第一介电层42和第二导电层43。也就是说，第一导电层41、第一介电层42和第二导电层43共同形成电容器组件4。电容器组件4是垂直电容器。如图23中所示，电容器组件4的截面大体上为蛇形形状或矩形波形状。
电容器组件4可具有至少一个第一部分44、第二部分45、第三部分46和第四部分47。第一部分44处于截短中空锥形状，且位于支柱3上并与之共形。也就是说，第一部分44位于支柱3的上表面32和侧表面33上。第一部分44可向上逐渐变细。第二部分45从第一部分44的下边缘延伸到衬底2的腔20的底部表面201的边缘，且位于衬底2的腔20的底部表面201上。第二部分45大体上呈平面形状。第三部分46从第二部分45的边缘延伸到衬底2的腔20的顶边缘，且位于衬底2的腔20的侧表面202上。第三部分46大体上垂直于第二部分45。第一部分44与第二部分45的相交的角度θ在约91度到约95度之间的范围内。第四部分47从第三部分46的上边缘延伸，且位于衬底2的上表面21上。第四部分47大体上垂直于第三部分46。
参看图24，形成介电结构5来覆盖电容器组件4。介电结构5位于腔20中以及衬底2的上表面21上。举例来说，介电结构5填充衬底2的腔20，且具有可大体上为平面的上表面51。介电结构5的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如基于苯并环丁烯的聚合物或聚酰亚胺。如图24中所示，介电结构5覆盖电容器组件4的第一部分44。也就是说，电容器组件4的第一部分44的外围外表面由介电结构5环绕。
参看图25，形成第一开口54和第二开口56于介电结构5中并延伸穿过所述介电结构5。第一开口54和第二开口56可位于衬底2的上表面21。第一开口54暴露第一导电层41的一部分，例如第一导电层41的垫部分413。第二开口56暴露第二导电层43的一部分，例如第二导电层43的垫部分433。
参看图26，形成晶种层61于第一开口54和第二开口56中，以及介电结构5的上表面51上。晶种层61可由铜和/或钛制成，且可通过溅镀来形成。
参看图27，安置光阻层92于晶种层61上。光阻层92可以干膜形式施加。
参看图28，图案化光阻层92来界定晶种层61上的第一通孔93、对应于(或高于)介电结构5的第一开口54的第二通孔94，以及对应于(或高于)介电结构5的第二开口56的第三通孔95。
参看图29，形成导电层62于光阻层92的第一通孔93、第二通孔94和第三通孔95中。导电层62可由铜制成，且可通过电镀形成。因此，导电层62包含迹线63，第一端子64以及第二端子66。迹线63位于光阻层92的第一通孔93中。第一端子64位于光阻层92的第二通孔94中以及介电结构5的第一开口54中。第二端子66位于光阻层92的第二通孔95中以及介电结构5的第二开口56中。也就是说，金属材料位于介电结构5的第一开口54中，以接触第一导电层41以形成第一端子64，且金属材料位于介电结构5的第二开口56中，以接触第二导电层43以形成第二端子66。
参看图30，去除光阻层92。接着，去除晶种层61的不被导电层62覆盖的部分，从而形成电路层6。电路层6可为再分布层(RDL)，其包含迹线63、第一端子64和第二端子66。接着，进行单分工艺，因此形成如图1和2中所示的垂直电容器结构1。
除非另外说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所示的取向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因这类布置而有偏差。
如本文中所使用，术语“大致”、“实质上”、“实质”以及“约”用以描述和考虑较小变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“基本上”相同或相等。
如果两个表面之间的位移不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为所述两个表面是共面的或大体上共面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代传递电流的能力。导电材料通常指示对电流流动呈现极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则在室温下测量材料的导电性。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本发明的特定实施例描述并说明本发明，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改既定在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。

Claims (24)

1.一种垂直电容器结构，其包括：
衬底，其界定腔；
至少一个支柱，其位于所述腔中；
第一导电层，其覆盖所述衬底的所述腔和所述支柱并与之共形，其中所述第一导电层与所述衬底绝缘；
第一介电层，其覆盖所述第一导电层并与之共形；
第二导电层，其覆盖所述第一介电层并与之共形，其中所述第一导电层、所述第一介电层和所述第二导电层共同形成电容器组件。
2.根据权利要求1所述的垂直电容器结构，其中所述衬底包含位于所述腔中并覆盖所述腔的绝缘层，且所述第一导电层覆盖所述绝缘层，使得所述第一导电层与所述衬底绝缘。
3.根据权利要求2所述的垂直电容器结构，其中所述支柱立于所述绝缘层上。
4.根据权利要求1所述的垂直电容器结构，其中所述支柱呈截短锥形状。
5.根据权利要求1所述的垂直电容器结构，其中所述支柱向上逐渐变细。
6.根据权利要求1所述的垂直电容器结构，其中所述支柱的材料不同于所述衬底的材料。
7.根据权利要求1所述的垂直电容器结构，其中所述电容器组件的截面大体上为蛇形形状。
8.根据权利要求1所述的垂直电容器结构，其中所述电容器组件具有至少一个第一部分和第二部分，所述至少一个第一部分位于所述支柱上且呈截短中空锥形状，所述第二部分从所述第一部分的下边缘延伸且位于所述衬底的所述腔的底部表面上。
9.根据权利要求1所述的垂直电容器结构，其中所述电容器组件进一步具有第三部分，其从所述第二部分的边缘延伸且位于所述衬底的所述腔的侧表面上。
10.根据权利要求1所述的垂直电容器结构，其中所述衬底具有上表面，所述腔从所述衬底的所述上表面凹入，且所述第一导电层进一步位于所述衬底的所述上表面上。
11.根据权利要求1所述的垂直电容器结构，其中所述衬底具有上表面，所述腔从所述衬底的所述上表面凹入，且所述第一介电层进一步位于所述上表面上。
12.根据权利要求1所述的垂直电容器结构，其中所述衬底具有上表面，所述腔从所述衬底的所述上表面凹入，且所述第二导电层进一步位于所述上表面上。
13.根据权利要求1所述的垂直电容器结构，其进一步包括介电结构，其位于所述电容器组件上并覆盖所述电容器组件。
14.根据权利要求13所述的垂直电容器结构，其中所述介电结构位于所述腔中以及所述衬底的上表面上。
15.根据权利要求1所述的垂直电容器结构，其中所述支柱的侧表面与所述腔的底部表面之间的角度在约91度到约95度的范围内。
16.一种电容器组件，其包括：
第一导电层；
第一介电层，其覆盖所述第一导电层并与之共形；以及
第二导电层，其覆盖所述第一介电层并与之共形；
其中所述电容器组件具有至少一个第一部分和第二部分，所述至少一个第一部分呈截短中空锥形状，所述第二部分从所述第一部分的下边缘延伸且呈大体上平面形状。
17.根据权利要求16所述的电容器组件，其中所述第一部分和所述第二部分的相交角度在约91度到约95度的范围内。
18.根据权利要求16所述的电容器组件，其中所述电容器组件的电容密度大于约70nF/mm2。
19.根据权利要求16所述的电容器组件，其中所述电容器组件具有多个第一部分，所述第二部分连接所述第一部分，且所述第一部分中的邻近两个之间的间距等于或大于所述第一部分的最小直径的两倍。
20.根据权利要求16所述的电容器组件，其进一步包括覆盖所述第二导电层并与之共形的第二介电层，以及覆盖所述第二介电层并与之共形的第三导电层，且所述电容器组件的电容密度大于约140nF/mm2。
21.一种用于制造垂直电容器结构的方法，其包括：
(a)形成腔在衬底中；
(b)形成至少一个支柱在所述腔中；
(c)形成第一导电层以覆盖所述衬底的所述腔和所述支柱并与之共形，其中所述第一导电层与所述衬底绝缘；
(d)形成第一介电层以覆盖所述第一导电层并与之共形；以及
(e)形成第二导电层以覆盖所述第一介电层并与之共形，其中所述第一导电层、所述第一介电层和所述第二导电层共同形成电容器组件。
22.根据权利要求21所述的方法，其中在步骤(b)之后，所述方法进一步包括：
形成绝缘层以覆盖所述衬底的所述腔，使得在步骤(b)中形成的所述支柱立于所述绝缘层上。
23.根据权利要求21所述的方法，其中在步骤(c)之前，所述方法进一步包括：
形成绝缘层以覆盖所述衬底的所述腔，使得在步骤(c)中形成的所述第一导电层与所述衬底绝缘。
24.根据权利要求21所述的方法，其中在步骤(e)之后，所述方法进一步包括：
(f)形成介电结构，其覆盖所述电容器组件。
CN202010004668.9A 2019-01-03 2020-01-03 垂直电容器结构、电容器组件，以及制造所述垂直电容器结构的方法 Pending CN111403602A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/239,318 US10847602B2 (en) 2019-01-03 2019-01-03 Vertical capacitor structure having capacitor in cavity and method for manufacturing the same
US16/239,318 2019-01-03

Publications (1)

Publication Number Publication Date
CN111403602A true CN111403602A (zh) 2020-07-10

Family

ID=71403665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010004668.9A Pending CN111403602A (zh) 2019-01-03 2020-01-03 垂直电容器结构、电容器组件，以及制造所述垂直电容器结构的方法

Country Status (2)

Country Link
US (2) US10847602B2 (zh)
CN (1) CN111403602A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864065A (zh) * 2020-08-04 2020-10-30 上海佑磁信息科技有限公司 一种支柱型深沟槽电容器及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
US20220310778A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
US20240055345A1 (en) * 2022-08-11 2024-02-15 Intel Corporation Alternating high k layers on glass pillars for super capacitors on glass substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417535B1 (en) * 1998-12-23 2002-07-09 Lsi Logic Corporation Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit
CN104681304A (zh) * 2015-03-20 2015-06-03 太原理工大学 一种非对称超级电容器制备方法
US20150364538A1 (en) * 2014-06-13 2015-12-17 Invensas Corporation Making multilayer 3d capacitors using arrays of upstanding rods or ridges

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297948B (en) * 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
US6093600A (en) * 1999-10-29 2000-07-25 United Silicon, Inc. Method of fabricating a dynamic random-access memory device
US6620701B2 (en) 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
WO2005083781A1 (en) * 2004-01-30 2005-09-09 International Business Machines Corporation Folded node trench capacitor
US20090001438A1 (en) * 2007-06-29 2009-01-01 Doyle Brian S Isolation of MIM FIN DRAM capacitor
US9865600B2 (en) * 2014-06-18 2018-01-09 X-Celeprint Limited Printed capacitors
JP2017535054A (ja) * 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
US10446325B2 (en) * 2017-09-29 2019-10-15 Advanced Semiconductor Engineering, Inc. Capacitor structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417535B1 (en) * 1998-12-23 2002-07-09 Lsi Logic Corporation Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit
US20150364538A1 (en) * 2014-06-13 2015-12-17 Invensas Corporation Making multilayer 3d capacitors using arrays of upstanding rods or ridges
CN104681304A (zh) * 2015-03-20 2015-06-03 太原理工大学 一种非对称超级电容器制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864065A (zh) * 2020-08-04 2020-10-30 上海佑磁信息科技有限公司 一种支柱型深沟槽电容器及其制备方法

Also Published As

Publication number Publication date
US20210104595A1 (en) 2021-04-08
US10847602B2 (en) 2020-11-24
US20200219968A1 (en) 2020-07-09
US11631734B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
CN115997262B (zh) 薄膜电容器及其制造方法、以及具备薄膜电容器的电子电路基板
CN111403602A (zh) 垂直电容器结构、电容器组件，以及制造所述垂直电容器结构的方法
CN106057784A (zh) 集成磁芯感应器及其制造方法
JP6372640B2 (ja) キャパシタ
US7557423B2 (en) Semiconductor structure with a discontinuous material density for reducing eddy currents
US20040031982A1 (en) Interdigitated integrated circuit capacitor
US8766400B2 (en) Electronic device containing passive components and fabrication method thereof
CN109755387B (zh) 电容器结构
JP2008210933A (ja) 半導体装置
TWI659515B (zh) 封裝結構及其製造方法
TWI669997B (zh) 線路板結構及其製作方法
TWI437689B (zh) 半導體裝置
JP4752280B2 (ja) チップ型電子部品およびその製造方法
CN113764583A (zh) 集成电路芯片的电容器结构及其制造方法
CN101150087B (zh) 具有镀通结构的装置的制造方法
CN102169860A (zh) 具有被动组件结构的半导体结构及其制造方法
CN108074894B (zh) 半导体器件封装
TWI663633B (zh) 基板結構及其製作方法
CN110087392A (zh) 线路板结构及其制作方法
WO2017113932A1 (zh) 焊垫、包括焊垫的半导体芯片及形成方法
JP2006287094A (ja) 半導体装置及びその製造方法
TWI419297B (zh) 具有被動元件結構之半導體結構及其製造方法
TWI452673B (zh) 電子裝置及其製造方法
US20240379604A1 (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination