CN111400119B - 多项目与多平台自适应的芯片设计fpga原型验证方法及系统 - Google Patents
多项目与多平台自适应的芯片设计fpga原型验证方法及系统 Download PDFInfo
- Publication number
- CN111400119B CN111400119B CN202010212801.XA CN202010212801A CN111400119B CN 111400119 B CN111400119 B CN 111400119B CN 202010212801 A CN202010212801 A CN 202010212801A CN 111400119 B CN111400119 B CN 111400119B
- Authority
- CN
- China
- Prior art keywords
- platform
- project
- chip design
- code
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2247—Verification or detection of system hardware configuration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种多项目与多平台自适应的芯片设计FPGA原型验证方法及系统,本发明包括执行多项目与多平台初始化,确定芯片设计的项目代号、使用测试的平台代号,产生对应的项目库与平台环境库运行需要的文件列表以及参数文件并提交到对应的测试平台的版本管理仓库中;触发持续集成工具按照脚本启动客户端进行编译仿真、综合、实现,生成测试报告并上传至版本管理仓库。本发明将多个芯片设计项目与多个FPGA原型验证平台环境耦合在一起,支持验证开发人员在一个版本管理库里进行多个项目与多个验证平台之间的灵活切换,只需要少量配置即可快速完成指定项目指定平台的FPGA原型验证自动化流程。
Description
技术领域
本发明涉及FPGA芯片设计的原型验证技术,具体涉及一种多项目与多平台自适应的芯片设计FPGA原型验证方法及系统。
背景技术
随着集成电路设计的难度与挑战进一步加大,在芯片开发与验证阶段,设计代码的迭代版本越来越多,每个设计版本都需要进行功能验证。因实际需求与技术指标不同,项目组同时会有多个芯片设计在进行开发与验证。因此,如何同步开展与加速多个项目的验证流程迭代是芯片设计与验证阶段所需要解决的关键问题。
针对大规模芯片,FPGA原型验证已经成为当前集成电路功能验证领域的主流方法。其运行速度一般在几兆到几百兆之间,能够快速对芯片设计的功能正确性和性能进行测试。目前业界有多款平台能够对大规模芯片进行FPGA原型验证,每款平台的验证着重点会有所不同。为了保证能够对芯片设计进行完整的功能验证,需要保证芯片设计基于多款不同验证侧重点的平台都能够正确进行FPGA原型验证才能够保证芯片设计的功能正确性。
传统原型验证方式如图1所示。传统的FPGA原型验证流程需要验证开发人员基于每个项目分别搭建基于不同平台的验证环境库,在进行不同项目的版本迭代时,需要在不同项目库和不同验证环境库中间进行切换,这种情况受限于测试人员的数量与工作效率。考虑到相同的FPGA原型验证平台在面向不同项目时,运行环境与配置可保持沿用无需大量修改,因此同时维护多个不同项目库与验证环境库不仅耗时耗力,而且会减低原型验证的整体效率。
发明内容
本发明要解决的技术问题:针对现有技术的上述问题,提供一种多项目与多平台自适应的芯片设计FPGA原型验证方法及系统,本发明将多个芯片设计项目与多个FPGA原型验证平台环境耦合在一起,支持验证开发人员在一个版本管理库里进行多个项目与多个验证平台之间的灵活切换,只需要少量配置即可快速完成指定项目指定平台的FPGA原型验证自动化流程。
为了解决上述技术问题,本发明采用的技术方案为:
一种多项目与多平台自适应的芯片设计FPGA原型验证方法,步骤包括:
1)在版本管理仓库收到芯片开发人员提交的芯片当前设计版本的设计代码后,在测试平台版本管理仓库管理端使能持续集成工具,构建持续集成自动化流程配置脚本;
2)构建平台自适应配置脚本,所述平台自适应配置脚本用于根据输入项目代号与测试平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件;
3)确定当前要测试的芯片设计的项目代号、使用测试的平台代号;
4)平台自适应配置脚本根据确定的芯片设计的项目代号、使用测试的平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件并提交到对应的测试平台的版本管理仓库中;
5)各个测试平台的版本管理仓库检测对应的文件提交请求,如果检测到提交的平台环境库运行需要的文件列表以及验证运行参数文件,则触发持续集成工具按照持续集成自动化流程配置脚本配置启动指定客户端运行器,开始运行构建任务;
6)客户端运行器执行任务分别进行编译仿真、综合、实现、测试过程,且在实现过程后通过实现进程发送返回值给持续集成工具;
7)持续集成工具检测实现进程返回值无误后,客户端运行器调用下载软件与网络接口,将实现后的设计文件与测试镜像下载到FPGA板自动开始测试;
8)持续集成工具检测测试进度,且在测试完成后自动分析测试结果并产生当前设计版本的测试报告,通过附件上传测试报告至版本管理仓库。
可选地,步骤3)中确定当前要测试的芯片设计的项目代号、使用测试的平台代号时,确定的当前要测试的芯片设计的项目代号、使用测试的平台代号为下述四种方式中的一种:
方式一:单个芯片设计的项目代号、单个使用测试的平台代号;
方式二:单个芯片设计的项目代号、多个使用测试的平台代号;
方式三:多个芯片设计的项目代号、单个使用测试的平台代号;
方式四:多个芯片设计的项目代号、多个使用测试的平台代号。
可选地,步骤4)中还包括平台自适应配置脚本针对芯片设计的项目代号对应的多个芯片设计版本,分别根据确定的芯片设计的项目代号、使用测试的平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件,并针对不同芯片设计版本分别提交到对应的测试平台的版本管理仓库中,且针对一个芯片设计版本提交到对应的测试平台的版本管理仓库中则执行一次步骤5)~步骤8)。
可选地,步骤6)客户端运行器执行任务分别进行编译仿真、综合、实现、测试过程具体是指客户端运行器执行任务分别调用仿真软件、综合工具、实现工具进行编译仿真、综合、实现、测试过程。
可选地,步骤8)还包括持续集成工具将该设计版本的测试报告提供给开发人员和/或管理者供芯片开发人员分析测试报告以进一步优化芯片设计的步骤。
此外,本发明还提供一种多项目与多平台自适应的芯片设计FPGA原型验证系统,包括计算机设备,所述计算机设备被编程或配置以独立或配合以执行所述多项目与多平台自适应的芯片设计FPGA原型验证方法的步骤。
此外,本发明还提供一种多项目与多平台自适应的芯片设计FPGA原型验证系统,包括计算机设备,所述计算机设备的存储器上存储有被编程或配置以独立或配合以执行所述多项目与多平台自适应的芯片设计FPGA原型验证方法的计算机程序。
此外,本发明还提供一种计算机可读存储介质,该计算机可读存储介质上存储有被编程或配置以独立或配合以执行所述多项目与多平台自适应的芯片设计FPGA原型验证方法的计算机程序。
与现有技术相比,本发明具有下述优点:
1、本发明能够将多个芯片设计项目与多个FPGA原型验证平台环境耦合在一起,可同时支持多项目多平台的FPGA原型的自动化验证。
2、本发明将版本管理系统、持续集成工具与多项目多平台环境结合在一起,形成了持续集成的多项目多平台自适应的FPGA原型验证自动化。
3、本发明能够满足多个项目多个版本迭代时,基于多个不同FPGA平台原型验证的并行执行。当有多个项目同时进行时,该发明支持芯片测试人员灵活选择测试项目与测试平台,减少了项目库与平台库之间人工切换与干预,减少人力与精力的浪费,提高了原型验证工作的效率。
附图说明
图1为现有技术中的FPGA原型验证原理示意图。
图2为本发明实施例方法的基本流程示意图。
图3为本发明实施例中的FPGA原型验证原理示意图。
具体实施方式
多项目与多平台自适应的芯片设计FPGA原型验证自动化平台可以将多个项目与多个FPGA原型验证平台环境耦合在一起。固定的FPGA平台的软件运行环境与硬件环境可以在多个项目中通用,只需要修改与项目相关的特定配置参数。当在指定的FPGA平台进行芯片设计项目切换时,平台的软件运行环境无需进行大规模修改,只需要指定芯片设计项目与验证配置选项即可。FPGA验证开发人员只需要维护一个验证版本管理库,就可以对多个项目以及基于多个平台进行FPGA原型验证,避免了在项目库与验证环境库之间进行复杂的切换。持续集成能够在芯片设计代码集成到主干之前自动化构建验证流程并进行测试,帮助设计人员及早发现并纠正问题。将持续集成工具与版本管理系统高效结合起来,能够自动化构建并运行FPGA原型验证流程,帮助设计人员快速发现错误,防止分支大幅度脱离主干,有利于基于版本管理系统的代码版本管理与代码质量保证。为加速芯片设计代码的迭代周期与原型验证效率,需要借用持续集成的方式对设计迭代版本进行自动化管理与原型验证,有利于及早发现芯片设计问题,避免开发人员投入过多的精力。因此,基于上述芯片设计传统原型验证流程中存在的问题,本发明提出一种多项目与多平台自适应的芯片设计FPGA原型验证自动化平台,该平台支持验证开发人员在多个芯片设计项目与多个验证平台之间灵活切换,只需要进行少量配置即可快速完成指定项目在指定平台的FPGA原型验证自动化流程。
本实施例以常用的版本管理系统Git和持续集成工具Git-CI为例进行介绍。本方法同样适用于其他版本管理系统与持续集成工具,如SVN、Jenkins等。
如图2,本实施例多项目与多平台自适应的芯片设计FPGA原型验证方法的步骤包括:
1)在Git仓库收到芯片开发人员提交的芯片当前设计版本的设计代码后,在测试平台Git仓库管理端使能持续集成工具Git-CI,构建持续集成自动化流程配置脚本.gitlab-ci.yml;
2)构建平台自适应配置脚本auto_cfg.sh,所述平台自适应配置脚本auto_cfg.sh用于根据输入项目代号与测试平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件;
3)确定当前要测试的芯片设计的项目代号(例如Project1等)、使用测试的平台代号(例如Platform_A等);
4)平台自适应配置脚本auto_cfg.sh根据确定的芯片设计的项目代号、使用测试的平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件并提交到对应的测试平台的Git仓库中;
5)各个测试平台的Git仓库检测对应的文件提交请求,如果检测到提交的平台环境库运行需要的文件列表以及验证运行参数文件,则触发持续集成工具Git-CI按照持续集成自动化流程配置脚本.gitlab-ci.yml配置启动指定客户端运行器(客户端 runner),开始运行构建任务;
6)客户端运行器执行任务分别进行编译仿真、综合、实现、测试过程,且在实现过程后通过实现进程发送返回值给持续集成工具Git-CI;
7)持续集成工具Git-CI检测实现进程返回值无误后,客户端运行器调用下载软件与网络接口,将实现后的设计文件与测试镜像下载到FPGA板自动开始测试;
8)持续集成工具Git-CI检测测试进度,且在测试完成后自动分析测试结果并产生当前设计版本的测试报告,通过附件上传测试报告至Git仓库。
本实施例多项目与多平台自适应的芯片设计FPGA原型验证方法的平台结构如图3所示,平台包括基于版本管理系统Git的芯片设计项目、持续集成工具Git-CI与持续集成自动化流程配置脚本.gitlab-ci.yml、平台自适应配置脚本auto_cfg.sh、不同配置的FPGA原型验证平台的软件环境与硬件平台。通过平台自适应配置脚本,在选定要进行验证的芯片项目与对应的FPGA验证平台后,相对应产生文件列表以及验证运行参数文件,配置完成后提交到平台库,触发平台库持续集成工具Git-CI调用的自动化流程,使能平台自动化完成芯片设计代码编译仿真、综合、实现、测试、分析测试结果并提交测试报告的流程,提高了多项目基于多平台同时进行FPGA原型验证的工作效率。
本实施例中,步骤3)中确定当前要测试的芯片设计的项目代号、使用测试的平台代号时,确定的当前要测试的芯片设计的项目代号、使用测试的平台代号为下述四种方式中的一种:
方式一:单个芯片设计的项目代号、单个使用测试的平台代号;例如,芯片测试人员指定当前要测试的芯片设计的项目代号为Project1,使用测试的平台代号为Platform_A,则运行平台自适应配置脚本auto_cfg.sh,输入芯片设计的项目代号为Project1,测试平台代号为Platform_A,脚本会对应产生项目Project1的文件列表以及测试平台Platform_A运行需要的验证运行参数文件,并提交到测试平台Platform_A的Git仓库里。测试平台Platform_A测试平台库使能持续集成,检测到提交的文件列表以及验证运行参数文件后,会触发Git-CI按照.gitlab-ci.yml配置启动指定客户端运行器,开始运行构建任务。在配置持续集成自动化流程配置脚本.gitlab-ci.yml时,通过配置使能Platform_A测试平台库在检测到文件列表与验证运行参数文件提交后,测试平台库会根据文件列表与验证运行参数文件的设置,自动调用指定项目Project1的文件与环境配置,Git-CI自动触发并启动持续集成。
方式二:单个芯片设计的项目代号、多个使用测试的平台代号;
方式三:多个芯片设计的项目代号、单个使用测试的平台代号;
方式四:多个芯片设计的项目代号、多个使用测试的平台代号。
在方式一的基础上,当不同项目进行原型验证时,针对不同芯片设计项目验证需求修改平台自适应配置脚本auto_cfg.sh,针对不同项目增加匹配的脚本配置,自动产生测试项目的文件列表以及适用于不同平台的验证运行参数文件。按照需求将文件列表和验证运行参数文件提交到对应测试平台库。例如,方式三可实现多个芯片设计项目采用单个使用测试平台的验证,方式四可实现多个芯片设计项目采用多个使用测试平台的验证,每一次提交都会触发一次持续执行步骤5)~步骤8),这种情况下可以保证多个项目同时进行并行验证。
在上述针对单一项目版本的验证的基础上,当相同项目有多个不同版本进行迭代验证时,可以通过配置平台自适应配置脚本auto_cfg.sh来产生该项目不同版本的文件列表以及适用于不同平台的验证运行参数文件,按照需求将文件列表和验证运行参数文件提交到对应测试平台库。每一次提交都会触发一次持续执行,这种情况下可以保证对相同项目多个版本进行并行验证流程。因此,本实施例步骤4)中还包括平台自适应配置脚本auto_cfg.sh针对芯片设计的项目代号对应的多个芯片设计版本(图3中以α、β、γ表示不同的版本),分别根据确定的芯片设计的项目代号、使用测试的平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件,并针对不同芯片设计版本分别提交到对应的测试平台的Git仓库中,且针对一个芯片设计版本提交到对应的测试平台的Git仓库中则执行一次步骤5)~步骤8)。因此,本实施例多项目与多平台自适应的芯片设计FPGA原型验证方法的平台移植性强且无需调试,针对不同芯片设计项目的验证或者相同项目不同迭代版本的验证,只需要为其单独修改平台自适应配置脚本auto_cfg.sh,增加匹配该项目的配置脚本,自动产生匹配该芯片设计项目的文件列表以及适用于不同平台的验证运行参数文件,即可自动化完成该项目的FPGA原型验证。如图3所示,平台自适应配置脚本auto_cfg.sh可以根据需要调用测试平台Platform_A、测试平台Platform_B、测试平台Platform_C执行仿真、综合、实现过程。而且,任意测试平台可以根据需要针对Project1~Projectn中的任意一个项目,而且还可以根据需要针对Project1~Projectn中的任意一个项目中的任意一个版本(图中以α、β、γ表示不同的版本)。
本实施例中,步骤6)客户端运行器执行任务分别进行编译仿真、综合、实现、测试过程具体是指客户端运行器执行任务分别调用仿真软件、综合工具、实现工具进行编译仿真、综合、实现、测试过程。
本实施例中,步骤8)还包括持续集成工具Git-CI将该设计版本的测试报告提供给开发人员和/或管理者供芯片开发人员分析测试报告以进一步优化芯片设计的步骤。
此外,本实施例还提供一种多项目与多平台自适应的芯片设计FPGA原型验证系统,包括计算机设备,所述计算机设备被编程或配置以独立或配合以执行前述多项目与多平台自适应的芯片设计FPGA原型验证方法的步骤。
此外,本实施例还提供一种多项目与多平台自适应的芯片设计FPGA原型验证系统,包括计算机设备,所述计算机设备的存储器上存储有被编程或配置以独立或配合以执行前述多项目与多平台自适应的芯片设计FPGA原型验证方法的计算机程序。
此外,本实施例还提供一种计算机可读存储介质,该计算机可读存储介质上存储有被编程或配置以独立或配合以执行前述多项目与多平台自适应的芯片设计FPGA原型验证方法的计算机程序。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种多项目与多平台自适应的芯片设计FPGA原型验证方法,其特征在于步骤包括:
1)在版本管理仓库收到芯片开发人员提交的芯片当前设计版本的设计代码后,在测试平台版本管理仓库管理端使能持续集成工具,构建持续集成自动化流程配置脚本;
2)构建平台自适应配置脚本,所述平台自适应配置脚本用于根据输入项目代号与测试平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件;
3)确定当前要测试的芯片设计的项目代号、使用测试的平台代号;
4)平台自适应配置脚本根据确定的芯片设计的项目代号、使用测试的平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件并提交到对应的测试平台的版本管理仓库中;
5)各个测试平台的版本管理仓库检测对应的文件提交请求,如果检测到提交的平台环境库运行需要的文件列表以及验证运行参数文件,则触发持续集成工具按照持续集成自动化流程配置脚本配置启动指定客户端运行器,开始运行构建任务;
6)客户端运行器执行任务分别进行编译仿真、综合、实现、测试过程,且在实现过程后通过实现进程发送返回值给持续集成工具;
7)持续集成工具检测实现进程返回值无误后,客户端运行器调用下载软件与网络接口,将实现后的设计文件与测试镜像下载到FPGA板自动开始测试;
8)持续集成工具检测测试进度,且在测试完成后自动分析测试结果并产生当前设计版本的测试报告,通过附件上传测试报告至版本管理仓库。
2.根据权利要求1所述的多项目与多平台自适应的芯片设计FPGA原型验证方法,其特征在于,步骤3)中确定当前要测试的芯片设计的项目代号、使用测试的平台代号时,确定的当前要测试的芯片设计的项目代号、使用测试的平台代号为下述四种方式中的一种:
方式一:单个芯片设计的项目代号、单个使用测试的平台代号;
方式二:单个芯片设计的项目代号、多个使用测试的平台代号;
方式三:多个芯片设计的项目代号、单个使用测试的平台代号;
方式四:多个芯片设计的项目代号、多个使用测试的平台代号。
3.根据权利要求1所述的多项目与多平台自适应的芯片设计FPGA原型验证方法,其特征在于,步骤4)中还包括平台自适应配置脚本针对芯片设计的项目代号对应的多个芯片设计版本,分别根据确定的芯片设计的项目代号、使用测试的平台代号产生对应的项目库与平台环境库运行需要的文件列表以及验证运行参数文件,并针对不同芯片设计版本分别提交到对应的测试平台的版本管理仓库中,且针对一个芯片设计版本提交到对应的测试平台的版本管理仓库中则执行一次步骤5)~步骤8)。
4.根据权利要求1所述的多项目与多平台自适应的芯片设计FPGA原型验证方法,其特征在于,步骤6)客户端运行器执行任务分别进行编译仿真、综合、实现、测试过程具体是指客户端运行器执行任务分别调用仿真软件、综合工具、实现工具进行编译仿真、综合、实现、测试过程。
5.根据权利要求1所述的多项目与多平台自适应的芯片设计FPGA原型验证方法,其特征在于,步骤8)还包括持续集成工具将该设计版本的测试报告提供给开发人员和/或管理者供芯片开发人员分析测试报告以进一步优化芯片设计的步骤。
6.一种多项目与多平台自适应的芯片设计FPGA原型验证系统,包括计算机设备,其特征在于,所述计算机设备被编程或配置以独立或配合以执行权利要求1~5中任意一项所述多项目与多平台自适应的芯片设计FPGA原型验证方法的步骤。
7.一种多项目与多平台自适应的芯片设计FPGA原型验证系统,包括计算机设备,其特征在于,所述计算机设备的存储器上存储有被编程或配置以独立或配合以执行权利要求1~5中任意一项所述多项目与多平台自适应的芯片设计FPGA原型验证方法的计算机程序。
8.一种计算机可读存储介质,其特征在于,该计算机可读存储介质上存储有被编程或配置以独立或配合以执行权利要求1~5中任意一项所述多项目与多平台自适应的芯片设计FPGA原型验证方法的计算机程序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010212801.XA CN111400119B (zh) | 2020-03-24 | 2020-03-24 | 多项目与多平台自适应的芯片设计fpga原型验证方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010212801.XA CN111400119B (zh) | 2020-03-24 | 2020-03-24 | 多项目与多平台自适应的芯片设计fpga原型验证方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111400119A CN111400119A (zh) | 2020-07-10 |
| CN111400119B true CN111400119B (zh) | 2021-04-20 |
Family
ID=71431208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010212801.XA Active CN111400119B (zh) | 2020-03-24 | 2020-03-24 | 多项目与多平台自适应的芯片设计fpga原型验证方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111400119B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111859833B (zh) * | 2020-07-22 | 2024-07-05 | 中国人民解放军国防科技大学 | 可配置系统级验证环境构造方法、系统及介质 |
| CN111950212B (zh) * | 2020-08-13 | 2024-04-26 | 湖南进芯电子科技有限公司 | 高效的多模式验证平台及方法 |
| CN112181745B (zh) * | 2020-09-28 | 2022-09-09 | 上海国微思尔芯技术股份有限公司 | 一种fpga原型验证的云服务平台系统及方法 |
| CN113033127A (zh) * | 2020-11-20 | 2021-06-25 | 上海爱思尔教育科技有限公司 | 基于EEBox的企业IC设计方法及开发平台 |
| CN112613254B (zh) * | 2020-11-30 | 2022-01-25 | 飞腾信息技术有限公司 | 一种处理器内部镜像控制模块注错验证系统及方法 |
| CN112651199B (zh) * | 2020-12-24 | 2023-08-29 | 山东高云半导体科技有限公司 | 质量验证平台和质量验证方法 |
| CN113504463A (zh) * | 2021-07-02 | 2021-10-15 | 芯启源(上海)半导体科技有限公司 | 一种fpga原型验证中探针信号复用方法 |
| CN113705140B (zh) * | 2021-07-19 | 2024-07-30 | 深圳市紫光同创电子有限公司 | 芯片验证方法、系统、设备及存储介质 |
| CN114490202B (zh) * | 2021-12-21 | 2023-06-23 | 北京密码云芯科技有限公司 | 一种密码设备测试方法、装置、电子设备及存储介质 |
| CN114357939A (zh) * | 2021-12-30 | 2022-04-15 | 海光信息技术股份有限公司 | 芯片ip准入验证方法、装置、电子设备及存储介质 |
| CN116340074B (zh) * | 2023-05-26 | 2023-08-22 | 北京鉴智科技有限公司 | 硬件在环测试系统和多核处理器片上系统的测试方法 |
| CN117744588B (zh) * | 2024-02-19 | 2024-05-31 | 深圳市楠菲微电子有限公司 | 一种芯片验证系统及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7945888B2 (en) * | 2008-02-28 | 2011-05-17 | International Business Machines Corporation | Model-based hardware exerciser, device, system and method thereof |
| US8356272B2 (en) * | 2011-05-12 | 2013-01-15 | S2C Inc. | Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single FPGA |
| US9652347B2 (en) * | 2012-02-07 | 2017-05-16 | Mts Systems Corporation | Cloud computing platform for managing data |
| TWI465901B (zh) * | 2012-10-23 | 2014-12-21 | Taiwan Memory Qualification Ct Corp | Method and system for verification of computerized systems for cloud testing and remote monitoring of integrated circuit devices |
| CN109101680B (zh) * | 2018-06-26 | 2022-11-25 | 飞腾信息技术有限公司 | 基于GitLab-CI的FPGA原型自动验证方法及系统 |
-
2020
- 2020-03-24 CN CN202010212801.XA patent/CN111400119B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111400119A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111400119B (zh) | 多项目与多平台自适应的芯片设计fpga原型验证方法及系统 | |
| CN109101680B (zh) | 基于GitLab-CI的FPGA原型自动验证方法及系统 | |
| US20130060507A1 (en) | Application testing | |
| CN108073400A (zh) | 软件自动化构建方法、服务器及存储介质 | |
| CN113254054B (zh) | 一种智能合约一站式开发系统及方法 | |
| CN106547688A (zh) | 基于Windows的产品自动化测试方法及其系统 | |
| KR101266565B1 (ko) | 요구 인터페이스의 명세 정보를 이용한 소프트웨어 컴포넌트의 테스트 케이스 생성 방법 및 실행 방법 | |
| CN112633501A (zh) | 基于容器化技术的机器学习模型框架的开发方法与系统 | |
| CN114138667A (zh) | 一种soc芯片驱动程序自动化测试系统及测试方法 | |
| CN113704081B (zh) | 一种应用程序兼容性自动化测试方法和系统 | |
| CN119272674B (zh) | 生成式RISC-V SoC的软硬件调试方法、系统、设备及存储介质 | |
| CN106354638A (zh) | 基于词法分析的自动测试方法及装置 | |
| CN111858315A (zh) | 一种基于版本管理的软件调试方法、装置、设备和介质 | |
| KR20190094779A (ko) | Plc 명령어 컴파일러 테스트케이스 자동 생성 장치 | |
| CN117076335B (zh) | 一种模型测试方法、系统、介质及电子设备 | |
| CN112765007B (zh) | 一种集成测试方法、装置及存储介质 | |
| CN113868140A (zh) | 一种自动化测试的方法及存储介质 | |
| US20070150249A1 (en) | Verification Operation Supporting System and Method of the Same | |
| JP7015625B2 (ja) | プロセスアプリケーションを開発及び診断するためのステップバック機構 | |
| CN109508193B (zh) | 一种应用部署运行方法、装置、终端设备和介质 | |
| CN118573616A (zh) | 用于空中下载技术ota的测试方法及装置、电子设备 | |
| CN115964045A (zh) | 一种跨架构的操作系统快速自动化构建的方法、装置及介质 | |
| Kanchana et al. | Automated Development and Testing of ECUs in Automotive Industry with Jenkins | |
| CN117331761A (zh) | 一种生成处理器指令验证平台的方法、装置、设备及存储介质 | |
| CN112000581B (zh) | 一种用于Cocos2D框架软件的测试方法和工具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 300452 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin Patentee after: Feiteng Information Technology Co.,Ltd. Address before: 300452 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin Patentee before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |