[go: up one dir, main page]

CN111384046A - 一种硅控整流器及其制造方法 - Google Patents

一种硅控整流器及其制造方法 Download PDF

Info

Publication number
CN111384046A
CN111384046A CN202010345164.3A CN202010345164A CN111384046A CN 111384046 A CN111384046 A CN 111384046A CN 202010345164 A CN202010345164 A CN 202010345164A CN 111384046 A CN111384046 A CN 111384046A
Authority
CN
China
Prior art keywords
heavily doped
doped region
type
type heavily
controlled rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010345164.3A
Other languages
English (en)
Inventor
朱天志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010345164.3A priority Critical patent/CN111384046A/zh
Publication of CN111384046A publication Critical patent/CN111384046A/zh
Priority to US17/240,862 priority patent/US11616121B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H10D18/021—Manufacture or treatment of bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H10D18/031—Manufacture or treatment of lateral or planar thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/251—Lateral thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0102—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/135—Thyristors having built-in components the built-in components being diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种硅控整流器及其制造方法，硅控整流器包括：P型衬底，P型衬底中的N型阱60，其上部具有构成第一极的P型重掺杂区20和N型重掺杂区28，两者之间具有浅沟槽隔离；P型衬底中的N型阱62，其上部具有构成第二极的P型重掺杂区22和N型重掺杂区26，两者之间具有浅沟槽隔离；以及P型衬底中连接N型阱60和N型阱62的P型阱70，其上部具有P型重掺杂区24；其中第一极结构与第二极结构关于P型重掺杂区24镜像对称，N型重掺杂区28和N型重掺杂区26与P型重掺杂区24之间分别为N型阱60和N型阱62的有源区。本发明所提供的制造方法所制造的硅控整流器为双向器件，能同时适用于正负高压I/O端口的防静电保护电路设计。

Description

一种硅控整流器及其制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种双向无回滞效应的硅控整流器结构及其制造方法。
背景技术
在高压集成电路防静电(ESD，Electro-Static discharge)保护设计领域，无回滞效应硅控整流器(SCR，Silicon Controlled Rectifier)多级串联应用于高压端口的防静电保护电路设计的方案因其可以大大节省版图面积的优点而广受关注。
已有中国专利(授权公告号：CN108091650B)在业界提出了如图1所示出的无回滞效应硅控整流器结构。如图1所示出的，该硅控整流器包括P型衬底180，P型衬底的内具有N型阱160和P型阱170，N型阱160和P型阱170彼此邻接，以在N型阱160和P型阱170的交界处形成PN结(PN Junction)。在N型阱160和P型阱180的交界处的上部形成有P型重掺杂区122。N型阱160的上部形成有构成硅控整流器阳极A的P型重掺杂区120和N型重掺杂区128，P型阱170的上部形成有构成硅控整流器阴极K的P型重掺杂区126和N型重掺杂区124。
常规的硅控整流器因为内部寄生的PNP和NPN耦合而造成的双正反馈而具有较大的电流增益，导致强回滞效应，即回滞效应的维持电压远低于触发电压。而如图1所示的硅控整流器已经能够实现无回滞效应，即其回滞效应的维持电压接近或者等于触发电压。
但是这种无回滞效应硅控整流器是一种单向器件，只适用于正高压端口的防静电保护电路设计，即当其阳极A为正高压，其阴极K接地时，该硅控整流器的电流路径为P+120/N型阱160/P型阱170/N+124(PNPN，如图1中的实线箭头所示)，符合要求。但是，当该硅控整流器的阳极A为负高压，其阴极K接地时，该硅控整流器内部寄生的二极管(P+126)P型阱170/N型阱160(N+128)就处于正向导通状态，如图1中的虚线箭头所示出的电流路径，而这种导通在电路正常工作时则是不允许的，图1所示出的硅控整流器结构不适用于负高压端口的防静电保护电路设计。
有鉴于此，亟需要开发一种双向的硅控整流器，能够实现无回滞效应，以便能够同时适用于正负高压I/O端口的防静电保护电路设计。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决现有技术中的硅控整流器不能够同时适用于正负高压I/O端口的防静电保护电路设计的问题，本发明的一方面提供了一种硅控整流器，具体包括：
P型衬底(80)；
位于上述P型衬底(80)中的N型阱(60)，上述N型阱(60)的上部具有构成上述硅控整流器的第一极的P型重掺杂区(20)和N型重掺杂区(28)，上述P型重掺杂区(20)和N型重掺杂区(28)之间具有浅沟槽隔离；
位于上述P型衬底(80)中的N型阱(62)，上述N型阱(62)的上部具有构成上述硅控整流器的第二极的P型重掺杂区(22)和N型重掺杂区(26)，上述P型重掺杂区(22)和N型重掺杂区(26)之间具有浅沟槽隔离；以及
位于上述P型衬底(80)中连接上述N型阱(60)和N型阱(62)的P型阱(70)，上述P型阱(70)的上部具有P型重掺杂区(24)；其中
上述第一极的P型重掺杂区(20)和N型重掺杂区(28)与上述第二极的P型重掺杂区(22)和N型重掺杂区(26)关于上述P型重掺杂区(24)镜像对称，上述N型重掺杂区(28)和上述N型重掺杂区(26)靠近上述P型重掺杂区(24)，上述N型重掺杂区(28)和上述N型重掺杂区(26)与上述P型重掺杂区(24)之间分别为上述N型阱(60)和上述N型阱(62)的有源区。
在上述硅控整流器的一实施例中，可选的，上述P型重掺杂区(20)、P型重掺杂区(22)与上述P型重掺杂区(24)具有相同的离子掺杂浓度；和/或
上述N型重掺杂区(28)与上述N型重掺杂区(26)具有相同的离子掺杂浓度。
在上述硅控整流器的一实施例中，可选的，上述N型重掺杂区(28)、上述N型重掺杂区(26)与上述P型重掺杂区(24)之间的有源区的宽度D1关联于上述硅控整流器的触发电压。
在上述硅控整流器的一实施例中，可选的，上述宽度D1为0-2微米。
在上述硅控整流器的一实施例中，可选的，上述N型重掺杂区(28)与上述N型重掺杂区(26)的宽度D2、上述P型重掺杂区(24)的宽度D3以及上述P型重掺杂区(20)和N型重掺杂区(28)之间与上述P型重掺杂区(22)和N型重掺杂区(26)之间的浅沟槽隔离的宽度S关联于上述硅控整流器的无回滞效应状态。
在上述硅控整流器的一实施例中，可选的，上述宽度D2为0.4-10微米、上述宽度D3为1-10微米、上述宽度S为0-2微米。
本发明的另一方面还提供了一种硅控整流器的制造方法，具体包括：
提供P型衬底(80)；
在上述P型衬底(80)中形成对应上述硅控整流器的第一极的N型阱(60)、对应上述硅控整流器的第二极的N型阱(62)以及连接上述N型阱(60)和N型阱(62)的P型阱(70)；
在上述N型阱(60)的上部形成构成上述第一极的P型重掺杂区(20)和N型重掺杂区(28)，在上述P型重掺杂区(20)和N型重掺杂区(28)之间形成浅沟槽隔离；
在上述N型阱(62)的上部形成构成上述第二极的P型重掺杂区(22)和N型重掺杂区(26)，在上述P型重掺杂区(22)和N型重掺杂区(26)之间形成浅沟槽隔离；以及
在上述P型阱(70)的上部形成P型重掺杂区(24)；其中
上述P型重掺杂区(20)和N型重掺杂区(28)与上述P型重掺杂区(22)和N型重掺杂区(26)关于上述P型重掺杂区(24)镜像对称，上述N型重掺杂区(28)和上述N型重掺杂区(26)靠近上述P型重掺杂区(24)，上述N型重掺杂区(28)和上述N型重掺杂区(26)与上述P型重掺杂区(24)之间分别为上述N型阱(60)和上述N型阱(62)的有源区。
在上述制造方法的一实施例中，可选的，形成具有相同离子掺杂浓度的P型重掺杂区(20)、P型重掺杂区(22)与P型重掺杂区(24)；和/或
形成具有相同离子掺杂浓度的N型重掺杂区(28)与N型重掺杂区(26)。
在上述制造方法的一实施例中，可选的，还包括：根据上述硅控整流器的触发电压调整上述N型重掺杂区(28)、上述N型重掺杂区(26)与上述P型重掺杂区(24)之间的有源区宽度D1。
在上述制造方法的一实施例中，可选的，上述有源区宽度D1为0-2微米。
在上述制造方法的一实施例中，可选的，还包括：调整上述N型重掺杂区(28)与上述N型重掺杂区(26)的宽度D2、上述P型重掺杂区(24)的宽度D3以及上述P型重掺杂区(20)和N型重掺杂区(28)之间与上述P型重掺杂区(22)和N型重掺杂区(26)之间的浅沟槽隔离的宽度S，以调整上述硅控整流器的无回滞效应状态。
在上述制造方法的一实施例中，可选的，上述宽度D2为0.4-10微米、上述宽度D3为1-10微米、上述宽度S为0-2微米。
本发明的一方面所提供的硅控整流器是一种双向器件，并且能够实现无回滞效应，以便能够同时适用于正负高压I/O端口的防静电保护电路设计。本发明的另一方面所提供的硅控整流器的制造方法与现有的CMOS工艺兼容，能够在不增加制造复杂度的情况下，制造出能够同时适用于正负高压端口防静电保护的双向无回滞效应硅控整流器。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1示出了现有技术中硅控整流器的结构示意图。
图2示出了本发明的一方面所提供的硅控整流器的制造方法一实施例的流程示意图。
图3示出了本发明的一方面所提供的硅控整流器一实施例的结构示意图。
图4示出了本发明的一方面所提供的硅控整流器的应用场景示意图。
附图标记
110 浅沟槽隔离
120、122、126 P型重掺杂区
124、128 N型重掺杂区
160 N型阱
170 P型阱
180 P型衬底
10 浅沟槽隔离
20、22、24 P型重掺杂区
26、28 N型重掺杂区
60、62 N型阱
70 P型阱
80 P型衬底
具体实施方式
为了提供能够同时适用于正负高压端口防静电保护的双向无回滞效应硅控整流器，本发明提供了一种硅控整流器结构及其制造方法。本发明还提供了其他实施例。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
如上所述，本发明提供了一种能够同时适用于正负高压端口防静电保护的双向无回滞效应硅控整流器及其制造方法，具体的，图2示出了本发明所提供的制造方法的流程示意图，以制造如图3示出的硅控整流器。
如图2所示，执行步骤S101，提供衬底。衬底可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。在一实施例中，上述衬底为P型掺杂的P型衬底。
步骤S102，形成N型掺杂的N型阱60、62和P型掺杂的P型阱70。其中每个阱的形成都至少包括三到五个步骤来完成制作，包括但不限于外延生长、原氧化生长、采用掩膜版进行离子注入，并再次高能的离子注入以及退火工序。
在步骤S102中，所形成的P型阱70位于N型阱60和N型阱62之间，并且P型阱70分别与N型阱60和N型阱62邻接，以在P型阱70与N型阱60的交界处、P型阱70与N型阱62的交界处形成PN结。
步骤S103，在对应位置形成浅沟槽隔离(STI，Shallow Trench Isolation)，浅沟槽隔离工艺STI包括但不限于浅沟槽刻蚀、氧化物填充和氧化物平坦化。其中浅沟槽刻蚀包括但不限于隔离氧化层、氮化物沉淀、采用掩膜版进行浅槽隔离以及进行STI浅槽刻蚀。其中STI氧化物填充包括但不限于沟槽衬垫氧化硅、沟槽CVD(化学气相沉积)氧化物填充或PVD(物理气相沉积)氧化物填充。其中硅片表面的平坦化可以通过多种方法实现。可以通过使用SOG(spin-on-glass)填充间隙实现硅片的平坦化，SOG可以由80％的溶剂与20％的二氧化硅构成，淀积之后烘焙SOG，蒸发掉溶剂，将二氧化硅留在间隙当中，也可以进行全部表面的反刻，以减少整个硅片的厚度。亦可以通过CMP工艺(也称为抛光工艺)有效地进行平坦化处理，包括但不限于对沟槽氧化物进行抛光(可以采用化学机械抛光)以及氮化物去除。本领域技术人员应当知道，借由上述浅沟槽隔离，能够有效实现衬底之间器件与器件之间的电气隔绝。
步骤S104，N型阱60和N型阱62靠近P型阱70的上部分别形成N型重掺杂区28和N型重掺杂区26，其中，在本实施例中，N型掺杂可具有掺杂物，例如砷(As)、磷(P)、其他第五族(group V)元素或前述的组合。在一实施例中，可以理解的是，N型重掺杂区28和N型重掺杂区26具有相同的离子掺杂浓度。N型重掺杂区28和N型重掺杂区26关于P型阱70镜像对称，N型重掺杂区28和N型重掺杂区26与P型阱70之间间隔一段距离，即N型重掺杂区28、N型重掺杂区26与P型阱70之间分别为N型阱60、N型阱62的有源区。
步骤S105，在N型阱60和N型阱62远离P型阱70的上部分别形成P型重掺杂区20和P型重掺杂区22，以及在P型阱70的上部形成P型重掺杂区24。在本实施例中，P型掺杂可具有掺杂物，例如硼(B)或其他第三族(group III)元素。在一实施例中，可以理解的是，P型重掺杂区20、P型重掺杂区22和P型重掺杂区24具有相同的离子掺杂浓度。结合步骤S104中所形成的N型重掺杂区28和N型重掺杂区26，可以认为N型重掺杂区28、N型重掺杂区26与P型阱70上部的P型重掺杂区24之间设置有源区。同样的，P型重掺杂区20和P型重掺杂区22关于P型阱70镜像对称。结合步骤S103，P型重掺杂区20和N型重掺杂区28之间具有浅沟槽隔离，P型重掺杂区22和N型重掺杂区26之间具有浅沟槽隔离。
步骤S106，将P型重掺杂区20和N型重掺杂区28连接至阳极以及将P型重掺杂区22和N型重掺杂区26连接至阴极。可以理解的是，根据本发明的一方面所形成的硅控整流器在结构上具有关于P型阱70镜像对称的N型阱60和N型阱62，并且形成在N型阱60和N型阱62中的各个重掺杂区亦关于P型阱70镜像对称，因此，本领域技术人员可以根据版图设计的需要调整硅控整流器阴阳极的位置，例如，在另一实施例中，P型重掺杂区20和N型重掺杂区28构成硅控整流器的阴极，P型重掺杂区22和N型重掺杂区26构成硅控整流器的阳极。
需要注意的，虽然以先形成浅沟槽隔离，再形成N型掺杂区，最后形成P型掺杂区的方式来说明本发明的一方面所提供的制造方法的流程，但实际上，本领域技术人员可以根据现有或将有的流程形成浅沟槽隔离、N型掺杂区与P型掺杂区，形成浅沟槽隔离、N型掺杂区与P型掺杂区的顺序不应不当地限制本发明的保护范围。
据此，根据本发明的一方面所提供的制造方法已经能够形成同时适用于正负高压端口防静电保护的双向无回滞效应硅控整流器。并且，上述的制造工艺与现有的CMOS工艺兼容，并没有额外增加制造复杂度与制造成本。
更具体的，在本发明的一方面所提供的制造方法的一实施例中，还通过调节N型重掺杂区28、N型重掺杂区26与所述P型重掺杂区24之间的有源区的宽度D1来调整硅控整流器的触发电压。在一实施例中，可以调节宽度D1为0-2um来调整触发电压，以使得硅控整流器具有满足不同需要的触发电压。
当将N型重掺杂区28、N型重掺杂区26与P型重掺杂区24之间的有源区的宽度D1扩大时，硅控整流器内部的寄生二极管N+28(N型阱60)/P+24和寄生二极管N+26(N型阱62)/P+24的反向击穿电压在一定范围内将变大，因此，会使得该硅控整流器的回滞效应的触发电压的增大。
在另一实施例中，还可以通过调整N型重掺杂区28与N型重掺杂区26的宽度D2、P型重掺杂区24的宽度D3以及P型重掺杂区20和N型重掺杂区28之间与P型重掺杂区22和N型重掺杂区26之间的浅沟槽隔离的宽度S来调整硅控整流器的无回滞效应状态。在一实施例中，可以调节D2为0.4-10um、调节宽度D3为1-10um、调节宽度S为0-2um来调节硅控整流器是否进入无回滞效应的状态。
具体的，若D2、D3越大，则该硅控整流器越容易进入无回滞效应状态，本领域技术人员可以根据需要进入无回滞效应状态的难易程度确定合适的D2、D3。另外，可以通过调整P型重掺杂区20和N型重掺杂区28之间、P型重掺杂区22和N型重掺杂区26之间的浅沟槽隔离的宽度S来改善载流子空穴从P+20、P+22注入到N型阱60、62之后的分布，以提高N型重掺杂区28、N型重掺杂区26作为保护环的效率，即提高载流子空穴被N型重掺杂区28、N型重掺杂区26复合湮灭的效率。
图3示出了根据本发明的一方面所提供的硅控整流器的结构示意图。如图3所示，本发明所提供的硅控整流器包括P型衬底80。P型衬底80的上部形成有N型阱60，N型阱60的上部具有构成硅控整流器第一极(图3中为阳极A)的P型重掺杂区20和N型重掺杂区28，P型重掺杂区20和N型重掺杂区28之间具有浅沟槽隔离10。P型衬底80的上部还形成有N型阱62，N型阱62的上部具有构成硅控整流器第二极(图3中为阴极K)的P型重掺杂区22和N型重掺杂区26，P型重掺杂区22和N型重掺杂区26之间具有浅沟槽隔离10。
由于硅控整流器的阴阳两极均对应于N型阱，为了保证器件能够正常工作，本发明的一方面所提供的硅控整流器在P型衬底80的上部还形成有连接N型阱60和N型阱62的P型阱70。P型阱70分别与N型阱60和N型阱62邻接，因而，在P型阱70与N型阱60的交界处、P型阱70与N型阱62的交界处形成有PN结。P型阱70的上部具有P型重掺杂区24。
为了保证硅控整流器的正常工作，N型重掺杂区28和N型重掺杂区26靠近P型重掺杂区24，P型重掺杂区20和P型重掺杂区22远离P型重掺杂区24。因此，当图3中的阳极A接入正向高压时，电流从P+20经过N型阱60(N+28)、P型阱70(P+24)流向N型阱62(N+26)(PNPN，如图3中左侧实线箭头所示)，符合硅控整流器的要求。
同时，如图3所示出的本发明的一方面所提供的硅控整流器，由于硅控整流器的阴阳两极关于P型阱70镜像对称，因此，当图3中的阳极A接入负向高压时，电流从P+22经过N型阱62(N+26)、P型阱70(P+24)流向N型阱60(N+28)(PNPN，如图3中右侧实线箭头所示)，同样能够符合硅控整流器的要求。也就是说，通过设置关于P型阱70镜像对称的两个N型阱，并在两个N型阱的上部对称地形成构成硅控整流器阴阳极的N、P型重掺杂区，能够使得该硅控整流器同时适用于正负高压端口的防静电保护。
可以理解的是，由于是完全对称的结构，P型重掺杂区20、P型重掺杂区22与P型重掺杂区24具有相同的离子掺杂浓度。在另一实施例中，N型重掺杂区28与N型重掺杂区26具有相同的离子掺杂浓度。
从图3中可以看出，本发明的一方面所提供的硅控整流器的N型重掺杂区28和N型重掺杂区26与P型重掺杂区24之间分别为N型阱60和N型阱62的有源区，也就是说，N型重掺杂区28和N型重掺杂区26与P型重掺杂区24之间没有设置STI浅沟槽隔离。
进一步的，在上述的实施例中，N型重掺杂区28、N型重掺杂区26与P型重掺杂区24之间的有源区的宽度D1关联于硅控整流器的触发电压。在一实施例中，可以调节宽度D1为0-2um来调整触发电压，以使得硅控整流器具有满足不同需要的触发电压。
当将N型重掺杂区28、N型重掺杂区26与P型重掺杂区24之间的有源区的宽度D1扩大时，硅控整流器内部的寄生二极管N+28(N型阱60)/P+24和寄生二极管N+26(N型阱62)/P+24的反向击穿电压在一定范围内将变大，因此，会使得该硅控整流器的回滞效应的触发电压的增大。
更进一步的，N型重掺杂区28与N型重掺杂区26的宽度D2、P型重掺杂区24的宽度D3以及P型重掺杂区20和N型重掺杂区28之间与P型重掺杂区22和N型重掺杂区26之间的浅沟槽隔离的宽度S关联于硅控整流器的无回滞效应状态。在一实施例中，可以调节D2为0.4-10um、调节宽度D3为1-10um、调节宽度S为0-2um来调节硅控整流器是否进入无回滞效应的状态。
具体的，若D2、D3越大，则该硅控整流器越容易进入无回滞效应状态，本领域技术人员可以根据需要进入无回滞效应状态的难易程度确定合适的D2、D3。另外，可以通过调整P型重掺杂区20和N型重掺杂区28之间、P型重掺杂区22和N型重掺杂区26之间的浅沟槽隔离的宽度S来改善载流子空穴从P+20、P+22注入到N型阱60、62之后的分布，以提高N型重掺杂区28、N型重掺杂区26作为保护环的效率，即提高载流子空穴被N型重掺杂区28、N型重掺杂区26复合湮灭的效率。
根据如上所描述的，由于本发明的一方面所提供的硅控整流器是对称结构，因此，能够同时适用于正负高压端口的防静电保护，满足不同条件的防静电保护，具有较为广泛的应用范围。
图4还示出了本发明所提供的硅控整流器的应用场景示意图。如图4所示，将本发明所提供的硅控整流器应用于ESD保护电路中，能够有效启到保护电路的作用。
至此，已经描述了用于一种硅控整流器及其制造方法的实施例。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (12)

1.一种硅控整流器，其特征在于，包括：
P型衬底(80)；
位于所述P型衬底(80)中的N型阱(60)，所述N型阱(60)的上部具有构成所述硅控整流器第一极的P型重掺杂区(20)和N型重掺杂区(28)，所述P型重掺杂区(20)和N型重掺杂区(28)之间具有浅沟槽隔离；
位于所述P型衬底(80)中的N型阱(62)，所述N型阱(62)的上部具有构成所述硅控整流器第二极的P型重掺杂区(22)和N型重掺杂区(26)，所述P型重掺杂区(22)和N型重掺杂区(26)之间具有浅沟槽隔离；以及
位于所述P型衬底(80)中连接所述N型阱(60)和N型阱(62)的P型阱(70)，所述P型阱(70)的上部具有P型重掺杂区(24)；其中
所述第一极的P型重掺杂区(20)和N型重掺杂区(28)与所述第二极的P型重掺杂区(22)和N型重掺杂区(26)关于所述P型重掺杂区(24)镜像对称，所述N型重掺杂区(28)和所述N型重掺杂区(26)靠近所述P型重掺杂区(24)，所述N型重掺杂区(28)和所述N型重掺杂区(26)与所述P型重掺杂区(24)之间分别为所述N型阱(60)和所述N型阱(62)的有源区。
2.如权利要求1所述的硅控整流器，其特征在于，所述P型重掺杂区(20)、P型重掺杂区(22)与所述P型重掺杂区(24)具有相同的离子掺杂浓度；和/或
所述N型重掺杂区(28)与所述N型重掺杂区(26)具有相同的离子掺杂浓度。
3.如权利要求1所述的硅控整流器，其特征在于，所述N型重掺杂区(28)、所述N型重掺杂区(26)与所述P型重掺杂区(24)之间的有源区的宽度D1关联于所述硅控整流器的触发电压。
4.如权利要求3所述的硅控整流器，其特征在于，所述宽度D1为0-2微米。
5.如权利要求1所述的硅控整流器，其特征在于，所述N型重掺杂区(28)与所述N型重掺杂区(26)的宽度D2、所述P型重掺杂区(24)的宽度D3以及所述P型重掺杂区(20)和N型重掺杂区(28)之间与所述P型重掺杂区(22)和N型重掺杂区(26)之间的浅沟槽隔离的宽度S关联于所述硅控整流器的无回滞效应状态。
6.如权利要求5所述的硅控整流器，其特征在于，所述宽度D2为0.4-10微米、所述宽度D3为1-10微米、所述宽度S为0-2微米。
7.一种硅控整流器的制造方法，其特征在于，包括：
提供P型衬底(80)；
在所述P型衬底(80)中形成对应所述硅控整流器的第一极的N型阱(60)、对应所述硅控整流器的第二极的N型阱(62)以及连接所述N型阱(60)和N型阱(62)的P型阱(70)；
在所述N型阱(60)的上部形成构成所述第一极的P型重掺杂区(20)和N型重掺杂区(28)，在所述P型重掺杂区(20)和N型重掺杂区(28)之间形成浅沟槽隔离；
在所述N型阱(62)的上部形成构成所述第二极的P型重掺杂区(22)和N型重掺杂区(26)，在所述P型重掺杂区(22)和N型重掺杂区(26)之间形成浅沟槽隔离；以及
在所述P型阱(70)的上部形成P型重掺杂区(24)；其中
所述P型重掺杂区(20)和N型重掺杂区(28)与所述P型重掺杂区(22)和N型重掺杂区(26)关于所述P型重掺杂区(24)镜像对称，所述N型重掺杂区(28)和所述N型重掺杂区(26)靠近所述P型重掺杂区(24)，所述N型重掺杂区(28)和所述N型重掺杂区(26)与所述P型重掺杂区(24)之间分别为所述N型阱(60)和所述N型阱(62)的有源区。
8.如权利要求7所述的制造方法，其特征在于，形成具有相同离子掺杂浓度的P型重掺杂区(20)、P型重掺杂区(22)与P型重掺杂区(24)；和/或
形成具有相同离子掺杂浓度的N型重掺杂区(28)与N型重掺杂区(26)。
9.如权利要求7所述的制造方法，其特征在于，还包括：根据所述硅控整流器的触发电压调整所述N型重掺杂区(28)、所述N型重掺杂区(26)与所述P型重掺杂区(24)之间的有源区宽度D1。
10.如权利要求9所述的制造方法，其特征在于，所述有源区宽度D1为0-2微米。
11.如权利要求7所述的制造方法，其特征在于，还包括：调整所述N型重掺杂区(28)与所述N型重掺杂区(26)的宽度D2、所述P型重掺杂区(24)的宽度D3以及所述P型重掺杂区(20)和N型重掺杂区(28)之间与所述P型重掺杂区(22)和N型重掺杂区(26)之间的浅沟槽隔离的宽度S，以调整所述硅控整流器的无回滞效应状态。
12.如权利要求11所述的制造方法，其特征在于，所述宽度D2为0.4-10微米、所述宽度D3为1-10微米、所述宽度S为0-2微米。
CN202010345164.3A 2020-04-27 2020-04-27 一种硅控整流器及其制造方法 Pending CN111384046A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010345164.3A CN111384046A (zh) 2020-04-27 2020-04-27 一种硅控整流器及其制造方法
US17/240,862 US11616121B2 (en) 2020-04-27 2021-04-26 Silicon controlled rectifier and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010345164.3A CN111384046A (zh) 2020-04-27 2020-04-27 一种硅控整流器及其制造方法

Publications (1)

Publication Number Publication Date
CN111384046A true CN111384046A (zh) 2020-07-07

Family

ID=71215914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010345164.3A Pending CN111384046A (zh) 2020-04-27 2020-04-27 一种硅控整流器及其制造方法

Country Status (2)

Country Link
US (1) US11616121B2 (zh)
CN (1) CN111384046A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068525A (zh) * 2021-12-02 2022-02-18 深圳傲威半导体有限公司 一种双向硅控整流器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034857A (zh) * 2010-10-28 2011-04-27 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
CN107093596A (zh) * 2017-04-12 2017-08-25 华为技术有限公司 一种用于静电防护的scr、芯片及系统
CN110867487A (zh) * 2019-11-28 2020-03-06 上海华力微电子有限公司 硅控整流器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659558B1 (en) * 2005-09-23 2010-02-09 Cypress Semiconductor Corporation Silicon controlled rectifier electrostatic discharge clamp for a high voltage laterally diffused MOS transistor
US8796729B2 (en) * 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
KR20150114982A (ko) * 2013-01-30 2015-10-13 마이크로칩 테크놀로지 인코포레이티드 Ｅｓｄ 자기­보호 기능을 구비한 ｄｍｏｓ 반도체 디바이스 및 그 기능부를 포함하는 ｌｉｎ 버스 드라이버
US9318481B1 (en) * 2015-05-15 2016-04-19 Allegro Microsystems, Llc Electrostatic discharge protection device
US10147717B2 (en) * 2015-09-03 2018-12-04 Novatek Microelectronics Corp. Electrostatic discharge protection circuit
CN107785364B (zh) * 2016-08-31 2020-04-21 创意电子股份有限公司 有界栅极的硅控整流器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034857A (zh) * 2010-10-28 2011-04-27 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
CN107093596A (zh) * 2017-04-12 2017-08-25 华为技术有限公司 一种用于静电防护的scr、芯片及系统
CN110867487A (zh) * 2019-11-28 2020-03-06 上海华力微电子有限公司 硅控整流器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068525A (zh) * 2021-12-02 2022-02-18 深圳傲威半导体有限公司 一种双向硅控整流器

Also Published As

Publication number Publication date
US20210335997A1 (en) 2021-10-28
US11616121B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
JP5122574B2 (ja) ディープサブミクロン製造プロセスのための対称バイポーラ接合トランジスタ設計
EP3467874B1 (en) Single-stack bipolar-based esd protection device
US12002890B2 (en) Semiconductor protection device
US9391060B2 (en) Electrostatic discharge protection
CN106876369A (zh) 用于薄外延工艺静电放电保护的可控硅整流器及制备方法
US8957494B2 (en) High-voltage Schottky diode and manufacturing method thereof
US20200058637A1 (en) Silicon-controlled rectifier structure and manufacturing method therefor
TW201909377A (zh) 低電容靜電放電元件
CN104465647A (zh) 堆叠的保护装置及相关制造方法
US10700186B2 (en) Silicon-controlled rectifier structure and manufacturing method thereof
CN110867487A (zh) 硅控整流器及其制造方法
CN110854181A (zh) 硅控整流器及其制造方法
WO2011137701A1 (zh) 一种静电保护器件及其制备方法
US20230039286A1 (en) High-voltage electrostatic discharge devices
US8889535B2 (en) Semiconductor device and method for fabricating semiconductor buried layer
US10741701B2 (en) High voltage power diode
CN111384046A (zh) 一种硅控整流器及其制造方法
US20110309409A1 (en) Semiconductor device
CN111354724A (zh) 一种硅控整流器及其制造方法
TWI856776B (zh) 靜電放電保護裝置
CN111370409B (zh) 一种硅控整流器及其制造方法
CN111403384B (zh) 一种硅控整流器及其制造方法
CN210167361U (zh) 集成esd保护的沟槽mosfet
US20240312980A1 (en) Semiconductor structure and method of manufacture
JP2009152270A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200707

RJ01 Rejection of invention patent application after publication