[go: up one dir, main page]

CN111327330B - 一种信息处理方法、设备及计算机存储介质 - Google Patents

一种信息处理方法、设备及计算机存储介质 Download PDF

Info

Publication number
CN111327330B
CN111327330B CN201811534786.XA CN201811534786A CN111327330B CN 111327330 B CN111327330 B CN 111327330B CN 201811534786 A CN201811534786 A CN 201811534786A CN 111327330 B CN111327330 B CN 111327330B
Authority
CN
China
Prior art keywords
matrix
decoding
data
target
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811534786.XA
Other languages
English (en)
Other versions
CN111327330A (zh
Inventor
王华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201811534786.XA priority Critical patent/CN111327330B/zh
Priority to PCT/CN2019/124934 priority patent/WO2020119770A1/zh
Priority to US17/413,089 priority patent/US11811422B2/en
Priority to EP19895135.2A priority patent/EP3896859A4/en
Publication of CN111327330A publication Critical patent/CN111327330A/zh
Application granted granted Critical
Publication of CN111327330B publication Critical patent/CN111327330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1108Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • H03M13/1137Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • H03M13/114Shuffled, staggered, layered or turbo decoding schedules

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例公开了一种信息处理方法,该方法包括:获取待译码的第一数据,和所述第一数据在译码时的译码参数;基于所述译码参数确定基矩阵;基于所述基矩阵确定包括多个译码指令的译码指令集;其中,所述译码指令用于调用所述基矩阵中的元素;基于所述译码指令集对所述第一数据进行译码。本发明实施例同时还公开了一种信息处理设备和计算机存储介质。

Description

一种信息处理方法、设备及计算机存储介质
技术领域
本发明涉及电子与信息技术领域,尤其涉及一种信息处理方法、设备及计算机存储介质。
背景技术
数字通信系统中,一般包括三个部分:发送端、信道和接收端;发送端可对信息序列进行信道编码从而获取编码码字,对编码码字进行交织,并将交织后的比特映射成调制符号,然后可以根据通信信道信息来处理和发送调制符号。在信道中,由于多径、移动等因素导致特定的信道响应,这些都会使数据传输失真,同时由于噪声和干扰也会进一步恶化数据传输。接收端接收通过信道后的调制符号数据,此时的调制符号数据已经失真,需要进行特定处理才能恢复原始信息序列。
根据发送端对信息序列的编码方法得到的待译码数据,接收端可以对待译码数据进行相应处理从而可靠地恢复原始信息序列。所述的编码方法必须是收发两端都是可见的。一般地,编码方法是基于前向纠错(Forward Error Correction,简称为FEC)编码,其中,前向纠错编码在信息序列中添加一些冗余信息。接收端可以利用该冗余信息来可靠地恢复原始信息序列。
相关技术中,译码器在对待译码数据进行译码时,只能根据译码器中存储的预定译码矩阵对待译码数据进行译码,也就是说,相关技术中的译码器只能对与预定译码参数对应的待译码数据进行译码,其中,预定译码参数与预定译码矩阵对应,但是在待译码数据所对应的译码参数不为预定译码参数时,会出现无法译码或者无法满足译码性能的问题。
发明内容
有鉴于此,本发明实施例期望提供一种信息处理方法、设备及计算机存储介质,避免相关技术中待译码数据所对应的译码参数不为预定译码参数时,出现的无法译码或者无法满足译码性能的问题。
为达到上述目的,本发明的技术方案是这样实现的:
一种信息处理方法,所述方法包括:
获取待译码的第一数据,和所述第一数据在译码时的译码参数;
基于所述译码参数确定基矩阵;
基于所述基矩阵确定包括多个译码指令的译码指令集;其中,所述译码指令用于调用所述基矩阵中的元素;
基于所述译码指令集对所述第一数据进行译码。
一种信息处理设备,所述设备包括:处理器、存储器和通信总线;
所述通信总线用于实现处理器和存储器之间的通信连接;
所述处理器用于执行存储器中的信息处理方法的程序,以实现以下步骤:
获取待译码的第一数据,和所述第一数据在译码时的译码参数;
基于所述译码参数确定基矩阵;
基于所述基矩阵确定包括多个译码指令的译码指令集;其中,所述译码指令用于调用所述基矩阵中的元素;
基于所述译码指令集对所述第一数据进行译码。
一种计算机存储介质,所述计算机存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现如上述信息处理方法的步骤。
本发明实施例所提供的信息处理方法、设备及计算机存储介质,获取待译码的第一数据,和所述第一数据在译码时的译码参数;基于所述译码参数确定基矩阵;基于所述基矩阵确定包括多个译码指令的译码指令集;其中,所述译码指令用于调用所述基矩阵中的元素;基于所述译码指令集对所述第一数据进行译码。如此,能够基于待译码的第一数据和第一数据在译码时的译码参数,灵活的确定用于对第一数据进行译码的译码指令集,从而使得通过译码指令集对第一数据进行译码时,能够避免待译码数据所对应的译码参数不为预定译码参数时,出现无法译码或者无法满足译码性能的问题,因此,本发明实施例提供的信息处理方法能够提高译码的准确性且针对不同的译码参数均能够满足译码性能。
附图说明
图1为本发明实施例提供的一种信息处理方法的流程示意图;
图2为本发明实施例提供的另一种信息处理方法的流程示意图;
图3为本发明实施例提供的第一初始矩阵的存储结构的示意图;
图4为本发明实施例提供的译码指令集的存储结构示意图;
图5为本发明实施例提供的又一种信息处理方法的流程示意图;
图6为本发明另一实施例提供的一种信息处理方法的流程示意图;
图7为本发明实施例提供的一种信息处理设备的结构示意图;
图8为本发明实施例提供的另一种信息处理设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
应理解,说明书通篇中提到的“本发明实施例”或“前述实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此,在整个说明书各处出现的“本发明实施例中”或“在前述实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中应。在本发明的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
本发明实施例提供的信息处理方法,可以用于无线接入技术(New Radio AccessTechnology,RAT)通信系统,也可以用于LTE移动通信系统或者第五代移动通信系统或者其他无线有线通信系统。
本发明实施例提供一种信息处理方法,应用于信息处理设备,如图1所示,该方法包括以下步骤:
步骤101:获取待译码的第一数据,和第一数据在译码时的译码参数。
本发明实施例中的信息处理设备可以为译码器或者具有译码功能的设备,译码器可以为低密度校验码(Low-Density Parity-Check,LDPC)译码器或者其它类型的译码器,此处不作限定。
待译码的第一数据可以为待译码的信息比特序列。第一数据在译码时的译码参数可以包括以下至少之一:译码并行度、信息比特序列对应的工作模式、信息比特序列对应的应用场景、信息比特序列对应的链路方向、用户设备类型、信息比特序列的长度信息或数据块大小、频段、码率、带宽、信息比特序列的解调译码方案(Modulation and CodingScheme,MCS)等级、信息比特序列的控制信道单元(Control Channel Element,CCE)的聚合等级、信息比特序列对应的搜索空间、信息比特序列的加扰方式、信息比特序列的循环冗余校验(Cyclic Redundancy Check,CRC)格式、信息比特序列的信道类型、信息比特序列对应的控制信息格式、信息比特序列对应的信道状态信息(Channel State Information,CSI)进程、信息比特序列的子帧索引号、信息比特序列对应的载波频率、信息比特序列的发行版本、信息比特序列的覆盖范围、对信息比特序列进行准循环LDPC译码和比特选择获得的速率匹配输出序列的长度、速率匹配输出序列的码率、速率匹配输出序列的码率和速率匹配输出序列的长度的组合、速率匹配输出序列的码率和信息比特序列的长度的组合、信息比特序列的混合自动重传请求(Hybrid Automatic Repeat reQuest,HARQ)数据传输版本号。
其中,译码并行度是信息处理设备一次能够执行译码指令的数量的最大值;工作模式可以包括:带内工作模式、带外工作模式、独立工作模式;应用场景可以为:增强移动宽带(Enhanced Mobile BroadBand,EMBB)场景、超可靠低时延通信(ultra-reliable low-latency communications,uRRLC)场景或大规模物联网(massive machine-typecommunications,mMTC)场景;链路可以方向包括:上行数据方向、下行数据方向。
可选地,基于译码参数还可以得到以下至少之一:基础矩阵的总行数和总列数;基础矩阵的核心矩阵校验块结构;基础矩阵的正交性;基础矩阵的特性;基础矩阵的最大系统列数;与基础矩阵对应的第一初始矩阵的总行数和列数,第一初始矩阵中元素的值;LDPC编码的最大系统列数;基础矩阵的个数;基础矩阵的元素修正方法;基础矩阵的边数;基础矩阵在最大信息比特序列长度下的最小码率;基础矩阵在缩短编码下的最小码率;提升值的取值方法;提升值的颗粒度取值方法;提升值的最大值;对信息比特序列进行LDPC编码和比特选择获得的速率匹配输出序列的系统列不传数目;速率匹配输出序列的校验列打孔方法;速率匹配输出序列的交织方法;速率匹配输出序列的比特选择起始比特位置;LDPC编码所支持的最大信息长度;LDPC编码所支持的信息比特长度取值方法;LDPC编码所支持的信息比特长度颗粒度取值方法;LDPC编码的缩短编码最大列数;LDPC编码的混合自动重传请求HARQ合并方式;速率匹配输出序列的比特选择起始位置;LDPC编码的HARQ最大传输次数;LDPC编码的HARQ传输版本数目。基础矩阵可以为下述的第一基础矩阵或者第二基础矩阵。
在本发明实施例中,基于译码参数还可以得到以下至少之一:第一基础矩阵(包括第一基础矩阵的行数和列数)、第二基础矩阵(包括第二基础矩阵的行数和列数);第一基础矩阵中0元素和1元素的分布;第二基础矩阵中0元素和1元素的分布;与第一基础矩阵对应的至少一个第一初始矩阵、每一第一初始矩阵中-1元素、0元素以及正整数元素的分布、与第二基础矩阵对应的至少一个第二初始矩阵、每一第二初始矩阵中-1元素、0元素以及正整数元素的分布。更为具体地,与第一基础矩阵对应的至少一个第一初始矩阵可以为,与第一基础矩阵对应的8个第一初始矩阵;与第二基础矩阵对应的至少一个第二初始矩阵可以为,与第二基础矩阵对应的8个第二初始矩阵。应理解,本发明中提到的-1元素为矩阵中值为-1的元素,0元素为矩阵中值为0的元素,正整数元素为矩阵中值为正整数的元素。
步骤102:基于译码参数确定基矩阵。
基矩阵用于对第一数据进行译码。基矩阵的行数和列数可以是基于译码参数中的数据块大小和码率确定的。本发明实施例中,基矩阵是根据译码参数生成的,即信息处理设备在会根据不同的译码参数,确定不同的基矩阵。
基矩阵用于生成译码矩阵或校验矩阵,以使信息处理设备可以基于译码矩阵或校验矩阵对第一数据进行译码。具体而言,通过基矩阵和扩展因子可以生成译码矩阵或校验矩阵。其中,扩展因子Z可以是基于译码参数确定的。基矩阵中的值为大于或等于-1的整数,基矩阵中的-1表征Z阶零矩阵;基译码矩阵中的0表征Z阶单位矩阵,基矩阵中的正整数表征对单位矩阵右移该正整数次得到的矩阵。扩展因子Z、数据块大小以及码率共同决定译码矩阵或校验矩阵的大小。
步骤103:基于基矩阵确定包括多个译码指令的译码指令集。
其中,译码指令用于调用基矩阵中的元素。更为具体地,译码指令用于调用基矩阵中的有效元素。译码指令集可以调用基矩阵中的所有有效元素。其中,基矩阵中的有效元素可以为基矩阵中值为非-1的元素。
在本发明实施例中,译码指令集中的译码指令的数量可以根据基矩阵的行数、列数以及译码并行度获取。例如,当译码矩阵为m行n列,译码并行度为n/p时,其中,p为译码周期,则译码指令集中的译码指令的数量可以为m×p个。译码周期用于表征调用译码指令集需要的次数。例如,译码周期为3,则信息处理设备需要3次才能完成对一个译码指令集的调用。
步骤104:基于译码指令集对第一数据进行译码。
基于译码指令集对第一数据进行译码可以包括:基于译码指令集调用基矩阵中的有效元素,并基于有效元素生成译码矩阵,基于译码矩阵对第一数据进行译码。
本发明实施例提供的信息处理方法,能够基于待译码的第一数据和第一数据在译码时的译码参数,灵活的确定用于对第一数据进行译码的译码指令集,从而使得通过译码指令集对第一数据进行译码时,能够避免待译码数据所对应的译码参数不为预定译码参数时,出现无法译码或者无法满足译码性能的问题,因此,本发明实施例提供的信息处理方法能够提高译码的准确性且针对不同的译码参数均能够满足译码性能。
基于前述实施例,本发明实施例提供一种信息处理方法,应用于信息处理设备,如图2所示,该方法包括以下步骤:
步骤201:获取待译码的第一数据,和第一数据在译码时的译码参数。
步骤202:基于译码参数确定目标矩阵。
在一实施例中,基于译码参数确定目标矩阵可以通过步骤A1~A2来实现:
步骤A1:基于译码参数,确定至少一个第一初始矩阵。
其中,步骤A1的实现方式可以通过步骤A11~A12来实现。
步骤A11:基于译码参数,确定第一基础矩阵和至少一个第一扩展因子;其中,至少一个第一扩展因子与第一基础矩阵对应。
在本发明实施例中,基于译码参数,能够确定第一基础矩阵的行数和列数,以及第一基础矩阵中0元素和1元素的分布。
步骤A12:基于译码参数、第一基础矩阵和至少一个第一扩展因子,确定至少一个第一初始矩阵。
其中,第一初始矩阵和第一扩展因子具有对应关系;第一初始矩阵的第一类元素在第一初始矩阵的位置,与第一基础矩阵的第二类元素在第一基础矩阵的位置相同。第一扩展因子和第一初始矩阵具有对应关系。第一扩展因子用于对与第一扩展因子对应的第一初始矩阵进行扩展。
基于前述实施例,在本发明的其它实施例中,该信息处理方法还可以包括:
步骤A13:存储第一基础矩阵的第一特征参数至第一存储区域。
其中,存储第一基础矩阵的第一特征参数至第一存储区域,可以包括:计算第一基础矩阵中的每行元素之和,得到第一基础矩阵中每行元素的权重值;存储第一基础矩阵中每行元素的权重值至第一存储区域。
例如,基础矩阵
Figure BDA0001906592220000071
得到第1行元素的权重值为2,第二行元素的权重值为1,第三行元素的权重值为4,以及第三元素的权重值为3,信息处理设备可以存储2、1、4以及3至第一存储区域。
在本发明实施例中,第一存储区域为寄存器中的存储区域。在其它实施例中,第一存储区域可以为硬盘或磁盘中的存储区域,此处不作限定。
步骤A14:存储第一基础矩阵的第二特征参数,和至少一个第一初始矩阵的第三特征参数至第二存储区域。
其中,第一特征参数和第二特征参数具有映射关系;第二特征参数和第三特征参数具有映射关系。
存储第一基础矩阵的第二特征参数,和至少一个第一初始矩阵的第三特征参数至第二存储区域,可以包括:存储第一基础矩阵中元素值为预设值的第一目标元素所在的列序号至第二存储区域;获取每一第一初始矩阵中列序号为第一目标元素所在的列序号的第二目标元素,并存储第二目标元素至第二存储区域;其中,第一基础矩阵中每行元素的权重值,与第一基础矩阵的每行元素中第一目标元素所在的列序号具有映射关系;第一基础矩阵中每行元素中第一目标元素所在的列序号,与每一第一初始矩阵中每行元素中的第二目标元素具有映射关系。
在一种可行的实现方式中,第一基础矩阵中元素值为预设值的第一目标元素所在的列序号为,第一基础矩阵中值为1的元素所在的列序号。例如,基础矩阵H0第一行值为1的元素所在的列序号为2和4,第一存储区域中存储的2和列序号2和4有映射关系,即通过第一存储区域中的2可以找到第二存储区域中的列序号2和4。类似地,第二行值为1的元素所在的列序号为3,通过第一存储区域中的1可以找到第二存储区域中的列序号3;第三行值为1的元素所在的列序号为1、2、3以及4,通过第一存储区域中的4可以找到第二存储区域中的列序号1、2、3以及4;第四行值为1的元素所在的列序号为1、2以及3,通过第一存储区域中的3可以找到第二存储区域中的列序号1、2以及3。
另外,若基于译码参数和基础矩阵得到的一个第一初始矩阵为
Figure BDA0001906592220000081
信息处理设备可以存储第一初始矩阵中值为非-1的元素(包括第一行的元素0和2、第二行的元素1,第三行的元素3、4、8以及6,以及第四行的元素5、7以及9)至第二存储区域,其中,第二存储区域中的列序号2和4与第一行的元素0和2分别具有映射关系;第二存储区域中的列序号3与第二行的元素1具有映射关系;第二存储区域中的列序号1、2、3以及4与第三行的元素3、4、8以及6分别具有映射关系;第二存储区域中的列序号1、2以及3与第四行的元素5、7以及9分别具有映射关系。
第二存储区域中存储的数据量远大于第一存储区域中存储的数据量,第二存储区域可以为硬盘或者磁盘上的存储区域。在其它实施例中,第一存储区域和第二存储区域可以设在一个存储装置中。
请参阅图3,在基础矩阵如图3所示分布时,计算第一基础矩阵中每行元素的和,得到第一基础矩阵中每行元素的权重值,存储每行元素的权重值至权重表(在第一存储区域中),存储第一基础矩阵中每行元素值为1的元素所在的列序号至元素表(在第二存储区域中),并存储基于第一基础矩阵得到的N个第一初始矩阵中与列序号对应的元素至元素表。其中,图3中的列号可以为列序号,图3中的Group1表征第一个初始矩阵中与列号对应的元素,Group2表征第二个初始矩阵中与列号对应的元素,GroupN表征第N个初始矩阵与列号对应的元素。
步骤A2:从至少一个第一初始矩阵中确定目标矩阵。
其中,从至少一个第一初始矩阵中确定目标矩阵,可以包括:基于译码参数,从至少一个第一初始矩阵中确定目标矩阵。
在另一实施例中,基于译码参数确定目标矩阵可以通过步骤B1~B2来实现:
步骤B1:基于译码参数,确定至少一个第一初始矩阵和至少一个第二初始矩阵。
其中,步骤B1的实现方式可以通过步骤B11~B13来实现。
步骤B11:基于译码参数,确定第一基础矩阵、第二基础矩阵、至少一个第一扩展因子以及至少一个第二扩展因子。
其中,至少一个第一扩展因子与第一基础矩阵对应,至少一个第二扩展因子与第二基础矩阵对应。
第一基础矩阵中0元素和1元素的分布,与第二基础矩阵中0元素和1元素的分布不同。
步骤B12:基于译码参数、第一基础矩阵以及至少一个第一扩展因子,确定至少一个第一初始矩阵。
其中,第一初始矩阵和第一扩展因子具有对应关系;第一初始矩阵的第一类元素在第一初始矩阵的位置,与第一基础矩阵的第二类元素在第一基础矩阵的位置相同。
步骤B13:基于译码参数、第二基础矩阵以及至少一个第二扩展因子,确定至少一个第二初始矩阵。
其中,第二初始矩阵和第二扩展因子具有对应关系;第二初始矩阵的第一类元素在第二初始矩阵的位置,与第二基础矩阵的第二类元素在第二基础矩阵的位置相同。第二扩展因子可以对第二初始矩阵进行扩展。
在得到第一基础矩阵、第二基础矩阵、至少一个第一初始矩阵和至少一个第二初始矩阵之后,信息处理设备可以对得到的第一基础矩阵、第二基础矩阵、至少一个第一初始矩阵和至少一个第二初始矩阵进行存储。具体如何存储,请参阅上文中对第一初始矩阵进行存储的相关描述。信息处理设备可以存储第一基础矩阵、第二基础矩阵、至少一个第一初始矩阵和至少一个第二初始矩阵至第一存储区域和第二存储区域,也可以存储第一基础矩阵和至少一个第一初始矩阵至第一存储区域和第二存储区域,存储第二基础矩阵和至少一个第二初始矩阵至第三存储区域和第四存储区域。
步骤B2:从至少一个第一初始矩阵和至少一个第二初始矩阵中,确定目标矩阵。
从至少一个第一初始矩阵和至少一个第二初始矩阵中,确定目标矩阵,可以包括:基于译码参数,从至少一个第一初始矩阵和至少一个第二初始矩阵中,确定目标矩阵。
步骤203:基于译码参数和目标矩阵确定基矩阵。
在一实施例中,基于译码参数和目标矩阵确定基矩阵,可以包括:基于译码参数中的码率和数据块大小,计算目标行数和目标列数;从目标矩阵中获取行数为目标行数且列数为目标列数的矩阵,得到基矩阵。例如,当目标行数和目标列数分别为a和b时,信息处理设备从目标矩阵中获取行数为a,列数为b的矩阵得到基矩阵。在一种实施方式中,信息处理设备可以获取目标矩阵中的1至a行,1至b列的元素得到基矩阵。
在另一实施例中,基于译码参数和目标矩阵确定基矩阵,可以包括:基于译码参数,获取多个目标行和多个目标列;从第一存储区域,获取第一基础矩阵中多个目标行中每行元素的权重值;基于多个目标行中每行元素的权重值,从第二存储区域,获取第一基础矩阵中多个目标行中元素值为预设值的第三目标元素所在的列序号;从第二存储区域,获取目标矩阵中多个目标行中列序号为第三目标元素所在的列序号的第四目标元素;基于第四目标元素,确定基矩阵。
其中,第一目标元素包括第三目标元素。第二目标元素可以包括第四目标元素。其中,第一目标元素和第三目标元素为第一基础矩阵中值为1的元素;第二目标元素和第四目标元素为目标矩阵中值为非-1的元素(或者值大于等于0的元素)。
步骤204:基于基矩阵确定包括多个译码指令的译码指令集。
其中,译码指令用于调用基矩阵中的有效元素。
其中,基于基矩阵确定包括多个译码指令的译码指令集可以通过步骤C1~C2来实现。
步骤C1:基于译码参数和基矩阵中每行元素,确定与基矩阵中每行元素对应的至少一个译码指令。
其中,所基于译码参数和基矩阵中每行元素,确定与基矩阵中每行元素对应的至少一个译码指令,可以包括:基于译码参数中的译码并行度和基矩阵中每行元素,确定至少一个译码指令。
更为具体地,基于译码参数中的译码并行度和基矩阵中每行元素,确定至少一个译码指令,可以通过步骤C11~C12来实现。
步骤C11:获取基矩阵中的每行元素和每行元素中每一元素所在的列序号。
获取基矩阵中的每行元素和每行元素中每一元素所在的列序号,可以包括:获取基矩阵中每行元素中的第三类元素,和第三类元素中每一元素所在的列序号。其中,基矩阵中每行元素中的第三类元素可以为基矩阵中每行元素中的非零元素,其中,非零元素是值不为0(或者值为1)的元素。
步骤C12:基于译码并行度、每行元素以及每行元素中每一元素所在的列序号,确定至少一个译码指令。
基于译码并行度,每行元素以及每行元素中每一元素所在的列序号,确定至少一个译码指令,可以包括:基于译码并行度,第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令。
可选地,基于译码并行度,第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令,可以包括:获取第一有效元素和第二有效元素;其中,第一有效元素为基矩阵中每行元素的第三类元素的列序号最小的元素;第二有效元素为基矩阵中每行元素的第三类元素的列序号最大的元素;基于译码并行度、第一有效元素、第二有效元素、第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令。
可选地,基于译码并行度、第一有效元素、第二有效元素、第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令,可以包括:设置执行字符和保留字符;其中,执行字符为第一预设字符;保留字符为第二预设字符;基于译码并行度和第三类元素,确定第三类元素的偏移值;基于执行字符、保留字符、第一有效元素、第二有效元素、第三类元素中每一元素所在的列序号以及第三类元素的偏移值,确定至少一个译码指令;其中,译码指令的存储格式为执行字符、保留字符、第一有效元素、第二有效元素、第三类元素中每一元素所在的列序号以及第三类元素的偏移值依序排列。在本发明实施例中,执行字符用于表征是否执行包括该执行字符的译码指令。保留字符为预设字符,用户可以根据实际需求自行设置保留字符。
可选地,基于译码并行度和第三类元素,确定第三类元素的偏移值还可以包括:基于译码并行度、扩展因子以及第三类元素,确定第三类元素的偏移值。
C2:基于至少一个译码指令得到译码指令集。
请参阅图4,译码指令集中包括多个译码指令,每一个译码指令的存储格式为执行字符(Enable(nop))、保留字符(rev)、第一有效元素(rowSop)、第二有效元素(rowEop)、第三类元素中每一元素所在的列序号(colID)以及第三类元素的偏移值(Shift)依序排列。若一译码指令中的执行字符为第一字符时,表征该译码指令可以被执行;若一码指令中的执行字符为第二字符时,表征该译码指令可以不被执行。第一字符为可以取1,第二字符可以取0。保留字符为预设字符,用户可以根据实际情况自行设定保留字符的取值。图4中译码指令集中译码指令的数量N可以基于译码并行度(或译码周期)和基矩阵的行数确定。
步骤205:基于译码参数对第一数据进行预处理,确定至少两个第二数据。
对第一数据进行预处理,确定至少两个第二数据,可以包括:基于译码参数对第一数据进行分块,得到至少两个第二数据。其中,基于译码参数对第一数据进行分块,得到至少两个第二数据,可以包括:基于译码参数中数据块大小对第一数据进行分块,得到至少两个第二数据,以使第二数据的大小等于译码参数中数据的大小。例如,译码参数中的数据块大小为512bit,那么第二数据的大小也应为512bit。
步骤206:基于译码指令集分别对至少两个第二数据进行译码,得到与至少两个第二数据对应的至少两个第三数据。
信息处理设备调用译码指令集,并基于译码指令集对一个第二数据进行译码完成后,可以再次调用译码指令集,并基于译码指令集对下一个第二数据进行译码。
基于译码指令集分别对至少两个第二数据进行译码可以包括:基于译码指令集调用基矩阵中的有效元素,并基于有效元素生成译码矩阵,基于译码矩阵对至少两个第二数据进行译码。译码矩阵对第二数据进行译码的方法可以采用硬判决译码或者软判决译码的方法。
步骤207:依序拼接至少两个第三数据得到第四数据,并输出第四数据。
第三数据可以包括用于表征数据先后顺序的标识信息,信息处理设备可以基于该标识信息,依序拼接至少两个第三数据得到第四数据,并输出第四数据。
需要说明的是,本实施例中与其它实施例中相同步骤和相同内容的说明,可以参照其它实施例中的描述,此处不再赘述。
本发明实施例提供的信息处理方法,能够基于待译码的第一数据和第一数据在译码时的译码参数,灵活的确定用于对第一数据进行译码的译码指令集,从而使得通过译码指令集对第一数据进行译码时,能够避免待译码数据所对应的译码参数不为预定译码参数时,出现无法译码或者无法满足译码性能的问题,因此,本发明实施例提供的信息处理方法能够提高译码的准确性且针对不同的译码参数均能够满足译码性能。另外,由于存储基础矩阵和初始矩阵至第一存储区域和第二存储区域,信息处理设备能够通过调用第一存储区域和第二存储区域中的数据获取基矩阵,仅获取基矩阵中的有效信息,其中有效信息为基矩阵中值为非-1的元素,因此可节省信息处理设备的存储空间和功耗开销。
基于前述实施例,本发明实施例提供一种信息处理方法,应用于信息处理设备,如图5所示,该方法包括以下步骤:
步骤301:获取第一数据和译码参数,并从信息处理设备的至少两个计算资源中确定目标计算资源,发送第一数据和译码参数至目标计算资源。
信息处理设备可以设置至少两个计算资源的第一优先级,并基于第一优先级从至少两个计算资源中确定目标计算资源。至少两个计算资源设在计算资源池中。
步骤302:通过目标计算资源基于译码参数确定基矩阵。
也就是说,基于译码参数确定基矩阵,是通过信息处理设备中的目标计算资源执行的。
步骤303:通过目标计算资源基于基矩阵确定译码指令集。
其中,译码指令集中包括多个译码指令,译码指令用于调用基矩阵中的有效元素。
也就是说,基于基矩阵确定译码指令集,是通过信息处理设备中的目标计算资源执行的。
步骤304:通过目标计算资源基于译码参数对第一数据进行分块,得到至少两个第二数据。
也就是说,基于译码参数对第一数据进行分块,得到至少两个第二数据,是通过信息处理设备中的目标计算资源执行的。
可选地,通过目标计算资源基于译码参数对第一数据进行分块,得到至少两个第二数据,可以包括:通过目标计算资源,基于译码参数对第一数据进行预设处理后,得到第五数据,并对第五数据进行分块,得到至少两个第二数据。其中,对第一数据进行预设处理可以包括:对第一数据中的padding部分按最大正值处理第一数据和对第一数据对称饱和等。
值得注意的是,目标计算资源执行步骤302和步骤303、与目标计算资源执行步骤304是同步执行的。即目标计算资源在执行步骤302和步骤303的同时,可以执行步骤304。
步骤305:通过目标计算资源基于译码指令集,分别对至少两个第二数据进行译码,得到与至少两个第二数据对应的至少两个第三数据。
目标计算资源在得到至少两个第三数据后,可以输出至少两个第三数据至信息处理设备。其中,输出至少两个第三数据可以为保序输出,也可以为乱序输出,此处不作限定。
步骤306:从信息处理设备中的至少两个存储资源中确定目标存储资源。
信息处理设备可以设置至少两个存储资源中每一存储资源的第二优先级,并基于第二优先级从信息处理设备中的至少两个存储资源中确定目标存储资源。
步骤307:存储至少两个第三数据至目标存储资源,并通过目标存储资源输出至少两个第三数据。
其中,存储至少两个第三数据至目标存储资源,并通过目标存储资源输出至少两个第三数据,可以包括:存储至少两个第三数据至目标资源池,并依序拼接从目标资源池输出的至少两个第三数据得到第四数据,并输出第四数据。
需要说明的是,本实施例中与其它实施例中相同步骤和相同内容的说明,可以参照其它实施例中的描述,此处不再赘述。
本发明实施例提供的信息处理方法,能够基于待译码的第一数据和第一数据在译码时的译码参数,灵活的确定用于对第一数据进行译码的译码指令集,从而使得通过译码指令集对第一数据进行译码时,能够避免待译码数据所对应的译码参数不为预定译码参数时,出现无法译码或者无法满足译码性能的问题,因此,本发明实施例提供的信息处理方法能够提高译码的准确性且针对不同的译码参数均能够满足译码性能。
基于前述实施例,本发明实施例提供一种信息处理方法,应用于信息处理设备,如图6所示,该方法包括数据阶段、计算阶段以及输出阶段的步骤:
在描述实施例的步骤之前,请结合参阅图7,信息处理设备包括输入接口、计算资源池、存储资源池以及输出接口。
输入阶段可以包括如下步骤:
应先说明的是,输入阶段为信息处理设备译码前所执行的步骤。步骤401至步骤405可以通过信息处理设备的输入接口执行。
步骤401:LDPC译码器在上电复位之后,高层软件通过外部接口把原始基础矩阵以压缩的格式装载到硬件内部RAM,并以静态配置的方式告知硬件基础矩阵存储的格式,如权重位宽、ID位宽、shift位宽以及shift集合的个数等等,同时初始化TaskID为0,进入步骤402。
此处的原始基础矩阵可以为上述实施例中的第一基础矩阵,高层软件可以为信息处理设备中的处理器,权重位宽可以为上述的权重值所占的字节数;ID位宽可以为目标矩阵的标识所占的字节数、shift位宽可以为偏移值所占的字节数,shift集合可以为偏移值的取值。
步骤402、判断任务接口是否有任务请求,如果没有任务请求,则返回步骤401继续等待;否则,则接收任务,对译码所用到的参数进行容错处理以及计算所需的中间值,然后进入步骤403。
此处的任务请求可以为上述实施例中的第一数据。步骤402还可以包括获取对第一数据进行译码的译码参数。
步骤403、判断计算资源池中是否有空闲的计算资源,如果没有,则返回403继续等待;如果池中有任一计算资源空闲,则按照一定的分配算法(如轮询)分配空闲资源给该任务,然后跳转至步骤404。
步骤404、主要包括两个并行的过程:
1)数据预处理:对从接口接收到的数据按Z进行恢复;并根据算法需求,对输入的原始数据进行预处理,如对padding部分按最大正值处理,以及对所有数据对称饱和等。完成后,跳转至步骤405。
此处的Z为上述是实施例中的扩展因子。对从接口接收到的数据按Z进行恢复可以为,基于译码参数中的数据块大小,对第一数据进行分块处理。其中,数据块大小应为扩展因子的整数倍。
2)指令装载:如果该套计算资源分配的前后两个处理任务所需要的指令程序不同,主要是如基础矩阵ID、Z以及码率等不同,需要不同的指令程序,则从基础矩阵RAM中在线产生该任务的指令程序并写入本地指令RAM,跳转至步骤405;否则,直接跳转到步骤405。
此处的基础矩阵ID可以为上述的第一基础矩阵标识或者第二基础矩阵标识。
步骤405、如果上面两个并行过程均完成之后,表明该任务所需要的所有参数和数据都准备完毕,即可启动该套计算资源的执行,跳转回步骤402,继续收输入接口新的任务请求;否则,返回步骤405,继续等待这两个过程的完成。
在信息处理设备获取到能够执行译码过程的数据后,进入计算阶段。计算阶段包括多套计算资源,不失一般性,以其中任意一套x(任一计算资源的译码过程)为例说明。计算资源主要包括如下步骤:
应理解,步骤501~505可以通过目标计算资源执行。该目标计算资源设在计算资源池中。
步骤501、在接收到前级的启动信号Start[x]后,表明计算资源需要的所有参数和数据均装载完成,可以开始迭代译码,初始化迭代次数为0,进入步骤502。
在步骤501之前,信息处理设备还可以执行计算资源分配的步骤,即从至少两个计算资源中确定目标计算资源x。以使目标计算资源能够接收到前级的启动信号Start[x]。
步骤502、完成一次迭代计算,即从指令RAM中读取所有指令,完成一轮的处理,并递增迭代次数,判断迭代次数是否小于系统所需的最小迭代次数,如果小于,则表明不需要译码和储存硬比特,则直接返回步骤502继续进行新一轮的迭代计算;否则,则跳转至步骤503。
步骤503、判断存储资源是否有空闲,如无空闲,则循环等待直至空闲;否则,则分配空闲存储资源给该任务,然后跳转到步骤504,继续进行新一轮的迭代计算。
步骤504、同步骤502,完成一次迭代计算和递增迭代次数,译码硬比特和进行相关的校验处理(Check校验和CB CRC计算),并把硬比特输出到分配的存储资源RAM中。然后,判断迭代是否停止,即按照系统需求,判断是否等于最大迭代次数或校验是否成功,如果满足迭代停止准则,则跳转至505;否则,则跳回步骤504继续进行迭代计算。
步骤505、释放计算资源,即标识该套计算资源的状态为IDLE;激活存储资源,即向输出接口请求数据输出。
输出阶段主要包括如下步骤:
应理解,步骤601~603的可以通过存储资源和输出接口执行。该存储资源设在存储资源池中。
步骤601、在上电复位之后,初始化CurrID为0,以便与输入阶段的TaskID对应,用于保序的目的。然后,进入步骤602。
在步骤601之前,信息处理设备可以执行存储资源分配的步骤,即从至少两个存储资源中确定目标存储资源。
步骤602、判断是否有输出请求,如果有保序的需求,还要同时判断CurrID是否与请求的TaskID相同。如果输出请求不满足这些条件,则返回步骤602继续等待;否则,则跳转至步骤603。
步骤603、从对应的存储资源中读取相关输出参数和数据,根据参数对数据进行TB拼接以及TB CRC方面的处理,并通过外部接口输出相关的数据和状态信息。然后,返回步骤602,进行下一个输出任务的处理。
基于前述实施例,本发明的实施例提供一种信息处理设备7,该信息处理设备可以应用于图1、2、5以及6对应的实施例提供的一种信息处理方法中,参照图8所示,该信息处理设备可以包括:处理器71、存储器72和通信总线73,其中:
通信总线73用于实现处理器71和存储器72之间的通信连接。
处理器71用于执行存储器72中存储的信息处理方法的程序,以实现以下步骤:
获取待译码的第一数据,和第一数据在译码时的译码参数;
基于译码参数确定基矩阵;
基于基矩阵确定包括多个译码指令的译码指令集;其中,译码指令用于调用基矩阵中的元素;
基于译码指令集对第一数据进行译码。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数确定基矩阵,以实现以下步骤:
基于译码参数确定目标矩阵;
基于译码参数和目标矩阵确定基矩阵。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数确定目标矩阵,以实现以下步骤:
基于译码参数,确定至少一个第一初始矩阵;
从至少一个第一初始矩阵中确定目标矩阵。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数,确定至少一个第一初始矩阵,以实现以下步骤:
基于译码参数,确定第一基础矩阵和至少一个第一扩展因子;其中,至少一个第一扩展因子与第一基础矩阵对应;
基于译码参数、第一基础矩阵和至少一个第一扩展因子,确定至少一个第一初始矩阵;其中,第一初始矩阵和第一扩展因子具有对应关系;第一初始矩阵的第一类元素在第一初始矩阵的位置,与第一基础矩阵的第二类元素在第一基础矩阵的位置相同。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的信息处理方法,以实现以下步骤:
存储第一基础矩阵的第一特征参数至第一存储区域;
存储第一基础矩阵的第二特征参数,和至少一个第一初始矩阵的第三特征参数至第二存储区域;其中,第一特征参数和第二特征参数具有映射关系;第二特征参数和第三特征参数具有映射关系。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的存储第一基础矩阵的第一特征参数至第一存储区域,以实现以下步骤:
计算第一基础矩阵中的每行元素之和,得到第一基础矩阵中每行元素的权重值;
存储第一基础矩阵中每行元素的权重值至第一存储区域。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的存储第一基础矩阵的第二特征参数,和至少一个第一初始矩阵的第三特征参数至第二存储区域,以实现以下步骤:
存储第一基础矩阵中元素值为预设值的第一目标元素所在的列序号至第二存储区域;
获取每一第一初始矩阵中列序号为第一目标元素所在的列序号的第二目标元素,并存储第二目标元素至第二存储区域;
其中,第一基础矩阵中每行元素的权重值,与第一基础矩阵的每行元素中第一目标元素所在的列序号具有映射关系;第一基础矩阵中每行元素中第一目标元素所在的列序号,与每一第一初始矩阵中每行元素中的第二目标元素具有映射关系。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数和目标矩阵确定基矩阵,以实现以下步骤:
基于译码参数,获取多个目标行和多个目标列;
从第一存储区域,获取第一基础矩阵中多个目标行中每行元素的权重值;
基于多个目标行中每行元素的权重值,从第二存储区域,获取第一基础矩阵中多个目标行中元素值为预设值的第三目标元素所在的列序号;
从第二存储区域,获取目标矩阵中多个目标行中列序号为第三目标元素所在的列序号的第四目标元素。
基于第四目标元素,确定基矩阵。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数确定目标矩阵,以实现以下步骤:
基于译码参数,确定至少一个第一初始矩阵和至少一个第二初始矩阵;
从至少一个第一初始矩阵和至少一个第二初始矩阵中,确定目标矩阵。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数,确定至少一个第一初始矩阵和至少一个第二初始矩阵,以实现以下步骤:
基于译码参数,确定第一基础矩阵、第二基础矩阵、至少一个第一扩展因子以及至少一个第二扩展因子;其中,至少一个第一扩展因子与第一基础矩阵对应,至少一个第二扩展因子与第二基础矩阵对应;
基于译码参数、第一基础矩阵以及至少一个第一扩展因子,确定至少一个第一初始矩阵;其中,第一初始矩阵和第一扩展因子具有对应关系;第一初始矩阵的第一类元素在第一初始矩阵的位置,与第一基础矩阵的第二类元素在第一基础矩阵的位置相同;
基于译码参数、第二基础矩阵以及至少一个第二扩展因子,确定至少一个第二初始矩阵;其中,第二初始矩阵和第二扩展因子具有对应关系;第二初始矩阵的第一类元素在第二初始矩阵的位置,与第二基础矩阵的第二类元素在第二基础矩阵的位置相同。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数和目标矩阵确定基矩阵,以实现以下步骤:
基于译码参数中的码率和数据块大小,计算目标行数和目标列数;
从目标矩阵中获取行数为目标行数且列数为目标列数的矩阵,得到基矩阵。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于基矩阵确定包括多个译码指令的译码指令集,以实现以下步骤:
基于译码参数和基矩阵中每行元素,确定与基矩阵中每行元素对应的至少一个译码指令;
基于至少一个译码指令得到译码指令集。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于基矩阵中每行元素,确定与基矩阵中每行元素对应的至少一个译码指令,以实现以下步骤:
基于译码参数中的译码并行度和基矩阵中每行元素,确定至少一个译码指令。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码参数中的译码并行度和基矩阵中每行元素,确定至少一个译码指令,以实现以下步骤:
获取基矩阵中的每行元素和每行元素中每一元素所在的列序号;
基于译码并行度,每行元素以及每行元素中每一元素所在的列序号,确定至少一个译码指令。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的获取基矩阵中的每行元素和每行元素中每一元素所在的列序号,以实现以下步骤:
获取基矩阵中每行元素中的第三类元素,和第三类元素中每一元素所在的列序号;
相应地,处理器71用于执行存储器72中存储的基于译码并行度,每行元素以及每行元素中每一元素所在的列序号,确定至少一个译码指令,以实现以下步骤:
基于译码并行度,第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码并行度,第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令,以实现以下步骤:
获取第一有效元素和第二有效元素;其中,第一有效元素为基矩阵中每行元素的第三类元素的列序号最小的元素;第二有效元素为基矩阵中每行元素的第三类元素的列序号最大的元素;
基于译码并行度、第一有效元素、第二有效元素、第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码并行度、第一有效元素、第二有效元素、第三类元素以及第三类元素中每一元素所在的列序号,确定至少一个译码指令,以实现以下步骤:
设置执行字符和保留字符;其中,执行字符为第一预设字符;保留字符为第二预设字符;
基于译码并行度和第三类元素,确定第三类元素的偏移值;
基于执行字符、保留字符、第一有效元素、第二有效元素、第三类元素中每一元素所在的列序号以及第三类元素的偏移值,确定至少一个译码指令;
其中,译码指令的存储格式为执行字符、保留字符、第一有效元素、第二有效元素、第三类元素中每一元素所在的列序号以及第三类元素的偏移值依序排列。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于译码指令集对第一数据进行译码,以实现以下步骤:
基于译码参数对第一数据进行预处理,确定至少两个第二数据;
基于译码指令集分别对至少两个第二数据进行译码,得到与至少两个第二数据对应的至少两个第三数据。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的对第一数据进行预处理,确定至少两个第二数据,以实现以下步骤:
基于译码参数对第一数据进行分块,得到至少两个第二数据。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的信息处理方法,以实现以下步骤:
依序拼接至少两个第三数据得到第四数据,并输出第四数据。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的获取待译码的第一数据,和第一数据在译码时的译码参数,以实现以下步骤:
获取第一数据和译码参数,并从信息处理设备的至少两个计算资源中确定目标计算资源,发送第一数据和译码参数至目标计算资源;
相应地,处理器71用于执行存储器72中存储的基于译码参数确定基矩阵,以实现以下步骤:
通过目标计算资源基于译码参数确定基矩阵。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的基于基矩阵确定包括多个译码指令的译码指令集,以实现以下步骤:
通过目标计算资源基于基矩阵确定译码指令集;
相应地,处理器71用于执行存储器72中存储的基于译码指令集对第一数据进行译码,以实现以下步骤:
通过目标计算资源基于译码参数对第一数据进行分块,得到至少两个第二数据;
通过目标计算资源基于译码指令集,分别对至少两个第二数据进行译码,得到与至少两个第二数据对应的至少两个第三数据。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的通过目标计算资源基于译码指令集,分别对至少两个第二数据进行译码,得到与至少两个第二数据对应的至少两个第三数据,以实现以下步骤:
从信息处理设备中的至少两个存储资源中确定目标存储资源;
存储至少两个第三数据至目标存储资源,并通过目标存储资源输出至少两个第三数据。
在本发明的其他实施例中,处理器71用于执行存储器72中存储的存储至少两个第三数据至目标存储资源,并通过目标存储资源输出至少两个第三数据,以实现以下步骤:
存储至少两个第三数据至目标资源池,并依序拼接从目标资源池输出的至少两个第三数据得到第四数据,并输出第四数据。
需要说明的是,本实施例中处理器所执行的步骤的具体实现过程,可以参照图1、2、5以及6对应的实施例提供的信息处理方法中的实现过程,此处不再赘述。
本发明实施例提供的信息处理方法,能够基于待译码的第一数据和第一数据在译码时的译码参数,灵活的确定用于对第一数据进行译码的译码指令集,从而使得通过译码指令集对第一数据进行译码时,能够避免待译码数据所对应的译码参数不为预定译码参数时,出现无法译码或者无法满足译码性能的问题,因此,本发明实施例提供的信息处理方法能够提高译码的准确性且针对不同的译码参数均能够满足译码性能。
基于前述实施例,本发明的实施例提供一种计算机可读存储介质,计算机可读存储介质存储有一个或者多个程序,该一个或者多个程序可被一个或者多个处理器执行,以实现如上任一项的信息处理方法的步骤。
需要说明的是,上述处理器可以为特定用途集成电路(ASIC,ApplicationSpecific Integrated Circuit)、数字信号处理器(DSP,Digital Signal Processor)、数字信号处理装置(DSPD,Digital Signal Processing Device)、可编程逻辑装置(PLD,Programmable Logic Device)、现场可编程门阵列(FPGA,Field Programmable GateArray)、中央处理器(CPU,Central Processing Unit)、控制器、微控制器、微处理器中的至少一种。可以理解地,实现上述处理器功能的电子器件还可以为其它,本申请实施例不作具体限定。
需要说明的是,上述计算机存储介质/存储器可以是只读存储器(Read OnlyMemory,ROM)、可编程只读存储器(Programmable Read-Only Memory,PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory,EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,EEPROM)、磁性随机存取存储器(Ferromagnetic Random Access Memory,FRAM)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory,CD-ROM)等存储器;也可以是包括上述存储器之一或任意组合的信息处理设备。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,从语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的型式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台信息处理设备执行本申请各个实施例所描述的方法。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可从计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上仅为本申请的优选实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (25)

1.一种信息处理方法,其特征在于,所述方法包括:
获取待译码的第一数据,和所述第一数据在译码时的译码参数;
基于所述译码参数确定基矩阵;
基于所述基矩阵确定包括多个译码指令的译码指令集;其中,所述译码指令用于调用所述基矩阵中的元素;
基于所述译码指令集对所述第一数据进行译码;
所述基于所述基矩阵确定包括多个译码指令的译码指令集,包括:
基于所述译码参数和所述基矩阵中每行元素,确定与所述基矩阵中每行元素对应的至少一个译码指令;
基于所述至少一个译码指令得到所述译码指令集。
2.根据权利要求1所述的方法,其特征在于,所述基于所述译码参数确定基矩阵,包括:
基于所述译码参数确定目标矩阵;
基于所述译码参数和所述目标矩阵确定所述基矩阵。
3.根据权利要求2所述的方法,其特征在于,所述基于所述译码参数确定目标矩阵,包括:
基于所述译码参数,确定至少一个第一初始矩阵;
从所述至少一个第一初始矩阵中确定所述目标矩阵。
4.根据权利要求3所述的方法,其特征在于,所述基于所述译码参数,确定至少一个第一初始矩阵,包括:
基于所述译码参数,确定第一基础矩阵和至少一个第一扩展因子;其中,所述至少一个第一扩展因子与所述第一基础矩阵对应;
基于所述译码参数、所述第一基础矩阵和所述至少一个第一扩展因子,确定所述至少一个第一初始矩阵;其中,所述第一初始矩阵和所述第一扩展因子具有对应关系;所述第一初始矩阵的第一类元素在所述第一初始矩阵的位置,与所述第一基础矩阵的第二类元素在所述第一基础矩阵的位置相同。
5.根据权利要求4所述的方法,其特征在于,所述基于所述译码参数、所述第一基础矩阵和所述至少一个第一扩展因子,确定所述至少一个第一初始矩阵之后,所述方法还包括:
存储所述第一基础矩阵的第一特征参数至第一存储区域;
存储所述第一基础矩阵的第二特征参数,和所述至少一个第一初始矩阵的第三特征参数至第二存储区域;其中,所述第一特征参数和所述第二特征参数具有映射关系;所述第二特征参数和所述第三特征参数具有映射关系。
6.根据权利要求5所述的方法,其特征在于,所述存储所述第一基础矩阵的第一特征参数至第一存储区域,包括:
计算所述第一基础矩阵中的每行元素之和,得到所述第一基础矩阵中每行元素的权重值;
存储所述第一基础矩阵中每行元素的权重值至所述第一存储区域。
7.根据权利要求6所述的方法,其特征在于,所述存储所述第一基础矩阵的第二特征参数,和所述至少一个第一初始矩阵的第三特征参数至第二存储区域,包括:
存储所述第一基础矩阵中元素值为预设值的第一目标元素所在的列序号至所述第二存储区域;
获取每一所述第一初始矩阵中列序号为所述第一目标元素所在的列序号的第二目标元素,并存储所述第二目标元素至第二存储区域;
其中,所述第一基础矩阵中每行元素的权重值,与所述第一基础矩阵的每行元素中所述第一目标元素所在的列序号具有映射关系;所述第一基础矩阵中每行元素中所述第一目标元素所在的列序号,与所述每一所述第一初始矩阵中每行元素中的所述第二目标元素具有映射关系。
8.根据权利要求7所述的方法,其特征在于,所述基于所述译码参数和所述目标矩阵确定所述基矩阵,包括:
基于所述译码参数,获取多个目标行和多个目标列;
从所述第一存储区域,获取所述第一基础矩阵中多个目标行中每行元素的权重值;
基于所述多个目标行中每行元素的权重值,从所述第二存储区域,获取所述第一基础矩阵中多个目标行中元素值为所述预设值的第三目标元素所在的列序号;
从所述第二存储区域,获取所述目标矩阵中多个目标行中列序号为所述第三目标元素所在的列序号的第四目标元素;
基于所述第四目标元素,确定所述基矩阵。
9.根据权利要求2所述的方法,其特征在于,所述基于所述译码参数确定目标矩阵,包括:
基于所述译码参数,确定至少一个第一初始矩阵和至少一个第二初始矩阵;
从所述至少一个第一初始矩阵和所述至少一个第二初始矩阵中,确定所述目标矩阵。
10.根据权利要求9所述的方法,其特征在于,所述基于所述译码参数,确定至少一个第一初始矩阵和至少一个第二初始矩阵,包括:
基于所述译码参数,确定第一基础矩阵、第二基础矩阵、至少一个第一扩展因子以及至少一个第二扩展因子;其中,所述至少一个第一扩展因子与所述第一基础矩阵对应,所述至少一个第二扩展因子与所述第二基础矩阵对应;
基于所述译码参数、所述第一基础矩阵以及所述至少一个第一扩展因子,确定所述至少一个第一初始矩阵;其中,所述第一初始矩阵和所述第一扩展因子具有对应关系;所述第一初始矩阵的第一类元素在所述第一初始矩阵的位置,与所述第一基础矩阵的第二类元素在所述第一基础矩阵的位置相同;
基于所述译码参数、所述第二基础矩阵以及所述至少一个第二扩展因子,确定所述至少一个第二初始矩阵;其中,所述第二初始矩阵和所述第二扩展因子具有对应关系;所述第二初始矩阵的第一类元素在所述第二初始矩阵的位置,与所述第二基础矩阵的第二类元素在所述第二基础矩阵的位置相同。
11.根据权利要求2所述的方法,其特征在于,所述基于所述译码参数和所述目标矩阵确定所述基矩阵,包括:
基于所述译码参数中的码率和数据块大小,计算目标行数和目标列数;
从所述目标矩阵中获取行数为所述目标行数且列数为所述目标列数的矩阵,得到所述基矩阵。
12.根据权利要求1所述的方法,其特征在于,所述基于所述基矩阵中每行元素,确定与所述基矩阵中每行元素对应的至少一个译码指令,包括:
基于所述译码参数中的译码并行度和所述基矩阵中每行元素,确定所述至少一个译码指令。
13.根据权利要求12所述的方法,其特征在于,所述基于所述译码参数中的译码并行度和所述基矩阵中每行元素,确定所述至少一个译码指令,包括:
获取所述基矩阵中的每行元素和每行元素中每一元素所在的列序号;
基于所述译码并行度,所述每行元素以及所述每行元素中每一元素所在的列序号,确定所述至少一个译码指令。
14.根据权利要求13所述的方法,其特征在于,所述获取所述基矩阵中的每行元素和每行元素中每一元素所在的列序号,包括:
获取所述基矩阵中每行元素中的第三类元素,和所述第三类元素中每一元素所在的列序号;
相应地,所述基于所述译码并行度,所述每行元素以及所述每行元素中每一元素所在的列序号,确定所述至少一个译码指令,包括:
基于所述译码并行度,所述第三类元素以及所述第三类元素中每一元素所在的列序号,确定所述至少一个译码指令。
15.根据权利要求14所述的方法,其特征在于,所述基于所述译码并行度,所述第三类元素以及所述第三类元素中每一元素所在的列序号,确定所述至少一个译码指令,包括:
获取第一有效元素和第二有效元素;其中,所述第一有效元素为所述基矩阵中每行元素的第三类元素的列序号最小的元素;所述第二有效元素为所述基矩阵中每行元素的第三类元素的列序号最大的元素;
基于所述译码并行度、所述第一有效元素、第二有效元素、所述第三类元素以及所述第三类元素中每一元素所在的列序号,确定所述至少一个译码指令。
16.根据权利要求15所述的方法,其特征在于,所述基于所述译码并行度、所述第一有效元素、第二有效元素、所述第三类元素以及所述第三类元素中每一元素所在的列序号,确定所述至少一个译码指令,包括:
设置执行字符和保留字符;其中,所述执行字符为第一预设字符;所述保留字符为第二预设字符;
基于所述译码并行度和所述第三类元素,确定所述第三类元素的偏移值;
基于所述执行字符、所述保留字符、所述第一有效元素、所述第二有效元素、所述第三类元素中每一元素所在的列序号以及所述第三类元素的偏移值,确定所述至少一个译码指令;
其中,所述译码指令的存储格式为所述执行字符、所述保留字符、所述第一有效元素、第二有效元素、所述第三类元素中每一元素所在的列序号以及所述第三类元素的偏移值依序排列。
17.根据权利要求1至16任一项所述的方法,其特征在于,所述基于所述译码指令集对所述第一数据进行译码,包括:
基于所述译码参数对所述第一数据进行预处理,确定至少两个第二数据;
基于所述译码指令集分别对所述至少两个第二数据进行译码,得到与所述至少两个第二数据对应的至少两个第三数据。
18.根据权利要求17所述的方法,其特征在于,所述对所述第一数据进行预处理,确定至少两个第二数据,包括:
基于所述译码参数对所述第一数据进行分块,得到所述至少两个第二数据。
19.根据权利要求17所述的方法,其特征在于,所述基于所述译码指令集分别对所述至少两个第二数据进行译码,得到与所述至少两个第二数据对应的至少两个第三数据之后,所述方法还包括:
依序拼接所述至少两个第三数据得到第四数据,并输出所述第四数据。
20.根据权利要求1所述的方法,其特征在于,所述获取待译码的第一数据,和所述第一数据在译码时的译码参数,包括:
获取所述第一数据和所述译码参数,并从信息处理设备的至少两个计算资源中确定目标计算资源,发送所述第一数据和所述译码参数至所述目标计算资源;
相应地,所述基于所述译码参数确定基矩阵,包括:
通过所述目标计算资源基于所述译码参数确定所述基矩阵。
21.根据权利要求20所述的方法,其特征在于,基于所述基矩阵确定包括多个译码指令的译码指令集,包括:
通过所述目标计算资源基于所述基矩阵确定所述译码指令集;
相应地,所述基于所述译码指令集对所述第一数据进行译码;
通过所述目标计算资源基于所述译码参数对所述第一数据进行分块,得到所述至少两个第二数据;
通过所述目标计算资源基于所述译码指令集,分别对所述至少两个第二数据进行译码,得到与所述至少两个第二数据对应的至少两个第三数据。
22.根据权利要求21所述的方法,其特征在于,所述通过所述目标计算资源基于所述译码指令集,分别对所述至少两个第二数据进行译码,得到与所述至少两个第二数据对应的至少两个第三数据,所述方法还包括:
从信息处理设备中的至少两个存储资源中确定目标存储资源;
存储所述至少两个第三数据至所述目标存储资源,并通过所述目标存储资源输出所述至少两个第三数据。
23.根据权利要求22所述的方法,其特征在于,所述存储所述至少两个第三数据至所述目标存储资源,并通过所述目标存储资源输出所述至少两个第三数据,包括:
存储所述至少两个第三数据至目标资源池,依序拼接从所述目标资源池输出的所述至少两个第三数据得到第四数据,并输出所述第四数据。
24.一种信息处理设备,其特征在于,所述设备包括:处理器、存储器和通信总线;
所述通信总线用于实现处理器和存储器之间的通信连接;
所述处理器用于执行存储器中的信息处理方法的程序,以实现以下步骤:
获取待译码的第一数据,和所述第一数据在译码时的译码参数;
基于所述译码参数确定基矩阵;
基于所述基矩阵确定包括多个译码指令的译码指令集;其中,所述译码指令用于调用所述基矩阵中的元素;
基于所述译码指令集对所述第一数据进行译码;
所述基于所述基矩阵确定包括多个译码指令的译码指令集,包括:
基于所述译码参数和所述基矩阵中每行元素,确定与所述基矩阵中每行元素对应的至少一个译码指令;
基于所述至少一个译码指令得到所述译码指令集。
25.一种计算机存储介质,其特征在于,所述计算机存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现如权利要求1至23中任一项所述的信息处理方法的步骤。
CN201811534786.XA 2018-12-14 2018-12-14 一种信息处理方法、设备及计算机存储介质 Active CN111327330B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811534786.XA CN111327330B (zh) 2018-12-14 2018-12-14 一种信息处理方法、设备及计算机存储介质
PCT/CN2019/124934 WO2020119770A1 (zh) 2018-12-14 2019-12-12 信息处理方法、设备及计算机存储介质
US17/413,089 US11811422B2 (en) 2018-12-14 2019-12-12 Information processing method and device and computer storage medium
EP19895135.2A EP3896859A4 (en) 2018-12-14 2019-12-12 Information processing method and device and computer storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811534786.XA CN111327330B (zh) 2018-12-14 2018-12-14 一种信息处理方法、设备及计算机存储介质

Publications (2)

Publication Number Publication Date
CN111327330A CN111327330A (zh) 2020-06-23
CN111327330B true CN111327330B (zh) 2022-04-08

Family

ID=71077143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811534786.XA Active CN111327330B (zh) 2018-12-14 2018-12-14 一种信息处理方法、设备及计算机存储介质

Country Status (4)

Country Link
US (1) US11811422B2 (zh)
EP (1) EP3896859A4 (zh)
CN (1) CN111327330B (zh)
WO (1) WO2020119770A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567419B (zh) * 2020-11-27 2024-08-23 上海朗帛通信技术有限公司 一种被用于无线通信的节点中的方法和装置
CN112507648B (zh) * 2020-11-30 2022-01-04 深圳比特微电子科技有限公司 版图设计的方法和集成电路、运算芯片和计算设备
CN113609618B (zh) * 2021-08-06 2023-12-08 珠海格力智能装备有限公司 同步带传动设计参数确定方法、装置、存储介质以及设备
CN115499017B (zh) * 2022-11-14 2023-03-24 北京得瑞领新科技有限公司 闪存编解码方法及装置、介质、固态硬盘

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949694A (zh) * 2006-08-31 2007-04-18 上海交通大学 基于两次扩展的分层近似规则低密度校验码构造方法
CN104202057A (zh) * 2014-02-12 2014-12-10 中兴通讯股份有限公司 信息处理方法及装置
CN108023677A (zh) * 2016-11-03 2018-05-11 华为技术有限公司 信息处理的方法、装置及无线通信设备
CN108023598A (zh) * 2016-11-03 2018-05-11 华为技术有限公司 编码方法、译码方法及无线通信设备
CN108038158A (zh) * 2017-12-05 2018-05-15 北京百度网讯科技有限公司 减少数据库存储容量的数据存储方法
CN108631925A (zh) * 2017-03-24 2018-10-09 中兴通讯股份有限公司 一种准循环低密度奇偶校验编码处理方法及装置
US10097204B1 (en) * 2014-04-21 2018-10-09 Marvell International Ltd. Low-density parity-check codes for WiFi networks
CN108631790A (zh) * 2017-03-24 2018-10-09 电信科学技术研究院 一种ldpc码构造方法及装置
CN108832936A (zh) * 2018-05-30 2018-11-16 东南大学 一种ldpc码的构造方法及系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707479B2 (en) * 2005-12-13 2010-04-27 Samsung Electronics Co., Ltd. Method of generating structured irregular low density parity checkcodes for wireless systems
US8418023B2 (en) * 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US8245097B2 (en) * 2009-04-27 2012-08-14 Kan Ling Capital, L.L.C. Iterative decoding of punctured low-density parity check codes by selection of decoding matrices
TWI380598B (en) * 2010-05-18 2012-12-21 Univ Nat Taiwan Programmable ldpc code decoder and decoding method thereof
US8595589B2 (en) * 2011-09-30 2013-11-26 Mitsubishi Electric Research Laboratories, Inc. Quasi-cyclic low-density parity-check codes
US9195684B2 (en) * 2012-03-02 2015-11-24 Cleversafe, Inc. Redundant task execution in a distributed storage and task network
CN105207680B (zh) 2014-06-20 2018-11-27 北京邮电大学 一种基于有限域本原元的准循环ldpc码的构造方法
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
CN109478894B (zh) 2016-08-19 2020-07-21 华为技术有限公司 一种ldpc码的基矩阵生成方法、编译码方法及设备
CN108347297B (zh) 2017-01-25 2021-06-08 华为技术有限公司 一种编码方法、译码方法、编码装置及译码装置
TWI702800B (zh) * 2017-05-05 2020-08-21 聯發科技股份有限公司 Qc-ldpc編碼方法、裝置及非暫時性電腦可讀介質
CN109120276B (zh) * 2017-05-05 2019-08-13 华为技术有限公司 信息处理的方法、通信装置
US10484011B2 (en) * 2017-05-12 2019-11-19 Mediatek Inc. Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
CN110677157B (zh) * 2017-06-27 2023-02-07 华为技术有限公司 信息处理的方法、装置和通信设备
CN107947802B (zh) 2017-12-26 2020-12-08 西安邮电大学 速率兼容低密度奇偶校验码编译码的方法及编译码器
US10833704B1 (en) * 2018-12-12 2020-11-10 Xilinx, Inc. Low-density parity check decoder using encoded no-operation instructions

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949694A (zh) * 2006-08-31 2007-04-18 上海交通大学 基于两次扩展的分层近似规则低密度校验码构造方法
CN104202057A (zh) * 2014-02-12 2014-12-10 中兴通讯股份有限公司 信息处理方法及装置
US10097204B1 (en) * 2014-04-21 2018-10-09 Marvell International Ltd. Low-density parity-check codes for WiFi networks
CN108023677A (zh) * 2016-11-03 2018-05-11 华为技术有限公司 信息处理的方法、装置及无线通信设备
CN108023598A (zh) * 2016-11-03 2018-05-11 华为技术有限公司 编码方法、译码方法及无线通信设备
CN108631925A (zh) * 2017-03-24 2018-10-09 中兴通讯股份有限公司 一种准循环低密度奇偶校验编码处理方法及装置
CN108631790A (zh) * 2017-03-24 2018-10-09 电信科学技术研究院 一种ldpc码构造方法及装置
CN108038158A (zh) * 2017-12-05 2018-05-15 北京百度网讯科技有限公司 减少数据库存储容量的数据存储方法
CN108832936A (zh) * 2018-05-30 2018-11-16 东南大学 一种ldpc码的构造方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A novel QC-LDPC code based on the finite field multiplicative group for optical communications;袁建国等;《Optoelectronics Letters》;20130901(第05期);211-215 *
影响多进制LDPC码译码性能因素研究;张晗等;《电子科技》;20130815(第08期);368-371 *

Also Published As

Publication number Publication date
US11811422B2 (en) 2023-11-07
WO2020119770A1 (zh) 2020-06-18
US20220321145A1 (en) 2022-10-06
EP3896859A1 (en) 2021-10-20
CN111327330A (zh) 2020-06-23
EP3896859A4 (en) 2021-12-29

Similar Documents

Publication Publication Date Title
CN111327330B (zh) 一种信息处理方法、设备及计算机存储介质
CN108347302B (zh) 一种编译码方法和终端
KR100939334B1 (ko) 기본 행렬을 이용한 저밀도 패리티 검사 부호의 복호화장치 및 그 방법
CN108988869B (zh) 一种确定校验矩阵的方法及装置、计算机存储介质
US8843810B2 (en) Method and apparatus for performing a CRC check
US10484009B2 (en) Decoding method and decoder for low-density parity-check code
US20170324428A1 (en) Data Packet Processing Method and Device
JP2020529806A (ja) データ符号化方法及び装置、記憶媒体、並びにプロセッサ
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
CN104202057B (zh) 信息处理方法及装置
WO2017028494A1 (zh) 一种数据恢复的方法、存储的方法相应的装置及系统
KR20220119468A (ko) 디코딩 방법, 장치, 네트워크 기기 및 저장 매체
WO2019001436A1 (zh) 一种Polar码的编码方法及装置
RU2369008C2 (ru) Устройство и способ кодирования-декодирования блочного кода проверки на четность с низкой плотностью с переменной длиной блока
CN109802713A (zh) 信道状态信息csi编码方法及装置、存储介质和处理器
AU2018243118A1 (en) Polar code encoding and decoding method, sending device and receiving device
KR101077552B1 (ko) 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법
CN105007286B (zh) 解码方法和装置及云存储方法和系统
EP2989720A1 (en) Method and apparatus of ldpc encoder in 10gbase-t system
CN113872611B (zh) 一种ldpc解码方法、设备、系统及存储介质
WO2018202054A1 (zh) 一种编码的方法和装置
CN113037295B (zh) 一种ldpc码基础矩阵剪裁方法及装置
CN103780335A (zh) 迭代译码的方法和装置
CN118214515A (zh) 解速率匹配方法、装置、设备以及介质
WO2008156341A2 (en) Method for data rate matching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant