[go: up one dir, main page]

CN111326574B - 包含改进栅极区域的hemt晶体管及相关制造方法 - Google Patents

包含改进栅极区域的hemt晶体管及相关制造方法 Download PDF

Info

Publication number
CN111326574B
CN111326574B CN201911267996.1A CN201911267996A CN111326574B CN 111326574 B CN111326574 B CN 111326574B CN 201911267996 A CN201911267996 A CN 201911267996A CN 111326574 B CN111326574 B CN 111326574B
Authority
CN
China
Prior art keywords
region
forming
metal material
dielectric
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911267996.1A
Other languages
English (en)
Other versions
CN111326574A (zh
Inventor
F·尤克拉诺
C·特林加里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN111326574A publication Critical patent/CN111326574A/zh
Application granted granted Critical
Publication of CN111326574B publication Critical patent/CN111326574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D64/0124—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本公开涉及包含改进栅极区域的HEMT晶体管及相关制造方法。例如，一种HEMT包括：半导体本体，其包含半导体异质结构；以及导电栅极区域。栅极区域包括：接触区域，由第一金属材料制成并接触半导体本体以形成肖特基结；势垒区域，由第二金属材料制成并设置在接触区域上；以及顶部区域，在势垒区域上延伸并由第三金属材料制成，其电阻率低于第一金属材料的电阻率。该HEMT还包括介电区域，介电区域包括在接触区域上方延伸、界定延伸到接触区域的前部开口的至少一个前部介电子区域；并且其中势垒区域延伸到前部开口中并且位于前部介电子区域的至少部分上方。

Description

包含改进栅极区域的HEMT晶体管及相关制造方法
技术领域
本公开涉及一种包含改进栅极区域的高电子迁移率晶体管(HEMT)；此外，本公开涉及对应的制造方法。
背景技术
众所周知，HEMT(也被称为异质结构场效应晶体管(HFET))由于其在高频下操作以及呈现高击穿电压的可能性而广为传播。
更详细地，每个HEMT中都存在半导体异质结构，能够以电子可控的方式生成所谓的二维电子气(2DEG)，其构成HEMT的沟道。此外，每个HEMT都包括栅极区域，并且HEMT的沟道由栅极区域上存在的电压调制。
例如，图1示出了HEMT 1，其包括半导体本体2，半导体本体2又包括第一层4和第二层6，分别在下文中称为底层4和顶层6。
底层4由氮化镓(GaN)制成。顶层6覆盖底层4，与底层直接接触且由氮化铝镓(AlGaN)制成。此外，底层4和顶层6例如为N型。尽管未示出，但半导体本体2还包括通常由硅制成的衬底，其上形成底层4。
HEMT 1还包括钝化区域8，其以直接接触的方式覆盖顶层6并由氮化硅制成。钝化区域8形成HEMT 1的第一表面Sa。此外，顶层6在顶部通过钝化区域8所处的第二表面Sb来界定。此外，底层4在顶部通过顶层6所处的第三表面Sc来界定。
HEMT 1还包括栅极区域10，栅极区域10在腔体15中延伸并且由导电材料制成。具体地，腔体15从第一表面Sa开始延伸穿过钝化区域8，具有平行六面体的形状，并且在底部由第二表面Sb界定，使得栅极区域10接触顶层6。
栅极区域10包括布置在腔体15中且与顶层6接触的底部12以及布置在第一表面Sa上且覆盖底部12的顶部13。栅极区域10的底部12和顶层6之间的接触形成了肖特基型的金属-半导体结，即整流结。
HEMT 1还包括源极金属化物20和漏极金属化物22，它们的形状为平行六面体并且彼此隔开地布置在腔体15的相对侧。源极金属化物20和漏极金属化物22中的每一个均具有在第一表面Sa上延伸的相应顶部以及延伸穿过钝化区域8和顶层6直到与第三表面Sc接触并由此与底层4接触的相应底部。
栅极区域10的顶部13具有平行六面体的形状，并且包括覆盖栅极区域10的底部12的中心部13a以及第一侧部13b和第二侧部13c，第一侧部13b和第二侧部13c都具有平行六面体的形状并且在中心部13a的相对侧延伸。具体地，第一侧部13b在中心部13a和源极金属化物20之间延伸，与源极金属化物20相距一定距离；而第二侧部13c在中心部13a和漏极金属化物22之间延伸，与漏极金属化物22相距一定距离。此外，假设正交参考系统xyz，使得平面xy平行于第一、第二和第三表面Sa、Sb、Sc，并且使得源极金属化物20、栅极区域10和漏极金属化物22沿轴线x横向交错，发现第二侧部13c沿轴线x测量的长度大于第一侧部13b的长度。此外，第一侧部13b与源极金属化部20的顶部相隔距离DGS(沿轴线x测量)，而第二侧部13c与漏极金属化部22的顶部相隔距离DGD(沿轴线x测量)，其中DGD>DGS。
再次参照栅极区域10，其通过金属层的堆叠形成。通常，第一层(即，与顶层6接触并形成前述肖特基结的层)由于其功函数的高值而由镍制成。此外，通常栅极区域10包括至少一个又一低阻金属层，其例如由金制成并执行降低栅极电阻的功能。
已经说过，当HEMT 1截止时，即当向栅极区域10施加负电压(例如，-3V)时，可能存在不期望的漏极电流，已知为“漏极泄露电流”，在下文简称为漏电流。
详细地，在结势垒减小的情况下，漏电流可流过肖特基结。例如，在用于制造HEMT1的方法，特别是用于提供布置在第一层上的栅极区域10的一层或多层的方法设想使用不具有特别高功函数的金属元件的情况下，会发生这种不期望的现象。当例如由于成本原因或者是因为它们的使用会引起不希望的污染而排除使用具有高功函数的金属元件时，可能会出现这种情况。
发明内容
根据本公开，提供了一种HEMT以及制造方法。
附图说明
为了更好地理解本公开，现在仅通过非限制性示例并参考附图来描述其优选实施例，其中：
图1是HEMT的示意性截面图(不按比例绘制)；
图2是本发明的HEMT的示意性截面图(不按比例绘制)；
图3-图4是图2所示的HEMT的部分被去除的示意性俯视图(不按比例绘制)；以及
图5-图14是在制造方法的连续步骤期间的图2所示HEMT的示意性截面图(不按比例绘制)。
具体实施方式
图2示出了HEMT 100，后面的描述限于与图1所示HEMT 1的差异，除非另有指定。此外，除非另有指定，否则在HEMT 1中已经存在的元件由增加了100的相同参考标号指定。第一、第二和第三表面再次由Sa、Sb和Sc表示。
详细地并且在不暗示任何一般性损失的情况下，源极金属化物120和漏极金属化物122仅部分地穿过顶层106。从而，源极金属化物120和漏极金属化物122以与底层104相隔一定距离地覆盖底层104。
更详细地，源极金属化物120和漏极金属化物122中的每一个均具有在第二表面Sb上延伸的相应顶部以及在顶层106的顶部内在第二表面Sb下方延伸的相应底部。此外，钝化区域(由108指定)以下被称为第一介电层108，除了顶层106还涂覆在源极金属化物120和漏极金属化物122的顶部和侧面。
第一介电层108界定第一表面Sa，该第一表面Sa与平面xy平行并在顶部界定第一介电层108相对于源极金属化物120和漏极金属化物122横向交错的部分，该部分为平面。
HEMT 100还包括第一开口109，其延伸穿过第一介电层108，尤其是第一介电层108的前述平面部分，延伸到顶层106。因此，第一开口109由第一介电层108横向地界定，并且可具有基本呈平行六面体的形状。在这种情况下，在俯视图中，第一开口109具有矩形形状。关于这点，为了指示第一介电层108的四个边缘的整体，其界定第一开口109在第一表面Sa的平面中的部分，将在下文中以虚线199表示。因此，虚线199位于第一表面Sa的平面中，并且具有闭合的矩形形状。
在不暗示任何一般性损失的情况下，栅极区域110与源极金属化物120和漏极金属化物122等距。
栅极区域110包括由镍制成的底部区域211。
底部区域211包括相应的底部212，其占据第一开口109并因此延伸到第一表面Sa的下方，接触顶层106。此外，底部区域211包括相应的顶部213，其在第一表面Sa上延伸以覆盖底部212。
底部区域211的顶部213包括相对于第一开口109横向交错的部分，使得第一开口109在第一表面Sa的平面中的部分被顶部213完全覆盖。具体地，如图3所示(为了简化仅示出顶部213和第一开口109)，形成第一开口109的入口周界的虚线199完全被底部区域211的顶部213覆盖，其例如大致为平行六面体形状。事实上，顶部213向外横向伸出超出由虚线199精确限定的第一开口109的入口的整个周界。等效地，在俯视图中，虚线199完全包含在栅极区域110的底部区域211的顶部213内。
在不意味着任何一般性损失的情况下，栅极区域110的底部区域211具有30nm和200nm之间的厚度。
HEMT 100还包括第二介电层220，其由与第一介电层108相同的材料制成。因此，第二介电层220可例如由氮化硅制成。此外，第二介电层220直接接触地覆盖第一介电层108。
第二开口229延伸穿过第二介电层220，以便露出栅极区域110的底部区域211的顶部213的一部分。实际上，第二介电层220覆盖顶部213的顶部和横向外围部分，使顶部213的中心部分被暴露。此外，第一和第二介电层108、220和顶层106形成密封栅极区域110的底部区域211的封装；第二开口229穿过该封装。
栅极区域110还包括中间区域311，其例如由氮化钨(WN)或由氮化钽(TaN)制成，并且具有例如40nm和100nm之间的厚度。此外，栅极区域110包括至少一个顶部区域411，其例如由铝制成，覆盖中间区域311，并且具有例如300nm和700nm之间的厚度。
详细地，中间区域311延伸到第二开口229中，以便覆盖第二开口229的侧壁和底部，接触栅极区域110的底部区域211的顶部213。此外，如图4所示(为了简单仅示出中间区域311、第二介电层220、第二开口229、顶部213和第一开口109)，并且在不表示任何一般性损失的情况下，中间区域311还在第二介电层220的横向界定第二开口229的部分上延伸。实际上，中间区域311闭合上述封装。
出于实用目的，栅极区域110的底部区域211的底部212与顶层106形成肖特基接触。栅极区域110的顶部区域411用作低阻区域。事实上，其由低电阻率金属材料(铝)制成，这种材料通常用于许多技术工艺(例如，在用于制造CMOS电路的生产线中)而不会产生污染，这与例如金的情况不同。备选地，中间区域311起到势垒层的作用，其防止形成顶部区域411的铝通过底部区域211扩散到与顶层106接触，特别是在温度高于300℃的情况下；如果发生的话，由于铝的功函数值相对较低，上述铝向顶层106的扩散将导致肖特基结的损伤。
例如，可使用下面描述的制造方法来制造HEMT 100。
最初，如图5所示，以已知方式形成半导体本体102、源极金属化物120、漏极金属化物122和第一介电层108，第一介电层108在没有第一开口109的情况下完全覆盖顶层106。
接着，如图6所示，例如通过干蚀刻选择性地去除第一介电层108的一部分，以便形成暴露顶层106的第一开口109。
然后，如图7所示，形成临时结构500，其包括第一临时层502和第二临时层504。
详细地，第一临时层502在第一介电层108上延伸并且完全填充第一开口109。第二临时层504在第一临时层502上延伸。
更详细地，第一临时层502由非光敏光刻胶(例如，非光敏有机材料)形成，而第二临时层504由光敏光刻胶形成，使得临时结构500形成所谓的“双层”，其中第一临时层502形成所谓的“底层”。
接下来，以已知方式，将第二临时层504的一部分暴露于辐射(步骤未示出)，然后执行化学蚀刻以便获得图8所示的结果。
详细地，形成主腔体510，其延伸穿过第一和第二临时层502、504。主腔体510由穿过第二临时层504的贯通腔514以及与上覆贯通腔514连通并以暴露界定第一开口109的第一介电层108的一部分的方式延伸穿过第一临时层502的下凹部512形成。
大体上，贯通腔514和凹部512均为平行六面体。此外，凹部512与第一开口109连通。大体上，第一开口109、凹部512和贯通腔514垂直对齐。再次大体上，垂直于轴线z的凹部512的截面沿轴线x和轴线y的尺寸大于贯通腔514的截面的对应尺寸。此外，第一开口109与轴线z垂直的截面沿轴线x和轴线y的尺寸小于贯通腔514的截面的对应尺寸。
实际上，第一开口109以一定距离被贯通腔514完全覆盖。此外，第二临时层504的一部分以悬臂方式延伸；即，其在凹部512上方突出以形成限制。等效地，在第一和第二临时层502、504之间的过渡处，主腔体510具有垂直于轴线z、从顶部向下加宽的部分。
接下来，如图9所示，通过物理气相沉积(PVD)形成栅极区域110的底部区域211，该底部区域不仅在第一开口109中延伸，而且在凹部512的底部与第一临时层502相距一定距离的部分上以及在贯通腔514的下方延伸，因此不穿透贯通腔或接触第二临时层504。该操作同样涉及形成临时镍区域515，该临时镍区域515在第二临时层504上延伸并且由于主腔体510的形状而与栅极区域110的底部区域211物理分离。
接下来，执行剥离工艺以去除临时区域515以及随后去除临时结构500的操作，以便获得图10所示的结果。由于临时区域515与栅极区域110的底部区域211分离，因此可进行剥离。
然后，如图11所示，例如通过PECVD形成第二介电层220。第二介电层220在第一介电层108上方以及在栅极区域110的底部区域211上延伸。具体地，第二介电层220覆盖栅极区域110的底部区域211的顶部213的顶部和侧面。
接下来，执行干蚀刻，以选择性地去除布置在栅极区域110的底部区域211上的第二介电层220的一部分，以便如图12所示形成第二开口229。
然后，如图13所示，连续执行两个溅射工艺。具体地，氮化钨(WN)或氮化钽(TaN)的第一溅射工艺能够形成层1311(下文称为第一金属层1311)；随后的铝的第二溅射工艺能够形成层1411(下文称为第二金属层1411)。
第一金属层1311在第二介电层220上延伸，并覆盖第二开口229的侧壁和底部。第二金属层1411在第一金属层1311上延伸。
接下来，通过使用布置在第二金属层1411上的光刻胶掩模1500，选择性地去除第二金属层1411的一部分以及下面的第一金属层1311的一部分。如图14所示，第一和第二金属层1311、1411的剩余部分分别形成栅极区域110的中间区域311和顶部区域411。
然后，以未示出的方式，去除光刻胶掩模1500。
从前面描述和说明的内容来看，本解决方案提供的优势显而易见。
具体地，本发明的HEMT具有栅极区域，其中低电阻率子部由可用于制造集成电路的最常用生产线的材料制成而不会引起重大污染，因此不会污染例如制造设备。此外，尽管这种材料可呈现不是很高的功函数，但由于存在势垒层，不涉及损坏肖特基结的风险。
总之，明显地，在不脱离本公开的保护范围的情况下，可以对本文所描述和说明的内容进行修改和变更。
例如，栅极区域110可在顶部区域411上包括附加金属区域(未示出)，该附加金属区域例如由氮化钛制成并具有抗反射层的功能。
附加金属区域可通过在执行图14所示的蚀刻之前执行相应的溅射步骤来形成，该溅射使得在第二金属层1411上形成第三金属层(未示出)。在这种情况下，然后在第三金属层上布置光刻胶掩模1500。
更一般地，栅极区域110可具有除所描述的层之外的其他层。
源极金属化物120和漏极金属化物122可具有不同于所描述的形状和布置。例如，源极金属化物120和漏极金属化物122可部分地穿透到底层104中，或者可以完全布置在顶层106上，尽管与后者接触。
半导体本体102的结构可不同于所描述的结构。
例如，底层104可包括例如掺杂有碳原子的相应顶部和相应底部(未示出)。在这种情况下，顶部掺杂碳原子的程度小于底部，并且用作所谓的沟道层，而底层104的底部用作缓冲层。
在底层104和顶层106之间可存在间隔层(未示出)，间隔层例如由氮化铝制成，并且具有较小厚度(例如，1nm)；间隔层用于改善二维电子气的移动性。
半导体本体102的掺杂可以是与所描述不同的类型。例如，底层104和顶层106可以是P型。
HEMT可包括不同于所描述的钝化区域。此外，目前的HEMT可以是一般的常开或常关沟道类型。
开口和凹部的形状可与所描述的不同。例如，第一开口109、贯通腔514和凹部512可具有圆形的截面，在这种情况下，虚线199被圆形轮廓代替。
此外，栅极区域110的底部区域211、中间区域311和顶部区域411可由不同于所描述的材料制成。例如，中间区域311可由钛-氧氮化钛-钛(TiTiONTi)而不是钽或氮化钨制成。
关于制造方法，主腔体510可具有不同于所描述的形状和/或可以不同的方式形成。例如，可以使用所谓的负性光刻胶而不是临时结构500。在这种情况下，主腔体具有大致喇叭的形状，截面从顶部向下加宽。
最后，制造方法可使得底部区域211至少部分地穿透到顶层106中。为此，可以在第一开口109形成之后添加专用蚀刻步骤。
可以组合上述各种实施例以提供进一步的实施例。根据上面的详细描述，可以对实施例进行这些和其他更改。一般而言，在以下权利要求中，所使用的术语不应解释为将权利要求限制于说明书和权利要求中公开的特定实施例，而应解释为包括所有可能的实施例以及这些权利要求要求的等同范围。因此，权利要求不受本公开的限制。

Claims (17)

1.一种高电子迁移率晶体管，包括：
半导体本体，包括半导体异质结构；
导电栅极区域，包括：
接触区域，由第一金属材料制成并且接触所述半导体本体，从而与所述半导体本体形成肖特基结；
势垒区域，由第二金属材料制成并且布置在所述接触区域上；和
顶部区域，在所述势垒区域上延伸，由第三金属材料制成并且具有的电阻率低于所述第一金属材料的电阻率；以及
介电区域，包括前部介电子区域，所述前部介电子区域在所述接触区域上延伸并且界定延伸到所述接触区域的前部开口；其中所述势垒区域延伸到所述前部开口中并且位于所述前部介电子区域的至少部分上，
其中：
所述介电区域还包括底部介电子区域，所述底部介电子区域在所述半导体本体上延伸并且界定底部开口；以及
所述接触区域延伸到所述底部开口中并且位于所述底部介电子区域的部分上。
2.根据权利要求1所述的晶体管，其中所述第三金属材料具有的功函数低于所述第一金属材料的功函数。
3.根据权利要求1所述的晶体管，其中所述势垒区域被配置为防止所述第三金属材料通过所述接触区域扩散。
4.根据权利要求1所述的晶体管，其中所述第一金属材料和所述第三金属材料分别为镍和铝；并且所述第二金属材料是包含氮的金属合金。
5.根据权利要求1所述的晶体管，其中所述半导体异质结构包括由氮化铝镓制成的表面层以及由氮化镓制成的内部层。
6.一种HEMT晶体管的制造方法，包括：
形成包含半导体异质结构的半导体本体；以及
形成导电栅极区域，其中形成所述导电栅极区域包括：
形成由第一金属材料制成的接触区域，所述接触区域接触所述半导体本体，从而与所述半导体本体形成肖特基结；
在所述接触区域上形成由第二金属材料制成的势垒区域；和
在所述势垒区域上形成由第三金属材料制成的顶部区域，所述顶部区域具有的电阻率低于所述第一金属材料的电阻率；
在所述接触区域上形成前部介电子区域，所述前部介电子区域具有朝向所述接触区域敞开的前部开口；并且其中形成所述势垒区域包括将所述势垒区域延伸到所述前部开口中并且位于所述前部介电子区域的至少部分上。
7.根据权利要求6所述的制造方法，其中：
形成所述接触区域包括执行所述第一金属材料的化学气相沉积；
形成所述势垒区域包括：在形成所述前部介电子区域和所述前部开口之后，执行所述第二金属材料的第一溅射操作；以及
形成所述顶部区域包括执行所述第三金属材料的第二溅射操作。
8.根据权利要求7所述的制造方法，还包括：在所述半导体本体上形成界定底部开口的底部介电子区域；并且其中形成所述接触区域包括：在形成所述底部开口之后，执行所述化学气相沉积，使得所述接触区域延伸到所述底部开口中并且位于所述底部介电子区域的部分上。
9.根据权利要求8所述的制造方法，其中所述底部介电子区域和所述前部介电子区域由氮化硅制成。
10.根据权利要求8所述的制造方法，其中形成所述接触区域包括：
在形成所述底部介电子区域和所述底部开口之后以及在形成所述前部介电子区域之前，在所述底部介电子区域和所述底部开口上形成临时介电结构，所述临时介电结构横向地界定覆盖所述底部开口的腔体；
在形成所述腔体之后，执行所述化学气相沉积，从而形成所述接触区域和附加区域，所述附加区域在所述临时介电结构上延伸，由所述第一金属材料制成并且与所述接触区域分离；以及
在形成所述接触区域和所述附加区域之后去除所述附加区域和所述临时介电结构；其中形成所述前部介电子区域包括：在去除所述附加区域和所述临时介电结构之后形成所述前部介电子区域。
11.根据权利要求10所述的制造方法，其中：
所述腔体的至少部分具有在所述半导体本体的方向上加宽的部分；以及
去除所述临时介电结构是通过剥离步骤执行的。
12.一种高电子迁移率晶体管，包括：
半导体本体，包括半导体异质结构；以及
导电栅极区域，包括：
接触区域，由第一金属材料制成并且接触所述半导体本体，从而与所述半导体本体形成肖特基结；
势垒区域，由第二金属材料制成并且布置在所述接触区域上；以及
顶部区域，在所述势垒区域上延伸，由第三金属材料制成并且具有的电阻率低于所述第一金属材料的电阻率，所述势垒区域位于所述接触区域和所述顶部区域之间，
其中所述晶体管还包括：
前部介电层，所述前部介电层在所述接触区域上延伸并且界定延伸到所述接触区域的前部开口；其中所述顶部区域延伸到所述前部开口中；以及
底部介电层，所述底部介电层在所述半导体本体上延伸并且界定底部开口，其中所述接触区域延伸到所述底部开口中。
13.根据权利要求12所述的晶体管，其中所述势垒区域延伸到所述前部开口中并且位于所述前部介电层的至少部分上。
14.根据权利要求12所述的晶体管，其中所述第三金属材料具有的功函数低于所述第一金属材料的功函数。
15.根据权利要求12所述的晶体管，其中所述势垒区域被配置为防止所述第三金属材料通过所述接触区域扩散。
16.根据权利要求12所述的晶体管，其中所述第一金属材料和所述第三金属材料分别为镍和铝，并且所述第二金属材料是包含氮的金属合金。
17.根据权利要求12所述的晶体管，其中所述半导体异质结构包括由氮化铝镓制成的表面层以及由氮化镓制成的内部层。
CN201911267996.1A 2018-12-13 2019-12-11 包含改进栅极区域的hemt晶体管及相关制造方法 Active CN111326574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102018000011065 2018-12-13
IT102018000011065A IT201800011065A1 (it) 2018-12-13 2018-12-13 Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione

Publications (2)

Publication Number Publication Date
CN111326574A CN111326574A (zh) 2020-06-23
CN111326574B true CN111326574B (zh) 2023-08-25

Family

ID=65685908

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911267996.1A Active CN111326574B (zh) 2018-12-13 2019-12-11 包含改进栅极区域的hemt晶体管及相关制造方法
CN201922213501.9U Active CN211182213U (zh) 2018-12-13 2019-12-11 高电子迁移率晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201922213501.9U Active CN211182213U (zh) 2018-12-13 2019-12-11 高电子迁移率晶体管

Country Status (4)

Country Link
US (2) US11799025B2 (zh)
EP (1) EP3667735A1 (zh)
CN (2) CN111326574B (zh)
IT (1) IT201800011065A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900023475A1 (it) 2019-12-10 2021-06-10 St Microelectronics Srl Transistore hemt includente regioni di field plate e relativo processo di fabbricazione
US12112983B2 (en) 2020-08-26 2024-10-08 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
US12408365B2 (en) * 2022-11-28 2025-09-02 Nxp Usa, Inc. Heterostructure transistor gate with diffusion barrier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209127A (ja) * 2002-01-16 2003-07-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2012216877A (ja) * 2012-08-09 2012-11-08 Cree Inc 高電力マイクロ電子デバイスのための金属化構造
CN103219239A (zh) * 2013-03-27 2013-07-24 中国电子科技集团公司第五十五研究所 具有高热稳定性的AlGaN/GaN HEMT制造法
CN103426914A (zh) * 2012-05-22 2013-12-04 Nxp股份有限公司 异质结半导体器件及其制造方法
CN106711039A (zh) * 2015-11-12 2017-05-24 意法半导体股份有限公司 常关断型hemt晶体管以及对应的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
US8319310B2 (en) 2009-03-31 2012-11-27 Freescale Semiconductor, Inc. Field effect transistor gate process and structure
JP2011238805A (ja) * 2010-05-11 2011-11-24 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
JP5585665B2 (ja) * 2011-01-17 2014-09-10 富士通株式会社 半導体装置及びその製造方法
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
JP6025242B2 (ja) * 2012-03-30 2016-11-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2014072388A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8895992B2 (en) 2013-02-22 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9443969B2 (en) 2013-07-23 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US9929261B2 (en) 2016-04-07 2018-03-27 Semiconductor Components Industries, Llc Electronic device including a HEMT with a segmented gate electrode
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
IT201900023475A1 (it) * 2019-12-10 2021-06-10 St Microelectronics Srl Transistore hemt includente regioni di field plate e relativo processo di fabbricazione

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209127A (ja) * 2002-01-16 2003-07-25 Sony Corp 半導体装置及び半導体装置の製造方法
CN103426914A (zh) * 2012-05-22 2013-12-04 Nxp股份有限公司 异质结半导体器件及其制造方法
JP2012216877A (ja) * 2012-08-09 2012-11-08 Cree Inc 高電力マイクロ電子デバイスのための金属化構造
CN103219239A (zh) * 2013-03-27 2013-07-24 中国电子科技集团公司第五十五研究所 具有高热稳定性的AlGaN/GaN HEMT制造法
CN106711039A (zh) * 2015-11-12 2017-05-24 意法半导体股份有限公司 常关断型hemt晶体管以及对应的制造方法

Also Published As

Publication number Publication date
IT201800011065A1 (it) 2020-06-13
EP3667735A1 (en) 2020-06-17
CN211182213U (zh) 2020-08-04
US12278283B2 (en) 2025-04-15
CN111326574A (zh) 2020-06-23
US20200194579A1 (en) 2020-06-18
US20240021718A1 (en) 2024-01-18
US11799025B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
CN111883589B (zh) 用于hemt器件的侧壁钝化
KR102630424B1 (ko) GaN 스페이서 두께의 향상된 균일성을 위한 선택적 및 비선택적 에칭 층을 갖는 인핸스먼트-모드 GaN 트랜지스터
CN110233104B (zh) 具有双厚度势垒层的高电子迁移率晶体管
CN110071173A (zh) 半导体装置及其制造方法
US12278283B2 (en) HEMT transistor including an improved gate region and related manufacturing process
US12062715B2 (en) HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
US20250095998A1 (en) Method for manufacturing a gate terminal of a hemt device, and hemt device
US7692222B2 (en) Atomic layer deposition in the formation of gate structures for III-V semiconductor
US12336233B2 (en) GaN-based semiconductor device with reduced leakage current and method for manufacturing the same
CN103296078A (zh) 具有栅极隔离物的增强型GaN高电子迁移率晶体管器件及其制备方法
CN112420825B (zh) 半导体结构及其形成方法
CN105308721B (zh) 在氮化镓器件和集成电路中制备自对准隔离的方法
CN110875383A (zh) 半导体装置及其制造方法
US12021121B2 (en) Semiconductor device structures and methods of manufacturing the same
CN109727918B (zh) 集成增强型与耗尽型场效应管的结构及其制造方法
US9583589B1 (en) Self-aligned double gate recess for semiconductor field effect transistors
US20240421196A1 (en) GaN SEMICONDUCTOR POWER TRANSISTOR WITH SLANTED GATE FIELD PLATE AND METHOD OF FABRICATION
US20250380443A1 (en) Semiconductor device
US12402347B2 (en) High electron mobility transistor device and manufacturing method thereof
US20240304711A1 (en) Hemt device having a reduced on-resistance and manufacturing process thereof
TWI719722B (zh) 半導體結構及其形成方法
CN112397584A (zh) 增强型高电子迁移率晶体管元件
CN112909089A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant