[go: up one dir, main page]

CN111326413A - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法和等离子体蚀刻装置 Download PDF

Info

Publication number
CN111326413A
CN111326413A CN202010276188.8A CN202010276188A CN111326413A CN 111326413 A CN111326413 A CN 111326413A CN 202010276188 A CN202010276188 A CN 202010276188A CN 111326413 A CN111326413 A CN 111326413A
Authority
CN
China
Prior art keywords
film
plasma etching
gas
silicon
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010276188.8A
Other languages
English (en)
Inventor
北垣内圭二
小林史弥
户村幕树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111326413A publication Critical patent/CN111326413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32394—Treating interior parts of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H10D64/01352—
    • H10P50/242—
    • H10P50/267—
    • H10P50/282—
    • H10P50/283—
    • H10P50/285—
    • H10P50/287—
    • H10P50/73—
    • H10P72/0421—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及等离子体蚀刻方法和等离子体蚀刻装置。一种等离子体蚀刻方法，其对包含蚀刻对象膜和被图案化的掩模的被处理体进行等离子体蚀刻，所述方法具有：第1工序：使用前述掩模对前述蚀刻对象膜进行等离子体蚀刻；和第2工序：利用含硅气体的等离子体使含硅膜沉积在通过前述第1工序蚀刻了的前述蚀刻对象膜的侧壁部的至少一部分沉积含硅膜。

Description

等离子体蚀刻方法和等离子体蚀刻装置
本申请是申请日为2014年5月9日、申请号为2014800275820、发明名称为“等离子体蚀刻方法和等离子体蚀刻装置”的中国专利申请的分案申请。
技术领域
本发明涉及等离子体蚀刻方法和等离子体蚀刻装置。
背景技术
近年，伴随着半导体装置的高集成化，半导体装置的制造过程中所要求的布线、分离宽度等的电路图案逐渐微细化。一般而言，电路图案是使用形成有图案的掩模对处理对象膜进行蚀刻来形成的。
为了形成微细的电路图案，需要减小掩模图案的最小尺寸并且需要将小尺寸的开口部准确地转印到处理对象膜。
然而，例如：对由非晶碳层膜(以下，称为ACL膜)等形成的有机系掩模进行蚀刻时，有时会产生非晶碳膜的截面的一部分扩大即弧状弯曲(bowing)。如果发生弧状弯曲，则有时会产生如下问题等：被蚀刻的ACL膜倒塌而开口部被阻塞，结果变得不能够对处理对象膜进行蚀刻。
专利文献1公开了：使用氧气(O2)和氧硫化碳(COS)气体作为处理气体而抑制弧状弯曲的技术。
现有技术文献
专利文献
专利文献1：日本特开2011-204999号公报
发明内容
发明要解决的问题
但是，专利文献1公开的方法中，虽然能够抑制弧状弯曲，但依然没有解决上述问题。
对于上述课题，本发明的一个方式提供可以得到良好蚀刻形状的等离子体蚀刻方法。
用于解决问题的方案
根据本发明的一个方式，提供一种等离子体蚀刻方法，其对包含蚀刻对象膜和被图案化的掩模的被处理体进行等离子体蚀刻，所述方法具有：第1工序：使用前述掩模对前述蚀刻对象膜进行等离子体蚀刻；和第2工序：利用含硅气体的等离子体在通过前述第1工序蚀刻了的前述蚀刻对象膜的侧壁部的至少一部分沉积含硅膜。
发明的效果
根据本发明的一个方式，能够提供可以得到良好蚀刻形状的等离子体蚀刻方法。
附图说明
图1为本实施方式所述的等离子体蚀刻装置的一个例子的结构示意图。
图2为本实施方式所述的等离子体蚀刻方法的一个例子的流程图。
图3A为用于说明本实施方式的等离子体蚀刻方法的一个例子的示意图。
图3B为用于说明本实施方式的等离子体蚀刻方法的一个例子的示意图。
图3C为用于说明本实施方式的等离子体蚀刻方法的一个例子的示意图。
图3D为用于说明本实施方式的等离子体蚀刻方法的一个例子的示意图。
图3E为用于说明本实施方式的等离子体蚀刻方法的一个例子的示意图。
图4A为用于说明本实施方式所述的等离子体蚀刻方法的效果的一个例子的SEM图像。
图4B为用于说明本实施方式所述的等离子体蚀刻方法的效果的一个例子的SEM图像。
图5A为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图5B为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图5C为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图5D为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图6A为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图6B为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图6C为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图6D为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图7A为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图7B为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图8A为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
图8B为用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。
具体实施方式
以下，参照附图针对本发明的实施方式进行说明。需要说明的是，本说明书和附图中，通过对实质上相同的结构附以相同的符号而省略重复说明。
(等离子体蚀刻装置)
首先，对能够实施后述的本实施方式的等离子体蚀刻方法的、等离子体蚀刻装置的整体结构进行说明。另外，在本说明书中，以在腔室内相对配置上部电极和下部电极(基座)、并从上部电极向腔室内供给处理气体的平行平板型的等离子体蚀刻装置为例来进行说明。
图1中表示本实施方式的等离子体蚀刻装置的一例的结构示意图。
等离子体蚀刻装置1具有例如：由铝等导电性材料形成的腔室10、和用于向该腔室10内供给处理气体的气体供给源15。处理气体根据掩模的种类、处理对象膜(蚀刻对象膜)的种类等适当地进行选择。
腔室10被电接地，在腔室10内设有下部电极20和与该下部电极20相对且平行配置的上部电极25。
下部电极20也作为用于载置作为被处理体的、形成有单层膜或层叠膜等的半导体晶圆W(以下，称作晶圆W)的载置台发挥作用。
在下部电极20上连接有用于供给双频叠加电力的电力供给装置30。电力供给装置30包括：用于供给第1频率的第1高频电力(等离子体产生用高频电力)的第1高频电源32、和用于供给比第1频率低的第2频率的第2高频电力(偏置电压产生用高频电力)的第2高频电源34。第1高频电源32通过第1匹配器33与下部电极20电连接。第2高频电源34通过第2匹配器35与下部电极20电连接。
第1匹配器33和第2匹配器35分别用于使负载阻抗与第1高频电源32和第2高频电源34的内部阻抗(或输出阻抗)相匹配。当在腔室10内生成等离子体时，分别使第1高频电源32和第2高频电源34的内部阻抗与负载阻抗表观上一致的方式发挥作用。
上部电极25隔着覆盖其周缘部的屏蔽环40被安装于腔室10的顶部。上部电极25也可以如图1所示被电接地。或者，也可以构成为将上部电极25与未图示的可变直流电源相连接，并施加规定的直流(DC)电压。
在上部电极25上形成有用于从气体供给源15导入气体的气体导入口45。另外，在上部电极25的内部设有使从气体导入口45导入的气体扩散的扩散室50。另外，在上部电极25上形成有用于将来自该扩散室50的气体向腔室10内供给的多个气体供给孔55。利用气体供给孔55，向载置于下部电极20的晶圆W与上部电极25之间供给处理气体。即，来自气体供给源15的处理气体首先经由气体导入口45向扩散室50供给。然后，处理气体在扩散室50内被分配到各个气体供给孔55，并被从该气体供给孔55向下部电极20排出。根据以上，该结构的上部电极25也作为供给气体的气体喷头而发挥作用。
在腔室10的底面上形成有排气口60，通过与排气口60连接的排气装置65进行排气，能够将腔室10内维持为规定的真空度。
在腔室10的侧壁上设有闸阀G。闸阀G在进行由腔室10输入输出晶圆W时开闭输入输出口。
在等离子体蚀刻装置1中设有用于控制装置整体的动作的控制部100。控制部100具有：CPU(Central Processing Unit：中央处理单元)105、以及ROM(Read Only Memory：只读存储器)110和RAM(Random Access Memory：随机存取存储器)115的存储区域。
CPU105按照存储于这些存储区域的各种制程执行等离子体蚀刻处理。在制程中记载有与工艺条件相对应的作为装置的控制信息的工艺时间、压力(气体的排气)、高频电力、电压、各种工艺气体流量、腔室内温度(例如，上部电极温度、腔室的侧壁温度、ESC温度)等。另外，这些程序、表示处理条件的制程既可以存储于硬盘、半导体存储器，也可以构成为在收纳于CD－ROM、DVD等便携性的能够由计算机读取的存储介质的状态下设置于存储区域的规定位置。
利用作为一个例子进行了说明的本实施方式所述的等离子体蚀刻装置1，实施后述的等离子体蚀刻方法。此时，首先，打开闸阀G，用未图示的搬送臂等将形成有规定处理对象膜的晶圆W搬入腔室10，并载置于下部电极20上。接着，通过控制部100控制各部生成所期望的等离子体。通过利用生成的等离子体的作用实行所期望的等离子体蚀刻，从而能够实施后述的等离子体蚀刻方法。以上，针对本实施方式所述的等离子体蚀刻装置1的整体结构进行了说明。
(等离子体蚀刻方法)
图2中示出了为本实施方式所述的等离子体蚀刻方法的一个例子的流程图。
本实施方式所述的等离子体蚀刻方法为对包含蚀刻对象膜和被图案化的掩模的被处理体进行等离子体蚀刻的等离子体蚀刻方法，如图2所示，具有：
第1工序(S1000)：使用前述掩模对前述蚀刻对象膜进行等离子体蚀刻，和
第2工序(S2000)：利用含硅气体的等离子体在通过前述第1工序蚀刻了的前述蚀刻对象膜的侧壁部的至少一部分沉积含硅膜。
针对各工序，使用图3A～3E，更详细地进行说明。
图3A～3E中示出用于说明本实施方式的等离子体蚀刻方法的一个例子的示意图。
图3A～3E中，对于半导体晶圆W实施等离子体蚀刻处理的情况进行了说明，所述半导体晶圆W的硅基材150的表面上依次层叠有氧化膜155、ACL膜160、氮氧化硅膜(SiON膜)165、防反射膜170(BARC膜170)以及光致抗蚀膜175。针对该半导体晶圆W的层结构，简单地进行说明。
硅基材150是由硅形成的圆盘状的薄板，例如，实施了热氧化处理等，在表面上形成有氧化膜(SiO2膜)155。另外，在氧化膜155上形成有作为掩模层且作为下层抗蚀膜发挥功能的ACL膜160。在ACL膜160上，例如通过CVD处理或PVD处理而在表面形成SiON膜165。在该SiON膜165上，例如通过涂布处理形成BARC膜170，进而例如通过旋转涂布等形成光致抗蚀膜175。BARC膜170包含含有色素的高分子树脂而形成，所述色素吸收特定波长的光例如向光致抗蚀膜175照射的ArF准分子激光。该BARC膜170起到防止透过光致抗蚀膜175的ArF准分子激光被SiON膜165或ACL膜160反射而再次到达光致抗蚀膜175的作用。光致抗蚀膜175例如包含正型的感光性树脂，在被ArF准分子激光照射时变质为碱溶性。
对这样的半导体晶圆W，首先，如图3A所示，对光致抗蚀膜175进行图案化。光致抗蚀膜175的图案化能够利用公知的光刻技术实施。
接着，如图3B所示，将被图案化的光致抗蚀膜175作为掩模，通过等离子体蚀刻处理而对BARC膜170和SiON膜165进行蚀刻。
对于蚀刻BARC膜170和SiON膜165时的处理气体，没有特别限制，从以高长径比、高蚀刻速率地对BARC膜170和SiON膜165进行蚀刻的观点出发，优选使用四氟化碳(CF4)等碳氟化合物(CF)系气体和氧气(O2)的混合气体。
接着，如图3C所示，将SiON膜165作为掩模、通过等离子体蚀刻处理对ACL膜160进行蚀刻(S1000)。
对于蚀刻时的处理气体，没有特别限制，从抑制弧状弯曲的发生、形成所期望形状的开口部(孔或沟槽)的观点出发，优选使用氧气(O2)和氧硫化碳(COS)气体的混合气体。
在ACL膜160的蚀刻时，发生弧状弯曲即沿ACL膜160的沿与厚度方向垂直的方向截得的截面相对于SiON膜165的截面变大的问题。作为更具体的例子，如图3C所示，比起与SiON膜165相关的开口部的宽度H1，与ACL膜160相关的开口部的宽度H2(图3C中，将开口部的宽度最大之处的宽度设为H2)变大。
针对弧状弯曲发生的理由，简单地进行说明。蚀刻中，处理气体受到高频电力而变为等离子体从而产生离子(和自由基)，它们与处理对象物碰撞来进行蚀刻。离子主要是向图3A～3E的垂直向下方向射入，但由于等离子体中的分子的碰撞导致离子散射等，从而以相对于前述的垂直方向下方向具有入射角地被射入。即，离子与ACL膜160的侧壁部180碰撞而发生弧状弯曲。一般而言，如图3C所示，由于弧状弯曲，ACL膜160的前述截面形状在接近作为掩模的SiON膜165的一侧变大。即，存在ACL膜160的顶部截面形状比底部截面形状更大的倾向。
为了满足近年来半导体装置的小型化要求，即使微量的弧状弯曲，也优选抑制其发生。由于弧状弯曲的发生，产生ACL膜160中的相邻的开口部之间的分隔壁宽度不足而ACL膜160破损的掩模断裂等问题。
因此，本实施方式中，如图3D所示，作为第2工序，利用含硅气体的等离子体至少在蚀刻对象膜(图3A～3E的例中，为ACL膜160)的侧壁部180的至少一部分沉积含硅膜185(S2000)。
作为含硅气体，只要是能够通过使用该含硅气体的等离子体CVD(化学气相沉积)在蚀刻对象膜(图3A～3E的例中，为ACL膜160)的侧壁部180的至少一部分沉积含硅膜的气体，就没有特别限制。本实施方式中，作为一个例子，使用了四氯化硅(SiCl4)、四氟化硅(SiF4)等含硅气体与氢气(H2)等还原性气体以及包含氮气(N2)、稀有气体(例如氦气(He))等非活性气体的稀释气体的混合气体。由此在ALC膜160的侧壁部180沉积包含硅、氧化硅(SiO、SiO2等)和/或氮化硅(Si3N4等)等的含硅膜185。
该第2工序中，包含含硅气体的处理气体受到高频电力而变为等离子体从而产生离子、自由基，它们有助于成为沉积物。如前所述，由于等离子体中的分子碰撞导致的离子散射等，离子以相对于图3C的垂直向下方向具有入射角地被射入。因此，ACL膜160的侧壁部180的含硅膜具有与底部相比更容易在顶部沉积这样的倾向。即，本实施方式的第2工序可以说是有效改善弧状弯曲形状的工艺，通过第2工序能够形成良好的垂直加工形状的开口部。另外，能够维持底部的线宽(CD：Critical Dimension，临界尺寸)。进而，与在SiON膜165上的含硅膜的沉积量相比，在底部的含硅膜的沉积量小，因此能够增大掩模的剩余量、能够形成具有高长径比的开口部。
接着，如图3E所示，将该含硅膜185、SiON膜165以及ACL膜160等在氧化膜155上的膜结构作为掩模，对氧化膜155进行蚀刻。结果，如图3E所示，由于通过第2工序，形成了良好的垂直加工形状的开口部，因此即便在氧化膜155的蚀刻时，也能够形成弧状弯曲被抑制的垂直加工形状的开口部。
需要说明的是，以图3C所示的例子中，示出了通过第1工序中的ACL膜160的蚀刻，使下层的氧化膜155暴露到用于实施第2工序的例子。但是，本实施方式不限定于该点，也可以一边重复第1工序和第2工序一边进行ACL膜160的蚀刻而使氧化膜155暴露的工艺。一般来说，例如也可以在第1工序的中途发生弧状弯曲的规定时刻实施第2工序而改善弧状弯曲形状的侧壁部形状，然后再次实施第1工序(进而实施之后的第2工序)。此时，作为开始第2工序的时机，只要是在由第1工序中的弧状弯曲导致开口部的宽度变大、相邻开口部间的隔壁的宽度不足之前，就不特别地限定。另外，第1工序和第2工序也可以重复地实施。
另外，图3A～3E的例中，对于选择ACL膜160作为蚀刻对象膜且在该蚀刻时发生弧状弯曲而通过第2工序改善弧状弯曲的实施例进行说明，但本发明不限定于此，也可以使用其它膜作为蚀刻对象膜。例如，即使在图3E的氧化膜155的蚀刻时发生弧状弯曲的情况下，也可以通过第2工序在该氧化膜155的侧壁部的至少一部分沉积含硅膜而改善弧状弯曲。
接着，列举具体的本实施方式，针对本实施方式的等离子体蚀刻方法，进一步详细地进行说明。
(第1实施方式)
第1实施方式中，针对证实了本实施方式的等离子体蚀刻方法能够改善弧状弯曲的本实施方式例进行了说明。
本实施方式中，使用预先在硅基材150的表面依次层叠有氧化膜155、ACL膜160、SiON膜165、防反射膜170(BARC膜170)以及光致抗蚀膜175的半导体晶圆W。另外，在本实施方式的等离子体蚀刻方法之前，将光致抗蚀膜175图案化成规定图案，将该光致抗蚀膜175作为掩模而对防反射膜170和SiON膜165进行蚀刻(图案化)。
对该半导体晶圆W实施第1工序即等离子体蚀刻工序和第2工序即含硅膜沉积工序。
作为第1工序和第2工序的工艺条件，设为：
(第1工序的工艺条件)
压力：10mT(1.33Pa)
功率：第1高频电力/1000W、
上部电极的电位：0V
气体流量：O2气体/COS气体200/17sccm
蚀刻时间：120秒
(第2工序的工艺条件)
压力：300mT(40Pa)
功率：第1高频电力/250W、第2高频电力/300W
气体流量：SiCl4气体/He气体/H2气体50/600/150sccm
沉积时间：60秒。
图4A～4B中示出了用于说明本实施方式所述的等离子体蚀刻方法的效果的一个例子的SEM图像。更具体而言，图4A为第1工序后且第2工序前的SEM图像，图4B为第2工序后的SEM图像。
由图4A与图4B的SEM图像的比较可知，通过实施第2工序能够得到垂直加工形状良好的开口部(hole，洞)。
另外，对于图4A和图4B的半导体晶圆W求出“弧状弯曲CD”和“底部CD”。需要说明的是，本说明书中，关于“弧状弯曲CD”和“底部CD”分别涉及相邻的ACL膜160的图案间的宽度，将最宽的宽度定义为“弧状弯曲CD”、将开口部的下端的宽度定义为“底部CD”。
图4A中的“弧状弯曲CD”为130nm、“底部CD”为86nm。另一方面，图4B中的“弧状弯曲CD”为110nm、“底部CD”为76nm。由这些结果可以确认，通过第2工序能够改善弧状弯曲。另外，可以确认，含硅膜有容易在弧状弯曲形状部分沉积的倾向，能够维持底部的CD。
[第1实施方式的变形例]
针对作为第1实施方式的变形例的、进一步将ACL膜160作为掩模对氧化膜155进行蚀刻的本实施方式例子进行说明。
本实施方式中，使用了预先在硅基材150的表面依次层叠有氧化膜155、ACL膜160、SiON膜165、防反射膜170(BARC膜170)以及光致抗蚀膜175的半导体晶圆W。另外，在本实施方式的等离子体蚀刻方法之前，将光致抗蚀膜175图案化成规定图案，将该光致抗蚀膜175作为掩模对防反射膜170和SiON膜165进行图案化。
对该半导体晶圆W实施第1工序即等离子体蚀刻工序和第2工序即含硅膜沉积工序。
作为第1工序和第2工序的工艺条件，设为：
(第1工序的工艺条件)
压力：10mT(1.33Pa)
功率：第1高频电力/1000W、
上部电极的电位：0V
气体流量：O2气体/COS气体200/17sccm
蚀刻时间：2分钟
(第2工序的工艺条件)
压力：300mT(40Pa)
功率：第1高频电力/250W、第2高频电力/300W
气体流量：SiCl4气体/He气体/H2气体50/600/150sccm
沉积时间：15秒。
对得到的半导体晶圆W，通过将ACL膜160作为掩模的等离子体蚀刻方法而对氧化膜155进行蚀刻。
作为蚀刻条件，
压力：40mT(5.33Pa)
功率：第1高频电力/1200W、第2高频电力/3000W
上部电极的电位：300V
气体流量：C4F6气体/CF4气体/Ar气体/O2气体32/24/600/40sccm
蚀刻时间：150秒。
图5A～5D中示出了用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。更具体而言，图5A为第2工序的工序后的SEM图像；图5B为对图5A的半导体晶圆W的氧化膜155进行蚀刻后的SEM图像。另外，作为比较例，在图5C中示出刚进行第1工序之后的SEM图像；图5D中示出第1工序后且不经过第2工序而对氧化膜155进行蚀刻后的SEM图像。
由图5B与图5D的比较可知，实施了第2工序的图5B中示出的本实施方式中，可以得到改善了弧状弯曲和缩颈等且垂直加工形状良好的洞(hole)。
图5B中的掩模剩余量为506nm，氧化膜155的上端的开口宽度(以下，称为Top CD)为87nm。另外，图5D中的掩模剩余量为446nm，氧化膜155的Top CD为100nm，弧状弯曲CD为100nm。
以上，从第1实施方式和第1实施方式的变形例可知，本实施方式的等离子体蚀刻方法能够以大致垂直、缩颈和弧状弯曲小的形状来形成微细孔、高长径比的洞。
(第2实施方式)
第2实施方式中，针对确认了第2工序中的含硅气体的流量与含硅膜的成膜量之间的关系的本实施方式例进行说明。
本实施方式中，使用了预先在硅基材150的表面上依次层叠有氧化膜155、ACL膜160、SiON膜165、防反射膜170(BARC膜170)以及光致抗蚀膜175的半导体晶圆W。另外，在本实施方式的等离子体蚀刻方法之前，将光致抗蚀膜175图案化成规定图案，将该光致抗蚀膜175作为掩模而对防反射膜170和SiON膜165进行图案化。
对该半导体晶圆W实施第1工序即等离子体蚀刻工序和第2工序即含硅膜沉积工序。
作为第1工序和第2工序的工艺条件，设为(第1工序的工艺条件)
压力：10mT(1.33Pa)
功率：第1高频电力/1000W、
上部电极的电位：0V
气体流量：O2气体/COS气体200/17sccm
蚀刻时间：120秒
(第2工序的工艺条件)
压力：300mT(40Pa)
功率：第1高频电力/250W、第2高频电力/300W
气体流量：SiCl4气体/He气体/H2气体可变(10、30或50sccm)/600/150sccm沉积时间：20秒。
图6A～6D中示出了用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。更具体而言，图6A为第2工序时的SiCl4气体的流量为10sccm的本实施方式的SEM图像；图6B为SiCl4气体的流量为30sccm的本实施方式的SEM图像；图6C为SiCl4气体的流量为50sccm的本实施方式的SEM图像。另外，图6D中，作为比较的本实施方式，示出了未实施第2工序的本实施方式的SEM图像。
图6A～图6D中的“弧状弯曲CD”分别为120nm、117nm、117nm、124nm。另外，图6A～图6D中的“底部CD”分别为80nm、76nm、76nm、84nm。由这些结果可知，通过增加含硅气体的气体流量，沉积的含硅膜185的沉积速度增大。但是，如图6C所示，可知开口部被含硅膜185闭塞并且洞内部的沉积速度下降。
以上，由第2的实施方式可知，在本实施方式的等离子体蚀刻方法的第2工序中，通过增大含硅气体的流量，含硅膜的沉积速度增大。
(第3实施方式)
第3实施方式中，针对选择氧化膜155作为蚀刻对象膜的实施方式进行说明。
本实施方式中，使用了预先在硅基材150的表面依次层叠有氧化膜155、ACL膜160、SiON膜165、防反射膜170(BARC膜170)以及光致抗蚀膜175的半导体晶圆W。另外，在本实施方式的等离子体蚀刻方法之前，将光致抗蚀膜175图案化成规定图案并将该光致抗蚀膜175作为掩模对防反射膜170和SiON膜165进行图案化。
对该半导体晶圆W实施：作为第1工序的ACL膜160的等离子体蚀刻工序；和作为第2工序的在ACL膜160的侧壁部沉积含硅膜的工序，进而实施：作为第1’工序的氧化膜155的等离子体蚀刻工序；和作为第2’工序的在ACL膜160和氧化膜155的侧壁部沉积含硅膜的工序。
作为各个工序的工艺条件，设为
(第1工序的工艺条件)
压力：10mT(1.33Pa)
功率：第1高频电力/1000W、
上部电极的电位：0V
气体流量：O2气体/COS气体200/17sccm
蚀刻时间：120秒
(第2工序的工艺条件)
压力：300mT(40Pa)
功率：第1高频电力/250W、第2高频电力/300W
气体流量：SiCl4气体/He气体/H2气体50/600/150sccm
沉积时间：15秒
(第1’工序的工艺条件)
压力：40mT(5.33Pa)
功率：第1高频电力/1200W、第2高频电力/3000W
上部电极的电位：300V
气体流量：C4F6气体/CF4气体/Ar气体/O2气体32/24/600/40sccm
蚀刻时间：160秒
(第2’工序的工艺条件)
压力：300mT(40Pa)
功率：第1高频电力/250W、第2高频电力/300W
气体流量：SiCl4气体/He气体/H2气体50/600/150sccm
沉积时间：20秒。
对于得到的半导体晶圆W，对氧化膜155进行等离子体蚀刻。
作为蚀刻条件，设为：
压力：40mT(5.33Pa)
功率：第1高频电力/1200W、第2高频电力/3000W
上部电极的电位：300V
气体流量：C4F6气体/CF4气体/Ar气体/O2气体32/24/600/40sccm
蚀刻时间：50秒。
图7A～7B中示出了用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。更具体而言，图7A为第2’工序后实施了涉及上述的氧化膜155的等离子体蚀刻处理后的SEM图像；图7B为作为参考例的未实施第2’工序的情况下的SEM图像。
图7A中相邻图案间的最大宽度为97nm、掩模剩余量为414nm。另一方面，图7B中相邻图案间的最大宽度为107nm、掩模剩余量为410nm。
以上，从第3实施方式可知，即使将ACL膜以外的膜作为蚀刻对象膜进行蚀刻的情况下，通过利用第2工序在开口部的侧壁部沉积含硅膜，从而能够改善弧状弯曲形状。
(第4实施方式)
第4实施方式中，针对1个蚀刻对象膜实施的多个第1工序和第2工序的实施方式进行说明。
对以第3实施方式得到的半导体晶圆W实施：作为第1”工序(对应权利要求书中的第3工序)的氧化膜155的等离子体蚀刻工序；和作为第2”工序(对应权利要求书中的第4工序)的在ACL膜160和氧化膜155的侧壁部沉积含硅膜的工序。
作为工艺条件，
(第1”工序的工艺条件)
对于得到的半导体晶圆W，对氧化膜155进行等离子体蚀刻。
作为蚀刻条件，设为
压力：40mT(5.33Pa)
功率：第1高频电力/1200W、第2高频电力/3000W
上部电极的电位：300V
气体流量：C4F6气体/CF4气体/Ar气体/O2气体32/24/600/40sccm
蚀刻时间：50秒
(第2”的工序的工艺条件)
压力：300mT(40Pa)
功率：第1高频电力/250W、第2高频电力/300W
气体流量：SiCl4气体/He气体/H2气体可变(10、30或50sccm)/600/150sccm沉积时间：20秒。
另外，对于第2”的工序之后的半导体晶圆W，对氧化膜155进行等离子体蚀刻。
作为蚀刻条件，设为：
压力：40mT(5.33Pa)
功率：第1高频电力/1200W、第2高频电力/3000W
上部电极的电位：300V
气体流量：C4F6气体/CF4气体/Ar气体/O2气体32/24/600/40sccm
蚀刻时间：50秒。
图8A～8B中示出了用于说明本实施方式所述的等离子体蚀刻方法的效果的其它例子的SEM图像。更具体而言，图8A为第2”的工序后实施涉及上述的氧化膜155的等离子体蚀刻处理后的SEM图像；图8B为作为参考例的未实施第2”工序的情况下的SEM图像。
图8A中相邻图案间的最大宽度为103nm。另一方面，图8B中相邻图案间的最大宽度为117nm。
以上，由第4实施方式可知，通过重复第1工序和第2工序，不仅能够改善弧状弯曲形状还能进行等离子体蚀刻。
需要说明的是，本发明不限定于上述本实施方式列举的结构等，也可以与其它要素组合等组合。关于这些问题，可以在不超出本发明的宗旨的范围内进行变更，可以根据其应用方式适宜地确定。
本申请基于2013年5月15日申请的日本国专利申请第2013-102969号，主张其优先权，本申请援引该日本国申请的全部内容作为参照。
符号的说明
1 等离子体蚀刻装置
10 腔室
15 气体供给源
20 下部电极
25 上部电极
30 电力供给装置
32 第1高频电源
33 第1匹配器
34 第2高频电源
35 第2匹配器
40 屏蔽环
45 气体导入口
50 扩散室
55 气体供给孔
60 排气口
65 排气装置
100 控制装置
105 CPU
110 RAM
150 硅基材
155 氧化膜
160 ACL膜
165 SiON膜
170 防反射膜
175 光致抗蚀膜
180 侧壁部
185 含硅膜
G 闸阀
W 晶圆

Claims (8)

1.一种等离子体蚀刻方法，其对包含蚀刻对象膜和具有第1开口部的被图案化的掩模的被处理体进行等离子体蚀刻，所述方法具有：
第1工序：使用所述掩模对所述蚀刻对象膜进行等离子体蚀刻，在所述蚀刻对象膜形成第2开口部；和
第2工序：利用含硅气体的等离子体在通过所述第1工序蚀刻了的所述蚀刻对象膜的侧壁部的至少一部分沉积含硅膜，
所述第1工序的结果，所述蚀刻对象膜的所述第2开口部的至少一部分的宽度比所述掩模的所述第1开口部的宽度变宽，
在所述第2工序中，以所述蚀刻对象膜的所述第2开口部的整体的宽度接近所述掩模的所述第1开口部的宽度的方式，在所述侧壁部的至少一部分沉积所述含硅膜。
2.根据权利要求1所述的等离子体蚀刻方法，其中，所述含硅气体包含四氯化硅或四氟化硅、以及还原性气体。
3.根据权利要求1所述的等离子体蚀刻方法，其中，所述被处理体包含非晶碳层膜、和被图案化成规定图案的无机膜的层叠膜，
所述第1工序包括下述工序：利用包含氧气和氧硫化碳气体的处理气体的等离子体、使用包含所述无机膜的所述掩模对所述非晶碳层膜进行蚀刻。
4.根据权利要求3所述的等离子体蚀刻方法，其中，所述被处理体在所述非晶碳层膜的与所述无机膜相反侧的面形成有氧化膜，
通过重复进行所述第1工序和所述第2工序，使所述氧化膜暴露。
5.根据权利要求4所述的等离子体蚀刻方法，其还具有：
第3工序：使用包含所述非晶碳层膜的掩模对所述氧化膜进行等离子体蚀刻；和
第4工序：利用含硅气体的等离子体在通过所述第3工序蚀刻了的所述氧化膜的侧壁部的至少一部分沉积含硅膜。
6.根据权利要求5所述的等离子体蚀刻方法，其中，所述第3工序使用包含碳氟化合物系气体的处理气体的等离子体进行等离子体蚀刻。
7.根据权利要求5所述的等离子体蚀刻方法，其中，重复进行所述第3工序和所述第4工序。
8.根据权利要求3所述的等离子体蚀刻方法，其中，
所述被处理体在所述无机膜的与所述非晶碳层膜相反侧的面依次形成有防反射膜、和被图案化成规定图案的抗蚀膜，
所述方法包括下述工序：在所述第1工序之前，利用包含碳氟化合物系气体的处理气体的等离子体、将所述抗蚀膜作为掩模，对所述防反射膜和所述无机膜进行蚀刻。
CN202010276188.8A 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置 Pending CN111326413A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013102969A JP2014225501A (ja) 2013-05-15 2013-05-15 プラズマエッチング方法及びプラズマエッチング装置
JP2013-102969 2013-05-15
CN201480027582.0A CN105210178A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480027582.0A Division CN105210178A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置

Publications (1)

Publication Number Publication Date
CN111326413A true CN111326413A (zh) 2020-06-23

Family

ID=51898329

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201480027582.0A Pending CN105210178A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置
CN202010276188.8A Pending CN111326413A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置
CN201910938685.7A Pending CN110729187A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480027582.0A Pending CN105210178A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910938685.7A Pending CN110729187A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置

Country Status (6)

Country Link
US (4) US10163653B2 (zh)
JP (1) JP2014225501A (zh)
KR (1) KR102166970B1 (zh)
CN (3) CN105210178A (zh)
TW (1) TWI642101B (zh)
WO (1) WO2014185351A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101990332B1 (ko) * 2016-03-28 2019-06-18 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 방법 및 플라스마 처리 장치
JP2018206913A (ja) 2017-06-02 2018-12-27 東京エレクトロン株式会社 部材及びプラズマ処理装置
JP6833657B2 (ja) * 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
CN111293041B (zh) * 2018-12-06 2024-07-23 东京毅力科创株式会社 蚀刻处理方法和基板处理装置
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
US12165878B2 (en) * 2019-02-27 2024-12-10 Lam Research Corporation Semiconductor mask reshaping using a sacrificial layer
JP7390165B2 (ja) * 2019-02-28 2023-12-01 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7323409B2 (ja) * 2019-10-01 2023-08-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
CN111243950B (zh) * 2020-01-16 2023-12-22 北京北方华创微电子装备有限公司 一种刻蚀方法
JP7426840B2 (ja) * 2020-01-28 2024-02-02 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7390199B2 (ja) * 2020-01-29 2023-12-01 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
JP7557969B2 (ja) * 2020-01-29 2024-09-30 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
US12112954B2 (en) * 2020-01-29 2024-10-08 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
US20220375763A1 (en) * 2020-01-30 2022-11-24 Sony Semiconductor Solutions Corporation Semiconductor device and etching method
US12266534B2 (en) * 2020-06-15 2025-04-01 Tokyo Electron Limited Forming a semiconductor device using a protective layer
CN112216651A (zh) * 2020-10-30 2021-01-12 上海华力微电子有限公司 浅沟槽隔离结构的形成方法
US11424120B2 (en) 2021-01-22 2022-08-23 Tokyo Electron Limited Plasma etching techniques
KR102898977B1 (ko) 2021-12-13 2025-12-11 삼성전자주식회사 플라즈마 식각 장치, 이를 이용한 플라즈마 식각 방법 및 이를 이용한 반도체 소자 제조 방법
US12327731B2 (en) 2022-02-25 2025-06-10 Samsung Electronics Co., Ltd. Etching gas mixture and method of manufacturing integrated circuit device using the same
KR20250145626A (ko) * 2023-02-13 2025-10-13 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US20240371655A1 (en) * 2023-05-04 2024-11-07 Tokyo Electron Limited Protection Layer Formation during Plasma Etching Conductive Materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197414A (ja) * 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
JP2006278436A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
US20070026677A1 (en) * 2002-10-11 2007-02-01 Lam Research Corporation Method for plasma etching performance enhancement
US20090045165A1 (en) * 2007-08-17 2009-02-19 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473377B2 (en) 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
DE10228807B4 (de) * 2002-06-27 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Mikrostrukturelementen
WO2004079347A1 (en) * 2003-03-07 2004-09-16 Pfizer Products Inc. Method of analysis of nir data
KR100541152B1 (ko) * 2003-07-18 2006-01-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성 방법
US7416676B2 (en) * 2005-02-16 2008-08-26 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP4515278B2 (ja) * 2005-02-16 2010-07-28 東京エレクトロン株式会社 エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
MY148830A (en) * 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US8901004B2 (en) * 2009-07-27 2014-12-02 Lam Research Corporation Plasma etch method to reduce micro-loading
US8153520B1 (en) * 2009-08-03 2012-04-10 Novellus Systems, Inc. Thinning tungsten layer after through silicon via filling
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
JP5563860B2 (ja) 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
ES2401548T3 (es) * 2010-07-27 2013-04-22 The Procter And Gamble Company Equipo y procedimiento para transferir un material sustrato y un material en forma de partículas
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8679358B2 (en) * 2011-03-03 2014-03-25 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197414A (ja) * 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
US20070026677A1 (en) * 2002-10-11 2007-02-01 Lam Research Corporation Method for plasma etching performance enhancement
JP2006278436A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
US20090045165A1 (en) * 2007-08-17 2009-02-19 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体

Also Published As

Publication number Publication date
US10707091B2 (en) 2020-07-07
US12062522B2 (en) 2024-08-13
US20190088497A1 (en) 2019-03-21
US10163653B2 (en) 2018-12-25
TWI642101B (zh) 2018-11-21
TW201501202A (zh) 2015-01-01
KR102166970B1 (ko) 2020-10-16
JP2014225501A (ja) 2014-12-04
US20200294812A1 (en) 2020-09-17
US20220262646A1 (en) 2022-08-18
WO2014185351A1 (ja) 2014-11-20
CN110729187A (zh) 2020-01-24
US20160086817A1 (en) 2016-03-24
KR20160008499A (ko) 2016-01-22
US11355352B2 (en) 2022-06-07
CN105210178A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
CN111326413A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN102822943B (zh) 掩模图案的形成方法以及半导体装置的制造方法
CN111627807B (zh) 等离子处理方法以及等离子处理装置
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
US7977242B2 (en) Double mask self-aligned double patterning technology (SADPT) process
CN101131927A (zh) 增强等离子体蚀刻性能的方法
US20070026677A1 (en) Method for plasma etching performance enhancement
JP7812048B2 (ja) 炭素含有材料の周期的プラズマエッチング
CN100477135C (zh) 一种在沟槽蚀刻中降低线条边缘粗糙度的方法及其半导体器件
TWI878262B (zh) 基板處理方法
CN103081074A (zh) 蚀刻方法、基板处理方法、图案形成方法、半导体元件的制造方法及半导体元件
TW201724252A (zh) 蝕刻方法
JP6415636B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4522892B2 (ja) 微細パターン形成方法
TW202435268A (zh) 用於介電蝕刻的經由表面改質之側壁無機鈍化
TW202422701A (zh) 高深寬比接點(harc)蝕刻
JP2020177958A (ja) 基板処理方法及び基板処理装置
CN113097056B (zh) 半导体器件的形成方法
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料
JPH1092792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200623