[go: up one dir, main page]

CN111324002A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN111324002A
CN111324002A CN201910795188.6A CN201910795188A CN111324002A CN 111324002 A CN111324002 A CN 111324002A CN 201910795188 A CN201910795188 A CN 201910795188A CN 111324002 A CN111324002 A CN 111324002A
Authority
CN
China
Prior art keywords
mask
mask pattern
pattern
rectangular
hexagonal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910795188.6A
Other languages
English (en)
Other versions
CN111324002B (zh
Inventor
姜明昊
李载明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111324002A publication Critical patent/CN111324002A/zh
Application granted granted Critical
Publication of CN111324002B publication Critical patent/CN111324002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

提供了如下所述的一种制造半导体器件的方法。生成掩模布局，该掩模布局用于形成包括矩形凹口的多高度单元的目标图案。从掩模布局中检测与矩形凹口相对应的初步矩形掩模图案。多高度单元由在一个方向上布置并彼此连接的标准单元形成，并且矩形凹口设置在两个相邻的标准单元之间。响应于检测到初步矩形掩模图案，将六边形掩模图案放置在初步矩形掩模图案的至少一个短边上，以生成组合掩模图案。组合掩模图案的外边界保留在掩模布局中并且对应于目标图案的矩形凹口。基于组合掩模图案，形成目标掩模和半导体器件。

Description

制造半导体器件的方法
相关申请的交叉引用
本申请要求于2018年12月13日向韩国知识产权局提交的韩国专利申请号10-2018-0161175的优先权，其公开内容通过引用的方式整体并入此文中。
背景技术
本发明构思涉及一种设计光学邻近校正(OPC)前掩模布局的方法、OPC方法以及通过使用OPC方法制造掩模的方法。
在半导体工艺中，可以执行使用掩模的光刻工艺，以在诸如晶片之类的半导体衬底上形成图案。掩模可以被称为图案转录物，其中在透明衬底上形成了不透明材料的图案。掩模制造工艺将简单描述如下。首先，在设计出所请求的电路以及该电路的布局之后，通过OPC获得的最终掩模数据作为掩模流片(MTO)设计数据进行发送。然后，通过基于MTO设计数据执行掩模数据准备(MDP)并且执行前道工序(FEOL)(如曝光工艺)和后道工序(FEOL)(如缺陷测试)，可以制造出掩模。
发明内容
本发明构思提供了一种掩模布局生成方法、光学邻近校正(OPC)方法以及使用OPC方法制造掩模的方法，在该掩模布局生成方法中，通过有效地控制多高度单元中的矩形凹口的拐角圆化现象，可以通过一个掩模实现多高度单元。
根据本发明构思的示例性实施例，提供了如下所述的一种制造半导体器件的方法。生成掩模布局，该掩模布局用于形成包括矩形凹口的多高度单元的目标图案。从掩模布局中检测与多高度单元的矩形凹口相对应的初步矩形掩模图案。多高度单元由在第一方向上布置并彼此连接的标准单元形成，并且矩形凹口设置在两个相邻的标准单元之间。响应于检测到初步矩形掩模图案，将六边形掩模图案放置在初步矩形掩模图案的至少一个短边上，以生成初步矩形掩模图案和六边形掩模图案的组合掩模图案。组合掩模图案的外边界保留在掩模布局中并且对应于目标图案的矩形凹口。基于组合掩模图案，形成目标掩模和半导体器件。
根据本发明构思的示例性实施例，提供了如下所述的一种制造半导体器件的方法。生成OPC前掩模布局。OPC前掩模布局包括凹口设计，该凹口设计的边界对应于初步矩形掩模图案和六边形掩模图案的组合掩模图案的外边界，该六边形掩膜图案放置在初步矩形掩模图案的至少一边上。将组合掩模图案的六边形掩模图案的边缘划分成分段。组合掩模图案的六边形掩模图案的边缘放置于初步矩形掩模图案的外侧。将具有多个分段的OPC前掩模布局的掩模数据输入到光学邻近校正(OPC)模型。通过仿真估计从组合掩模图案转录的第一目标图案的轮廓。计算边缘放置误差(EPE)，其是轮廓与预期目标图案的边缘之差。基于EPE确定多个分段中的每一个的位移。通过按照位移移动多个分段中的每一个，生成校正后的掩模布局。基于校正后的掩模布局，形成目标掩模和半导体器件。
根据本发明构思的示例性实施例，提供了如下所述的一种制造半导体器件的方法。生成OPC前掩模布局，以形成预期目标图案，该预期目标图案在衬底上包括多高度单元的矩形凹口。OPC前掩模布局包括六边形凹口设计，其中六边形掩模图案放置在与矩形凹口相对应的初步矩形掩模图案的至少一边上。将六边形凹口设计的六边形掩模图案的边缘划分成分段。将包括多个分段的掩模数据输入到光学邻近校正(OPC)模型。通过仿真使用具有多个分段的OPC前掩模布局来估计第一目标图案的轮廓。计算边缘放置误差(EPE)，其是第一目标图案的轮廓与预期目标图案的边缘之差。确定是否重新执行对第一目标图案的轮廓的估计。当确定不重新执行对第一目标图案的轮廓的估计时，确定最终掩模数据。生成最终掩模数据，作为掩模流片(MTO)设计数据。基于MTO设计数据，生成掩模形成数据。基于掩模形成数据对掩模坯料执行曝光，以生成目标掩模。使用目标掩模形成半导体器件。
根据本发明构思的示例性实施例，提供了如下所述的一种OPC方法。当矩形凹口包括在目标图案中时，生成掩模布局，该掩模布局包括对应于凹口的六边形凹口设计。将六边形凹口设计的边缘划分成分段。实现了能够在不违反掩模规则检查(MRC)的情况下最小化拐角圆化现象的根据本发明构思生成的掩模布局。另外，在根据本发明构思的OPC方法中，基于通过上述工艺获得的掩模布局，在晶片上形成多高度单元结构的目标图案，因此通过使用一个掩模制造出了具有包括凹口的多高度单元结构的目标图案。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1是示意性地示出了根据本发明构思的实施例的光学邻近校正(OPC)方法的过程的流程图；
图2A和图2B是示出了抑制拐角圆化现象的方法的构思图；
图3是根据本发明构思的实施例的在OPC方法中包括六边形凹口设计的布局的构思图；
图4是详细示出了在图1的OPC方法中设计六边形凹口设计的布局的过程的流程图；
图5A至图5C是示出了根据本发明构思的实施例的在OPC方法中将六边形图案的边缘划分成分段并计算边缘放置误差(EPE)的过程的构思图；
图6是示出了包括六边形凹口设计的布局的一部分的放大图，以用于描述EPE计算和分段位移的构思；
图7是示出了多高度单元结构的平面图；
图8是在图7的多高度单元结构中更详细地示出了矩形凹口的平面图；
图9A至图9C是示出了根据由拐角圆化现象引起的劣化来确定是否使用掩模的参考的构思图；
图10示出了多高度单元的显影后检查(ADI)照片，该多高度单元包括通过传统OPC方法和图1的OPC方法基于掩模布局而形成的凹口；
图11是示出了根据本发明构思的实施例的制造掩模的方法的过程的流程图；以及
图12是使用根据本发明构思的示例性实施例形成的掩模图案制作多高度单元的流程图。
具体实施方式
通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例。相同的部件由相同的附图标记表示，并且将省略其重复描述。
图1是示意性地示出了根据本发明构思的实施例的光学邻近校正(OPC)方法的过程的流程图。
参考图1，在根据当前实施例的OPC方法中，首先在操作S110中设计六边形凹口设计的OPC前掩模布局。在此，在掩模上的图案中所包括的六边形凹口设计中，为了形成包括矩形凹口的目标图案，将掩模上的与目标图案的凹口相对应的矩形图案(即，初步矩形掩模图案)的至少一边改变为六边形图案。另一方面，使用掩模通过曝光工艺在诸如晶片之类的衬底上形成目标图案。另外，可以使用OPC方法将OPC前掩模布局转换为最终掩模数据，并且可以在掩模(如坯料掩模)上形成最终掩模数据。也就是说，六边形凹口设计的布局可以包括针对掩模上的图案的六边形凹口设计。将参考图3详细描述六边形凹口设计的形状。详细描述了生成OPC前掩模布局。OPC前掩模布局可以包括掩模数据，该掩模数据用于形成包括矩形凹口的多高度单元的目标图案。在生成OPC前掩模布局时，可以从掩模布局中检测与多高度单元的矩形凹口相对应的初步矩形掩模图案。初步矩形掩模图案可以对应于稍后将描述的图2B的矩形图案No′。稍后将参考图7和图8描述多高度单元。多高度单元可以由在第一方向上布置并彼此连接的多个标准单元形成。矩形凹口可以设置在多个标准单元中的两个相邻的标准单元之间。如果检测到初步矩形掩模图案，则六边形掩模图案可以放置在初步矩形掩模图案的至少一个短边上，以生成初步矩形掩模图案和六边形掩模图案的组合掩模图案。组合掩模图案的外边界可以保留在OPC前掩模布局中并且对应于目标图案的矩形凹口。检测初步矩形掩模图案可以包括：1)在对两个斩切掩模图案执行光学邻近校正(OPC)的过程中，在两个斩切掩模图案放置在至少一个短边中的第一边上的情况下，确定两个斩切掩模图案是否相互影响或是否影响两个斩切掩模图案之间的第一短边，两个斩切掩模图案分别在对角线方向上形成在至少一个短边中的第一短边的两个顶点处，并且2)如果两个斩切掩模图案被确定为相互影响或影响两个斩切掩模图案之间的第一短边，则在初步矩形掩模图案的至少一个短边上执行对六边形掩模图案的放置，而不是在初步矩形掩模图案的至少一个短边上放置两个斩切图案。两个斩切掩模图案中的每一个可以对应于稍后将描述的图2A的斩切图案Pch。在示例性实施例中，检测初步矩形掩模图案包括：确定初步矩形掩模图案的第一边是否具有等于预定值的长度。在示例性实施例中，预定值可以对应于多个标准单元中的一个标准单元的高度。在图7中，n型单元区域的两个标准单元具有图2B的矩形凹口No。参考将更加详细描述的图3，组合掩模图案的六边形掩模图案HP可以包括第一边①、第二边②、第三边③、第四边④和第五边⑤，其中第一边①和第二边②围绕初步矩形掩模图案的短边与初步矩形掩模图案的第一长边相交的第一顶点，第四边④和第五边⑤围绕所述短边与初步矩形掩模图案的第二长边相交的第二顶点，并且第三边③将第二边②连接到第四边④。第一边至第五边可以位于初步矩形掩模图案的外侧，并且面向第三边的第六边不存在于组合掩模图案中。
如上所述，掩模上的图案通过曝光工艺转录到衬底上，因此可以在衬底上形成目标图案。然而，由于曝光工艺的特性，目标图案的形状通常可以与掩模图案的形状不同。另一方面，当目标图案包括多高度单元结构时，矩形凹口可以存在于多高度单元结构中。将参考图7详细描述多高度单元结构和矩形凹口。
接下来，在操作S120中，将六边形凹口设计的边缘划分成多个分段。分段可以表示对应于六边形凹口设计的边缘的直线段或者关于该线段的数据。可以通过预定划分规则将六边形凹口设计的边缘划分成多个分段。分段的长度和划分规则可以由执行OPC方法的用户设定。在根据当前实施例的OPC方法中，将参考图3详细描述操作S120，在该操作中，将六边形凹口设计的边缘划分成分段。
作为参考，随着要在晶片上形成的目标图案更精细，光学邻近效应(OPE)(例如，目标图案的失真)可能由于曝光工艺中相邻图案之间的影响而发生。为了解决这一问题，在OPC方法中，对掩模图案的布局进行校正或预失真，以避免OPE的发生。OPC方法分为基于规则的OPC方法和基于仿真或基于模型的OPC方法。例如，根据当前实施例的OPC方法可以是基于模型的OPC方法。在基于模型的OPC方法中，由于仅使用了代表性图案的测量结果而不是对所有测试图案进行测量，因此在时间和成本方面可能是有利的。
然后，在操作S130中，将具有多个分段的OPC前掩模布局的掩模数据输入到OPC模型，并且通过仿真估计目标图案的轮廓。OPC模型是一种用于估计目标图案的轮廓的仿真模型。可以将各种基本数据作为输入数据输入到OPC模型。在此，基本数据可以包括关于分段的掩模数据。另外，基本数据可以包括关于光刻胶(PR)的信息数据，例如，厚度、折射率和介电常数，并且可以包括源图上的关于照明系统的形状的数据。基本数据并不局限于上述示例性数据项。另一方面，掩模数据可以包括诸如图案的形状、图案的位置、图案的测量种类(对空间或线条的测量)和基本测量值之类的数据。
目标图案的轮廓(作为使用OPC模型通过仿真而获得的结果)可以对应于使用掩模通过曝光工艺要在晶片上形成的目标图案的形状。在此，晶片上的图案可以对应于例如显影后检查(ADI)图案。因此，OPC方法的目的在于：使轮廓尽可能与目标图案的形状相似。
在估计出目标图案的轮廓之后，在操作S140中，针对每个分段计算边缘放置误差(EPE)。可以通过以下等式(1)计算EPE。
EPE＝预期目标图案-通过仿真获得的目标图案的轮廓......(1)
EPE可以表示预期目标图案与轮廓的边缘之间的距离或差。在此，预期目标图案类似于目标图案。然而，鉴于曝光工艺中存在着拐角圆化现象，在预期目标图案中可以将最小的圆化形状应用于拐角。例如，预期目标图案可以包括拐角圆化现象的允许程度。
一般情况下，当EPE较大时，预期目标图案与轮廓之差也较大，这可能意味着：相应掩模的布局不适合于形成目标图案。因此，为了实现适合于形成目标图案的掩模的布局，可能需要的是通过改变掩模的布局来控制EPE不大于设定参考值的过程。
针对每个分段计算出EPE。可以在预期目标图案上选择用于通过分段计算出EPE的控制点。可以根据分段选择一个或多个控制点。另外，根据实施例，多个分段可以共用控制点。将参考图5A至图5C更详细地描述控制点选择以及根据该控制点选择的EPE计算。
在EPE计算之后，在操作S150中确定是否重新执行估计目标图案的轮廓的操作S130。例如，可以根据EPE是否不大于设定参考值来确定是否重新执行估计目标图案的轮廓的操作S130。具体地，当EPE大于设定参考值时，确定重新执行估计目标图案的轮廓的操作S130，并且当EPE不大于设定参考值时，可以确定不重新执行估计目标图案的轮廓的操作S130。
另一方面，根据实施例，可以通过将估计目标图案的轮廓的操作S130的重复次数与设定参考次数进行比较来确定是否重新执行估计目标图案的轮廓的操作S130。具体地，当估计目标图案的轮廓的操作S130的重复次数小于设定参考次数时，确定重新执行估计目标图案的轮廓的操作S130，并且当估计目标图案的轮廓的操作S130的重复次数对应于参考次数时，可以确定不重新执行估计目标图案的轮廓的操作S130。作为参考，可以基于当针对先前目标图案重复地执行估计目标图案的轮廓的操作S130时的平均次数或EPE达到设定参考值的最大次数来设定参考次数。
当重新执行估计目标图案的轮廓的操作S130时，可以在操作S160中确定分段的位移DIS。可以通过以下等式(2)来计算分段的位移DIS。
DIS＝EPE*FB......(2)
其中，作为反馈因子的FB可以由执行OPC方法的用户设定。FB通常可以大于-1且小于+1。然而，FB的值并不局限于此。在此，(-)和(+)可以表示移动方向。因此，分段的位移DIS表示当前分段移动的距离，并且可以小于EPE的绝对值。
当确定了分段的位移DIS时，在操作S170中，按照位移DIS使分段移动。分段的移动对应于六边形凹口设计的边缘的移动以及掩模上的包括六边形凹口设计的布局的变化。
然后，执行操作S130，以估计出目标图案的轮廓，并且通过将掩模数据输入到OPC模型来再次提取目标图案的轮廓。在此，通过移动而改变的分段的数据作为掩模数据被输入到OPC模型。例如，可以通过分段的移动生成校正后的掩模布局，并且当校正后的掩模布局没有生成预期目标图案时，可以将校正后的掩模布局重新输入到OPC模型。
当没有重新执行估计目标图案的轮廓的操作S130时，在操作S180中确定最终掩模数据。在此，最终掩模数据可以包括最终位置处的分段的数据。
一般情况下，通过首次执行OPC模型来估计目标图案的轮廓而获得的EPE可能会明显地偏离设定参考值。因此，在估计目标图案的轮廓的操作S130到按照位移DIS使分段移动的操作S170被重复了数次至数十次之后，可以确定出不重新执行估计目标图案的轮廓的操作S130。因此，可以将掩模数据(其包括分段的数据，所述分段是通过将按照位移DIS使分段移动的操作S170重复多次而被移动)确定为最终掩模数据。
在根据当前实施例的OPC方法中，基于包括六边形凹口设计的布局的设计，重复地执行通过OPC模型估计目标图案的轮廓的操作130到按照位移DIS使分段移动的操作S170并且还使EPE不大于设定参考值，从而对掩模的布局进行校正，使得轮廓与目标图案一致。更具体地，根据当前实施例的OPC方法包括：设计包括六边形凹口设计的布局的过程；以及将六边形凹口设计的边缘划分成分段的过程，其中，该六边形凹口设计是通过如下方式获得的：当目标图案中包括矩形凹口时，将掩模上的矩形图案的至少一边改变为六边形图案，以对应于凹口。另外，通过重复地执行通过OPC模型估计目标图案的轮廓的操作S130到按照位移DIS使分段移动的操作S170，使得EPE不大于设定参考值，同时还不违反掩模规则检查(MRC)，因此可以实现能够使拐角圆化现象最小化的掩模布局。另外，在根据当前实施例的OPC方法中，基于通过上述过程得到的掩模布局，可以制造出能够在晶片上最佳地形成目标图案的掩模。
作为参考，MRC可以表示检查对图案在制造掩模时掩膜要保持的宽度或距离的限制。例如，在制造掩模时，图案的宽度可以不小于设定最小宽度，或者图案之间的距离可以不小于设定最小距离。MRC可以表示检查掩模的布局是否违反限制的过程。另一方面，由于存在有分辨率限制，所以在图案的拐角处发生圆化的拐角圆化现象可以作为曝光工艺中工艺余量减小的主要原因。例如，由于MRC与拐角圆化现象之间是互为取舍的，因而在不违反MRC的情况下使拐角圆化现象最小化这一方面也存在着限制。也就是说，当执行OPC方法来使拐角圆化现象最小化并接近目标图案时，可能会违反MRC。相反，当在不违反MRC的情况下执行OPC方法时，拐角圆化现象增加，导致与目标图案的明显偏离，因此在OPC方法中可能会出现缺陷。
在根据当前实施例的OPC方法中，设计包括与目标图案的凹口相对应的六边形凹口设计的布局，并且将六边形凹口设计的边缘划分成分段。因此，在根据当前实施例的OPC方法中，可以在不违反MRC的情况下有效地控制拐角圆化现象。
图2A和图2B是示出了抑制拐角圆化现象的方法的构思图。
参考图2A，如左侧所示，L形图案的掩模布局P1包括凹入拐角C1。在拐角C1处，可能会发生拐角圆化(虚线)现象。为了抑制拐角圆化现象，如右侧所示，可以考虑通过如下方式减少拐角圆化(虚线)现象的方法：形成L形图案的掩模布局P′1以使得能插入对角线方向上的图案，例如斩切图案Pch。类似地，在与凹入拐角C1相对的凸起拐角中，可以考虑通过如下方式减少拐角圆化现象的方法：形成布局以使得斩切图案突出。然而，可能难以根据整个图案的形状在拐角处形成斩切图案。备选地，尽管在拐角处形成了斩切图案，但是它可能不会帮助减少拐角圆化现象。
参考图2B，如左侧所示，在其中包括矩形凹口No的目标图案Pt的每个内部拐角中形成斩切图案的方法可能具有以下问题。例如，如右侧所示，在包括对角凹口设计Ptd的掩模布局Ptl1(其中，斩切图案分别形成在与凹口No相对应的矩形图案No′的一边的两个顶点处)中，形成了对应于①至⑦的边缘并且在①至⑦中选择EPE的控制点，因此可能会出现差异，同时还没有满足EPE。另外，当对其应用OPC的形状(下文中称为“OPC形状”)较复杂时，在形成掩模时会出现掩模增强误差，因此过程复杂性增大且过程变化带宽(PVB)可能会增大。
另一方面，尽管未示出，但是在包括位于两边的凹入拐角的接吻型图案中，由于在拐角处形成斩切图案时违反了MRC，因此在拐角处形成斩切图案的方法可能不适用。
图3是根据本发明构思的实施例的在OPC方法中包括六边形凹口设计的布局的构思图。
参考图3，针对图2B左侧的包括矩形凹口No的目标图案Pt，可以设计出图3中所示的包括六边形凹口设计Pth的掩模布局Ptl2。六边形凹口设计Pth可以包括两个六边形图案HP，其对应于矩形图案No′(与凹口No对应)的两个短边和矩形图案No′的两个长边。六边形图案HP可以包括围绕矩形图案No′的短边的一个顶点的第一边①和第二边②、围绕短边的另一个顶点的第四边④和第五边⑤以及将第二边②和第四边④连接的第三边③。第一边①至第五边⑤都位于矩形图案No′的短边的外侧，并且不存在面向第三边③的第六边。另外，如图3所示，矩形图案No′的长边的两端可以排除在六边形凹口设计Pth之外。
在根据当前实施例的OPC方法中，关于包括矩形凹口No的目标图案Pt，设计包括具有上述形状的六边形凹口设计Pth的掩模布局Ptl2，因此可以在内部顶点的对角线方向上优化边缘分段的自由度。因此，通过适当地控制凹口No的拐角圆化现象，可以找出凹口布局的没有失真的简单OPC形状。此外，通过确保简单的OPC形状，可以减少掩模增强误差并降低过程复杂性，由此可以使拐角圆化现象最小化并改善PVB。因此，在根据当前实施例的OPC方法中，设计出了包括六边形凹口设计Pth的掩模布局Ptl2，因此可以生成能够使拐角圆化现象最小化并实现接近于目标图案的图案的掩模的布局。
图4是详细示出了在图1的OPC方法中设计六边形凹口设计的OPC前掩模布局的过程的流程图，如参考图2B和图3所述。简要地给出或省略了先前结合图1至图3提供的描述。
参考图4，首先，在操作S112中确定是否在对角线方向上形成图案，例如，矩形图案No′(即，初步矩形掩模图案)的短边的两个顶点处的斩切图案。是否形成斩切图案可以根据斩切图案的变化是否相互影响或是否影响短边来确定。也就是说，当斩切图案的边缘和短边被划分成分段并且通过计算EPE和DIS来移动分段时，可以根据一个斩切图案的分段的移动是否影响另一个斩切图案的分段的EPE或短边的分段的EPE来确定是否形成斩切图案。
根据一个实施例，如上所述，可以根据斩切图案的变化是否相互影响或是否影响短边来确定是否形成斩切图案。本发明并不限于此。例如，可以根据短边的长度来确定是否形成斩切图案。在这种情况下，设定参考长度，并且可以通过确定短边的长度是否不大于参考长度来确定是否形成斩切图案。
当不形成斩切图案时，在操作S114中，形成对应于短边的六边形图案HP。可以通过形成对应于短边的六边形图案HP来设计包括六边形凹口设计Pth的掩模布局Ptl2。然后，过程可以进行到将六边形凹口设计Pth的边缘划分成分段的操作S120。
当形成斩切图案时，在操作S114a中，分别在短边的两个顶点处形成对角线方向上的图案。可以通过分别在短边的两个顶点处形成对角线方向上的图案来设计包括对角凹口设计Ptd的掩模布局Ptl1。然后，执行将对角凹口设计Ptd的边缘划分成分段的操作S120a。然后，可以执行估计目标图案的轮廓的操作S130。
另一方面，根据实施例，可以通过如下方式形成六边形凹口设计：省略确定是否在对角线方向上形成图案并且在矩形图案No′的短边上直接形成六边形图案HP的操作S112。当包括矩形凹口的目标图案Pt的尺寸和形状大致是已知的时，应用这样的实施例。
图5A至图5C是示出了根据本发明构思的实施例的在OPC方法中将六边形图案的边缘划分成分段并计算边缘放置误差(EPE)的过程的构思图。简要地给出或省略了先前结合图1至图4提供的描述。
参考图5A，在包括六边形凹口设计Pth的掩模布局Ptl2中，可以将六边形图案HP的边缘划分成对应于第一边①至第五边⑤的分段。另一方面，可以利用预期目标图案CTP的拐角点作为第一控制点C.P1来计算与第一边①对应的第一分段①′的EPE。也就是说，可以通过所选择的第一控制点C.P1与轮廓Con之差来计算第一分段①′的EPE。另外，在通过计算DIS而使第一分段①′移动之后，当再次计算第一分段①′的EPE时，可以使用相同的第一控制点C.P1。
参考图5B，可以使用第一控制点C.P1来计算与第二边②对应的第二分段②′的EPE。也就是说，第一分段①′和第二分段②′可以使用预期目标图案CTP的相同点作为第一控制点C.P1。因此，在通过第一控制点C.P1与轮廓Con之差来计算第二分段②′的EPE并且通过计算DIS而使第二分段②′移动之后，当再次计算第二分段②′的EPE时，可以使用相同的第一控制点C.P1。因此，通过将估计图1的目标图案的轮廓Con的操作S130到按照位移DIS使分段移动的操作S170重复多次，可以移动第一分段①′和第二分段②′，使得通过相同的第一控制点C.P1计算出的EPE不大于设定参考值。
参考图5C，可以通过使用预期目标图案CTP的直线部分的至少两个点作为第二控制点C.P2来计算与第三边③对应的第三分段③′的EPE。另外，当通过至少两个第二控制点C.P2计算出的EPE之一不大于设定参考值时，可以结束移动第三分段③′的过程。因此，可以通过选择更多数量的第二控制点C.P2来提早结束移动第三分段③′的过程。由于计算EPE所花费的时间随着第二控制点C.P2的数量的增多而延长，因此可以在对计算EPE所花费的时间加以考虑的前提下选择适当数量的第二控制点C.P2。
另一方面，虽然未示出，但是对应于第四边④的第四分段和对应于第五边⑤的第五分段也可以使用预期目标图案CTP的相同拐角点作为控制点。因此，可以使用相同的控制点来计算第四分段和第五分段的EPE和DIS。
因此，在根据本发明构思的实施例的OPC方法中，可以通过如下方式确保简单的OPC形状：通过第一分段①′和第二分段②′以及第四分段和第五分段控制拐角圆化现象，并通过第三分段③′控制所有EPE被满足。
图6是示出了包括六边形凹口设计的布局的一部分的放大图，以用于描述EPE计算和分段位移的构思。
参考图6，如上所述，第一分段①′和第二分段②′可以具有预期目标图案CTP的相同拐角点作为第一控制点C.P1。因此，可以通过第一控制点C.P1与轮廓Con的相邻部分之间的距离或差来计算第一分段①′和第二分段②′的EPE。
当得到EPE时，第一分段①′和第二分段②′的DIS可以由先前的等式(2)确定。另一方面，分别应用于第一分段①′和第二分段②′的FB可以彼此不同。因此，尽管EPE是相同的，但第一分段①′和第二分段②′的DIS可以彼此不同。当确定了DIS时，可以按照每个DIS使第一分段①′和第二分段②′移动。
另一方面，第三分段③′可以具有预期目标图案CTP的直线部分的至少两个点作为第二控制点C.P2，并且可以通过第二控制点C.P2与轮廓Con的相邻部分之间的距离或差来计算第三分段③′的EPE。如上所述，可以在选择了多个第二控制点C.P2时计算第三分段③′的多个EPE。可以通过不同的方法计算基于多个EPE的第三分段③′的DIS。例如，可以基于多个EPE中的最小值或多个EPE的平均值来计算DIS。当确定了DIS时，可以按照DIS使第三分段③′移动。另一方面，当多个EPE中的一个EPE不大于设定参考值时，可以结束移动第三分段③′的过程。
另一方面，在描述拐角圆化现象时，可以定义出拐角圆化半径(CRR)。例如，CRR可以被定义为从拐角到轮廓Con首次与目标图案Pt相交的点的距离。
图7是示出了多高度单元结构的平面图。图8是在图7的多高度单元结构中更详细地示出了矩形凹口的平面图。
参考图7，在多个单元区域呈直线延伸的单元结构中，单元区域可以包括多个p型单元区域P和多个n型单元区域N。另外，如图7所示，具有相同导电类型的单元区域可以每两个一组地重复布置。另一方面，近来已经采用了相同导电类型的单元区域彼此之间进行组合的多高度单元结构。例如，在双高度单元结构中，两个单元彼此之间进行组合。在多高度单元结构中，形成矩形凹口No。如上所述，拐角圆化现象发生在凹口No中。
参考图8和图12，下面给出关于使用掩模(其根据图11的掩模的示例性制造而形成)来形成多高度单元结构的更详细的描述。稍后将详细描述图11。在衬底上形成多个呈直线延伸的多个鳍Fin。可以执行形成块掩模RX的过程，该块掩模RX通过曝光工艺覆盖单元区域，从而将包括多个鳍Fin的单元区域彼此隔离。例如，块掩模RS可以用于定义其中形成单元区域的有源区域，如图12的步骤S200所示，图12示出了制造多高度单元的流程图。在步骤S300中，可以在单元区域上形成多个初级鳍。在步骤S400中，可以使用块掩模RX切割多个初级鳍中的一些初级鳍或者可以移除多个初级鳍中的一些初级鳍的一部分，由此形成多个鳍Fin。因此，块掩模RX的布局可以对应于单元结构的布局。在图8中，阴影部分对应于用于形成多高度单元的块掩模RX的理想形状，并且由粗实线包围的部分可以对应于块掩模RX的形状。在块掩模RX中，拐角因为拐角圆化现象而弯曲。
每一个单元区域包括多个鳍Fin。相同单元区域中的鳍Fin用于一个鳍式场效应晶体管(FET)器件。随着鳍Fin的数量的增多，可以实现高速鳍FET器件。因此，引入了多高度单元结构，从而在相同的单元区域中包括更多数量的鳍Fin。在多高度单元结构中包括凹口No。因此，块掩模RX还可以包括凹口No。
另一方面，由于在曝光工艺中发生的拐角圆化现象，因此在多高度单元结构的凹口No中会出现鳍拖尾现象，由此导致产品的可靠性降低并且工艺余量和产量降低。为了解决在凹口No中出现的鳍拖尾现象，可以使用两个掩模。但是，大规模生产可能会劣化。
然而，在根据当前实施例的OPC方法中，设计出了包括与凹口No对应的六边形凹口设计的布局，并将六边形凹口设计的边缘划分成分段，因此使拐角圆化现象最小化，从而解决了鳍拖尾现象，并且可以仅制造一个能够实现多高度单元的掩模。因此，根据当前实施例的OPC方法可以有助于实现可靠的产品，提高工艺余量，提升产量并提高大规模生产。
图9A至图9C是示出了根据由拐角圆化现象引起的劣化来确定是否使用掩模的参考的构思图。
在图9A中，示出了鳍拖尾现象的构思。在曝光工艺中，多高度单元的凹口No以矩形形式移除到用虚线标记的部分。然而，由于拐角圆化现象，凹口No的一部分可能会保留在拐角圆化线CR外侧。具体地，保留在拐角圆化线CR外侧的鳍Fin被称为鳍拖尾，其用双箭头标记。鳍拖尾导致相邻导电区域的短路或外延层的不期望的生长。因此，鳍拖尾需要保持其长度不大于设定参考。另一方面，在此，栅极可以对应于形成为与鳍Fin相交的栅极线。
在图9B中，示出了PVB的构思。PVB可以表示拐角圆化线CR的分布。也就是说，PVB可以表示拐角圆化线CR随着曝光工艺中拐角圆化现象的强度变化的分布。PVB应保持在设定参考范围内。
在图9C中，示出了鳍Fin的斜率的构思。当实现了其中包括不同数量的鳍Fin的单元区域彼此连接的单元结构时，可以使用包括矩形拐角的块掩模RX来去除鳍Fin的一部分。例如，用于定义单元区域的块掩模RX也可以用于切割鳍Fin。然而，由于块掩模RX的拐角的拐角圆化现象，鳍Fin不是垂直地移除的，并且可以以通过拐角圆化线CR所示的曲线形式被移除。鳍Fin的斜率可以由通过将点A、B和C(其在鳍Fin的顶部、中间部分和底部处接触拐角圆化线CR)相连而得到的直线与鳍Fin的水平线之间的角度θ来定义。鳍Fin的斜率应不小于设定参考范围。
鳍拖尾、PVB和鳍Fin的斜率的构思可以是用于确定是否通过一个掩模或两个掩模实现凹口或鳍Fin的数量变化的参考。例如，在根据当前实施例的OPC方法(其包括设计包括六边形凹口设计的布局)中，当这些构思是参考时，确定使用一个掩模可以充分实现包括凹口的多高度单元结构。
图10示出了多高度单元的显影后检查(ADI)照片，该多高度单元包括通过传统OPC方法和图1的OPC方法基于掩模布局而形成的凹口。
图10中的(a)是多高度单元的ADI照片，该多高度单元包括通过根据当前实施例的OPC方法基于掩模布局而形成的凹口。图10中的(b)是多高度单元的ADI照片，该多高度单元包括通过传统OPC方法基于掩模布局而形成的凹口。如图所示，可以注意到的是，图10中的(a)的拐角圆化现象小于图10中的(b)的拐角圆化现象。作为参考，在图10中的(a)和图10中的(b)的照片中，凹口的外侧可以是块掩模。
图11是示出了根据本发明构思的实施例的制造掩模的方法的过程的流程图。简要地给出或省略了先前结合图1至图10提供的描述。
参考图11，在根据当前实施例的掩模制造方法中，首先，执行OPC方法。在此，OPC方法可以包括：设计六边形凹口设计的布局的操作S210到确定最终掩模数据的操作S280。在根据当前实施例的掩模制造方法中，对OPC方法的操作S210到S280的描述与对图1的OPC方法的操作S110到S180的描述相同。
在执行OPC方法之后，在操作S291中发送掩模流片(MTO)设计数据。一般情况下，MTO可以表示将完成了OPC过程的最终掩模数据发送到掩模制造团队并请求此掩模制造团队制造掩模。因此，MTO设计数据可以对应于执行了OPC方法的最终掩模数据。MTO设计数据可以具有用于电子设计自动化(EDA)软件的图形数据格式。例如，MTO设计数据可以具有诸如图形数据系统II(GDS2)或开放工艺图系统交换标准(OASIS)之类的数据格式。
在发送了MTO设计数据之后，在操作S293中准备掩模形成数据。准备掩模形成数据的过程通常被称为掩模数据准备(MDP)。例如，MDP可以包括被称为碎裂的格式转换、用于机械读取的条形码增强、用于测试的标准掩模图案、作业台等、以及自动和手动验证。在此，作业台可以表示创建关于一系列指令的文本文件，例如，多掩模文件的布置信息、参考剂量和曝光速度或方法。
另一方面，格式转换(即，碎裂)可以表示按区域划分MTO设计数据并将MTO设计数据变为电子束曝光格式的过程。例如，碎裂可以包括数据操纵，例如，尺寸缩放、数据大小调整、数据旋转、图案反射或颜色反转。在通过碎裂的转换过程中，可以对关于许多系统误差的数据进行校正，所述系统误差可能在从设计数据到晶片上图像的发送过程中的某处产生。校正关于系统误差的数据的过程被称为掩模过程校正(MPC)。例如，MPC可以包括如下工作：执行称为CD控制的线宽控制，并提高图案布置的精度。因此，碎裂可以有助于提高最终掩模的质量，并且可以预先执行碎裂以便进行掩模过程校正。
另一方面，MDP可以包括MPC。如上所述，MPC可以表示对在曝光工艺中产生的错误(即系统错误)进行校正的过程。在此，曝光工艺可以是包括电子束写入、显影、蚀刻和烘烤的构思。此外，可以在曝光工艺之前执行数据处理。数据处理是一种对掩模数据进行预处理的过程，并且可以包括对掩模数据的语法检查以及曝光时间估计。
在准备掩模形成数据的操作S293之后，在操作S295中，基于掩模形成数据来曝光掩模的衬底。在此，曝光可以表示例如电子束写入。在此，电子束写入可以例如使用多光束掩模写入器(MBMW)通过灰色写入方法来执行。另外，可以使用可变形状束(VSB)写入器来执行电子束写入。在示例性实施例中，衬底可以包括掩模坯料，如透明熔融石英坯料。
另一方面，在准备掩模形成数据的操作S293之后，可以在曝光工艺之前执行将掩模数据转换为像素数据的过程。直接用于曝光的像素数据可以包括关于待曝光形状的数据和关于分别分配的剂量的数据。在此，关于形状的数据可以是通过光栅化对作为矢量数据的形状数据进行转换而获得的位图数据。
在曝光工艺之后，在操作S297中执行一系列工艺来完成掩模。这一系列工艺可以包括例如显影工艺、蚀刻工艺和清洁工艺。另外，用于制造掩模的一系列工艺可以包括测量工艺以及缺陷检查或修复工艺。另外，还可以包括薄膜涂覆工艺。在薄膜涂覆工艺中，当通过最终清洁和检查确定了不存在污染颗粒或化学斑点时，将薄膜附着到掩模的表面上，以便在掩模的输送期间以及掩模的寿命期间保护掩模免受连续污染的影响。
在根据当前实施例的掩模制造方法中，可以基于OPC方法(其包括设计包括六边形凹口设计的布局)实现能够在不违反MRC的情况下使拐角圆化现象最小化的掩模布局，并且可以制造出能够基于掩模布局在晶片上理想地形成目标图案的高质量掩模。例如，在根据当前实施例的掩模制造方法中，可以制造出一个可以充分地实现具有包括凹口的多高度单元结构的目标图案的掩模。
尽管已经参考本发明构思的实施例具体示出和描述了本发明构思，但将会理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上作出各种改变。

Claims (25)

1.一种制造半导体器件的方法，所述方法包括：
生成掩模布局，所述掩模布局用于形成包括矩形凹口的多高度单元的目标图案；
从所述掩模布局中检测与所述多高度单元的所述矩形凹口相对应的初步矩形掩模图案，其中所述多高度单元由在第一方向上布置并彼此连接的多个标准单元形成，并且所述矩形凹口设置在所述多个标准单元的两个相邻的标准单元之间；
响应于检测到所述初步矩形掩模图案，将六边形掩模图案放置在所述初步矩形掩模图案的至少一个短边上，以生成所述初步矩形掩模图案和所述六边形掩模图案的组合掩模图案，其中所述组合掩模图案的外边界保留在所述掩模布局中并且对应于所述目标图案的所述矩形凹口；以及
基于所述组合掩模图案，形成目标掩模和所述半导体器件。
2.根据权利要求1所述的方法，
其中所述六边形掩模图案包括第一六边形掩模图案和第二六边形掩模图案，并且
其中放置所述六边形掩模图案包括：
将所述第一六边形掩模图案放置在所述初步矩形掩模图案的所述至少一个短边中的第一短边上；并且
将所述第二六边形掩模图案放置在所述至少一个短边中的第二短边上。
3.根据权利要求2所述的方法，
其中检测所述初步矩形掩模图案包括：
在对两个斩切掩模图案执行光学邻近校正OPC的过程中，确定所述两个斩切掩模图案是否相互影响或是否影响所述两个斩切掩模图案之间的所述第一短边，所述两个斩切掩模图案分别在对角线方向上形成在所述第一短边的两个顶点处，并且
其中，响应于确定所述两个斩切掩模图案相互影响或影响所述两个斩切掩模图案之间的所述第一短边，在所述初步矩形掩模图案的所述至少一个短边上执行对所述六边形掩模图案的放置，而不是将所述两个斩切图案放置在所述至少一个短边上。
4.根据权利要求1所述的方法，
其中检测所述初步矩形掩模图案包括：
确定所述初步矩形掩模图案的长度是否等于预定值。
5.根据权利要求4所述的方法，
其中所述预定值对应于所述多个标准单元中的一个标准单元的高度，并且
其中所述高度是在所述第一方向上测量的。
6.根据权利要求1所述的方法，
其中所述组合掩模图案的所述六边形掩模图案包括第一边、第二边、第三边、第四边和第五边，其中所述第一边和所述第二边围绕所述初步矩形掩模图案的所述至少一个短边中的第一短边与所述初步矩形掩模图案的第一长边相交的第一顶点，所述第四边和所述第五边围绕所述第一短边与所述初步矩形掩模图案的第二长边相交的第二顶点，并且所述第三边将所述第二边连接到所述第四边；并且
其中所述第一边至所述第五边位于所述初步矩形掩模图案的外侧，以形成所述组合掩模图案的所述外边界，并且面向所述第三边的第六边不存在于所述组合掩模图案中。
7.根据权利要求1所述的方法，
其中形成所述半导体器件包括：
使用所述目标掩模在衬底上形成所述多高度单元的多个单元区域；
在所述多个单元区域上形成多个初步鳍；并且
通过使用所述目标掩模切割所述多个初步鳍中的至少一个来形成多个鳍。
8.一种制造半导体器件的方法，所述方法包括：
生成OPC前掩模布局，所述OPC前掩模布局包括凹口设计，所述凹口设计的边界对应于初步矩形掩模图案和六边形掩模图案的组合掩模图案的外边界，所述六边形掩模图案放置在所述初步矩形掩模图案的至少一边上；
将所述组合掩模图案的所述六边形掩模图案的边缘划分成多个分段，其中所述组合掩模图案的所述六边形掩模图案的所述边缘放置于所述初步矩形掩模图案的外侧；
将具有所述多个分段的所述OPC前掩模布局的掩模数据输入到光学邻近校正OPC模型；
通过仿真估计从所述组合掩模图案转录的第一目标图案的轮廓；
计算边缘放置误差EPE，所述EPE是所述轮廓与预期目标图案的边缘之差；
基于所述EPE确定所述多个分段中的每一个的位移；
通过按照所述位移移动所述多个分段中的每一个，生成校正后的掩模布局；并且
基于所述校正后的掩模布局，形成目标掩模和所述半导体器件。
9.根据权利要求8所述的方法，
其中所述OPC前掩模布局包括对应于多高度单元的掩模图案，所述多高度单元包括在第一方向上布置并彼此连接的多个标准单元以及所述多个标准单元中的两个相邻的标准单元之间的凹口，并且
其中所述掩模图案包括对应于所述多高度单元的所述凹口的所述组合掩模图案。
10.根据权利要求9所述的方法，还包括：
生成所述初步矩形掩模图案和所述六边形掩模图案的所述组合掩模图案。
11.根据权利要求10所述的方法，
其中生成所述组合掩模图案包括：
生成对应于所述凹口的所述初步矩形掩模图案；并且
将所述六边形掩模图案放置在所述初步矩形掩模图案的至少一边上，并且
其中所述初步矩形掩模图案的所述至少一边在所述第一方向上延伸。
12.根据权利要求8所述的方法，还包括：
对先前生成的校正后的掩模布局重复以下操作，直至所述EPE小于或等于设定参考值：估计所述轮廓、计算所述EPE、确定所述位移、以及生成所述校正后的掩模布局。
13.根据权利要求12所述的方法，
其中当所述重复的次数达到设定参考数时，终止所述重复。
14.根据权利要求8所述的方法，
其中所述六边形掩模图案放置在所述初步矩形掩模图案的所述至少一边中的两个短边中的每一个上。
15.根据权利要求14所述的方法，
其中所述组合掩模图案的所述六边形掩模图案包括第一边、第二边、第三边、第四边和第五边，其中所述第一边和所述第二边围绕所述初步矩形掩模图案的所述两个短边中的第一短边与所述初步矩形掩模图案的第一长边相交的第一顶点，所述第四边和所述第五边围绕所述第一短边与所述初步矩形掩模图案的第二长边相交的第二顶点，并且所述第三边将所述第二边连接到所述第四边；并且
其中所述第一边至所述第五边位于所述初步矩形掩模图案的外侧，以形成所述组合掩模图案的所述外边界，并且面向所述第三边的第六边不存在于所述组合掩模图案中。
16.根据权利要求15所述的方法，
其中所述多个分段包括分别对应于所述第一边和所述第二边的第一分段和第二分段，
其中所述第一分段和所述第二分段共用所述预期目标图案上的第一控制点，
其中所述多个分段还包括分别对应于所述第四边和所述第五边的第四分段和第五分段，所述第四分段和所述第五分段共用所述预期目标图案上的第二控制点，并且
其中计算所述EPE是对所述第一控制点和所述第二控制点执行的。
17.根据权利要求8所述的方法，
其中通过使用先前生成的校正后的掩模布局重复以下操作，使得从所述校正后的掩模布局转录的目标图案的拐角圆化半径RCC最小化：估计所述轮廓、计算所述EPE、确定所述位移以及生成所述校正后的掩模布局。
18.根据权利要求9所述的方法，
其中所述预期目标图案是通过使用所述校正后的掩模布局形成的一个掩模实现的。
19.根据权利要求8所述的方法，
其中确定所述位移是通过将设定反馈因子乘以所述EPE来执行的。
20.一种制造半导体器件的方法，所述方法包括：
生成OPC前掩模布局，以形成在衬底上包括多高度单元的矩形凹口的预期目标图案，所述OPC前掩模布局包括六边形凹口设计，其中六边形掩模图案放置在与所述矩形凹口相对应的初步矩形掩模图案的至少一边上；
将所述六边形凹口设计的所述六边形掩模图案的边缘划分成多个分段；
将包括所述多个分段的掩模数据输入到光学邻近校正OPC模型；
通过仿真使用具有所述多个分段的所述OPC前掩模布局来估计第一目标图案的轮廓；
计算边缘放置误差EPE，所述EPE是所述第一目标图案的所述轮廓与所述预期目标图案的边缘之差；
确定是否重新执行对所述第一目标图案的所述轮廓的估计；
当确定了不重新执行对所述第一目标图案的所述轮廓的估计时，确定最终掩模数据；
生成所述最终掩模数据，作为掩模流片MTO设计数据；
基于所述MTO设计数据，生成掩模形成数据；
基于所述掩模形成数据，对掩模坯料执行曝光，以生成目标掩模；以及
使用所述目标掩模形成所述半导体器件。
21.根据权利要求20所述的方法，还包括：
将设定反馈因子乘以所述EPE；以及
基于所述相乘的结果，确定所述多个分段中的每一个分段的位移；以及
通过按照所述位移移动所述多个分段中的每一个分段，生成校正后的掩模布局。
22.根据权利要求21所述的方法，
其中确定是否重新执行对所述第一目标图案的所述轮廓的估计是由所述EPE是否不大于设定参考值或重新执行所述估计的次数是否达到设定参考数来确定的，
其中在估计出所述第一目标图案的所述轮廓之后，所述多个分段的变化包括在所述校正后的掩模布局中，并且
其中当确定不重新执行对所述第一目标图案的所述轮廓的估计时，将所述校正后的掩模布局转换为所述最终掩模数据。
23.根据权利要求20所述的方法，
其中所述六边形掩模图案包括第一边和第二边、第三边、第四边和第五边，其中所述第一边和所述第二边围绕所述初步矩形掩模图案的短边与所述初步矩形掩模图案的第一长边相交的第一顶点，所述第四边和所述第五边围绕所述第一短边与所述初步矩形掩模图案的第二长边相交的第二顶点，并且所述第三边将所述第二边连接到所述第四边；并且
其中所述第一边至所述第五边位于所述初步矩形掩模图案的外侧，并且面向所述第三边的第六边不存在于所述六边形凹口设计中，
其中所述多个分段中的分别对应于所述第一边和所述第二边的第一分段和第二分段共用所述预期目标图案上的第一控制点，并且
其中所述多个分段中的分别对应于所述第四边和所述第五边的第四分段和第五分段共用所述预期目标图案上的第二控制点。
24.根据权利要求20所述的方法，其中
当在对角线方向上形成在所述至少一边中的第一边的两个顶点处的两个斩切图案被确定为相互影响或影响所述两个斩切图案之间的所述第一边时，将所述六边形掩模图案放置在所述初步矩形掩模图案的所述至少一边上，而不是将所述两个斩切图案放置在所述初步矩形掩模图案的所述至少一边上。
25.根据权利要求20所述的方法，
其中形成所述半导体器件包括：
使用所述目标掩模形成所述多高度单元的多个单元区域；
在所述多个单元区域上形成多个初步鳍；以及
通过使用所述目标掩模切割所述多个初步鳍中的至少一个来形成多个鳍。
CN201910795188.6A 2018-12-13 2019-08-26 制造半导体器件的方法 Active CN111324002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0161175 2018-12-13
KR1020180161175A KR102688569B1 (ko) 2018-12-13 2018-12-13 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법

Publications (2)

Publication Number Publication Date
CN111324002A true CN111324002A (zh) 2020-06-23
CN111324002B CN111324002B (zh) 2024-06-07

Family

ID=71072655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910795188.6A Active CN111324002B (zh) 2018-12-13 2019-08-26 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US10922472B2 (zh)
KR (1) KR102688569B1 (zh)
CN (1) CN111324002B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456617A (zh) * 2019-08-26 2019-11-15 上海华力集成电路制造有限公司 光学邻近效应修正方法及其修正系统
CN113378507A (zh) * 2021-06-01 2021-09-10 中科晶源微电子技术（北京）有限公司 掩模数据切割方法和装置、设备及存储介质
CN116125757A (zh) * 2023-01-16 2023-05-16 华虹半导体(无锡)有限公司 光学邻近修正方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102860018B1 (ko) 2019-09-09 2025-09-12 삼성전자주식회사 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법
KR102847324B1 (ko) * 2019-10-18 2025-08-14 삼성전자주식회사 멀티-opc 모델을 이용한 opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
JP2023030230A (ja) * 2020-02-19 2023-03-08 株式会社ニコン マスクデータ生成方法、およびマスクデータ生成プログラム
CN113495426A (zh) * 2020-04-08 2021-10-12 长鑫存储技术有限公司 一种光学临近效应修正方法及装置
KR102849980B1 (ko) * 2020-08-06 2025-08-27 삼성전자주식회사 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법
KR102755349B1 (ko) * 2021-03-16 2025-01-14 삼성전자주식회사 마스크 제조 방법, 이를 이용한 반도체 장치 제조 방법 및 이를 이용하여 제조된 반도체 장치
KR102878685B1 (ko) * 2021-08-20 2025-10-30 삼성전자주식회사 사선 엣지를 포함하는 패턴 레이아웃의 설계 방법 및 이를 이용한 반도체 장치 제조 방법
KR20230036578A (ko) 2021-09-06 2023-03-15 삼성전자주식회사 광 근접 보정 방법. 그것을 이용하는 마스크 제작 방법 및 반도체 칩
WO2023218633A1 (ja) * 2022-05-13 2023-11-16 オリンパスメディカルシステムズ株式会社 撮像ユニット、内視鏡、および、撮像ユニットの製造方法
TW202403435A (zh) * 2022-07-06 2024-01-16 聯華電子股份有限公司 光罩結構
CN115829998A (zh) * 2022-12-22 2023-03-21 上海集成电路装备材料产业创新中心有限公司 掩模图案的处理方法、装置、设备和存储介质

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310851A (ja) * 1999-04-27 2000-11-07 Dainippon Printing Co Ltd Ｏｐｃパターン付き図形データのサイジング処理方法及びｏｐｃパターン付き図形データのサイジング処理装置
WO2003067331A1 (en) * 2002-02-08 2003-08-14 Sony Corporation Exposure mask pattern forming method, exposure mask pattern, and semiconductor device manufacturing method
WO2004077156A1 (ja) * 2003-02-28 2004-09-10 Fujitsu Limited フォトマスク及びその作製方法並びにパターン形成方法
TW200425233A (en) * 2003-02-21 2004-11-16 Canon Kk Mask and its manufacturing method, exposure, and device fabrication method
US6834262B1 (en) * 1999-07-02 2004-12-21 Cypress Semiconductor Corporation Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
US20050097501A1 (en) * 2003-10-31 2005-05-05 Mentor Graphics Corporation Site control for OPC
EP1584980A2 (en) * 2004-04-09 2005-10-12 ASML MaskTools B.V. Method of optical proximity correction using chamfers and rounding at corners
CN101144976A (zh) * 2007-10-30 2008-03-19 中国科学院电工研究所 一种光刻系统掩模邻近效应校正方法
KR100847842B1 (ko) * 2007-06-26 2008-07-23 주식회사 동부하이텍 반도체 소자의 마스크 제작방법
US20090089736A1 (en) * 2007-09-28 2009-04-02 Synopsys, Inc. Facilitating process model accuracy by modeling mask corner rounding effects
CN101571669A (zh) * 2008-04-28 2009-11-04 中芯国际集成电路制造(北京)有限公司 基于模型的校验光学邻近修正的方法
CN101661219A (zh) * 2008-08-28 2010-03-03 中芯国际集成电路制造(上海)有限公司 一种修正掩膜版图形的方法和装置
US20100175041A1 (en) * 2009-01-05 2010-07-08 International Business Machines Corporation Adjustment of mask shapes for improving printability of dense integrated circuit layout
US20110202893A1 (en) * 2010-02-16 2011-08-18 Ir Kusnadi Contour Self-Alignment For Optical Proximity Correction Model Calibration
CN103311236A (zh) * 2012-03-14 2013-09-18 台湾积体电路制造股份有限公司 用于减少拐角圆化的具有光学邻近度校正的切分拆分
US20160292348A1 (en) * 2015-03-30 2016-10-06 Mentor Graphics Corporation Optical Proximity Correction For Directed-Self-Assembly Guiding Patterns
US20170024510A1 (en) * 2015-07-23 2017-01-26 Samsung Electronics Co., Ltd. Semiconductor device manufacturing method and mask manufacturing method
CN107636535A (zh) * 2014-12-23 2018-01-26 阿塞塔那诺格拉费克斯公司 将基于顶点的校正应用于半导体设计的方法
JP2019028086A (ja) * 2017-07-25 2019-02-21 凸版印刷株式会社 露光装置および露光方法
CN111077726A (zh) * 2018-10-19 2020-04-28 三星电子株式会社 光学邻近校正方法和使用其制造光刻掩模的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214496B1 (en) 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7529421B2 (en) 2004-07-01 2009-05-05 Applied Materials, Inc. Optical proximity correction in raster scan printing based on corner matching templates
JP2008033277A (ja) 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
KR100807229B1 (ko) * 2006-07-31 2008-02-28 삼성전자주식회사 마스크의 설계 패턴 보정 방법
US8713488B2 (en) 2007-02-28 2014-04-29 Mentor Graphics Corporation Layout design defect repair based on inverse lithography and traditional optical proximity correction
US8176446B2 (en) * 2008-09-11 2012-05-08 International Business Machines Corporation Method for compensating for variations in structures of an integrated circuit
KR101659838B1 (ko) 2010-06-18 2016-09-26 삼성전자주식회사 식각 근접 보정방법 및 그를 이용한 포토마스크 레이아웃의 생성방법
US8703595B2 (en) 2011-11-17 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. N/P boundary effect reduction for metal gate transistors
KR20150089395A (ko) * 2014-01-27 2015-08-05 에스케이하이닉스 주식회사 오버레이 패턴을 갖는 포토마스크 및 이를 이용한 반도체소자 제조방법
CN105321820B (zh) 2014-07-08 2018-09-14 台湾积体电路制造股份有限公司 通过opc修改布局设计以降低拐角圆化效应
US9672320B2 (en) * 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
KR102556509B1 (ko) * 2016-03-25 2023-07-18 삼성전자주식회사 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법
CN108333865B (zh) 2017-01-18 2021-06-08 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310851A (ja) * 1999-04-27 2000-11-07 Dainippon Printing Co Ltd Ｏｐｃパターン付き図形データのサイジング処理方法及びｏｐｃパターン付き図形データのサイジング処理装置
US6834262B1 (en) * 1999-07-02 2004-12-21 Cypress Semiconductor Corporation Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
WO2003067331A1 (en) * 2002-02-08 2003-08-14 Sony Corporation Exposure mask pattern forming method, exposure mask pattern, and semiconductor device manufacturing method
TW200425233A (en) * 2003-02-21 2004-11-16 Canon Kk Mask and its manufacturing method, exposure, and device fabrication method
WO2004077156A1 (ja) * 2003-02-28 2004-09-10 Fujitsu Limited フォトマスク及びその作製方法並びにパターン形成方法
US20050097501A1 (en) * 2003-10-31 2005-05-05 Mentor Graphics Corporation Site control for OPC
EP1584980A2 (en) * 2004-04-09 2005-10-12 ASML MaskTools B.V. Method of optical proximity correction using chamfers and rounding at corners
CN1737694A (zh) * 2004-04-09 2006-02-22 Asml蒙片工具有限公司 在角部利用倒角与修圆的光学邻近校正
CN101334586A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 用于半导体器件的掩模的制造方法
KR100847842B1 (ko) * 2007-06-26 2008-07-23 주식회사 동부하이텍 반도체 소자의 마스크 제작방법
US20090089736A1 (en) * 2007-09-28 2009-04-02 Synopsys, Inc. Facilitating process model accuracy by modeling mask corner rounding effects
CN101144976A (zh) * 2007-10-30 2008-03-19 中国科学院电工研究所 一种光刻系统掩模邻近效应校正方法
CN101571669A (zh) * 2008-04-28 2009-11-04 中芯国际集成电路制造(北京)有限公司 基于模型的校验光学邻近修正的方法
CN101661219A (zh) * 2008-08-28 2010-03-03 中芯国际集成电路制造(上海)有限公司 一种修正掩膜版图形的方法和装置
US20100175041A1 (en) * 2009-01-05 2010-07-08 International Business Machines Corporation Adjustment of mask shapes for improving printability of dense integrated circuit layout
US20110202893A1 (en) * 2010-02-16 2011-08-18 Ir Kusnadi Contour Self-Alignment For Optical Proximity Correction Model Calibration
CN103311236A (zh) * 2012-03-14 2013-09-18 台湾积体电路制造股份有限公司 用于减少拐角圆化的具有光学邻近度校正的切分拆分
CN107636535A (zh) * 2014-12-23 2018-01-26 阿塞塔那诺格拉费克斯公司 将基于顶点的校正应用于半导体设计的方法
US20160292348A1 (en) * 2015-03-30 2016-10-06 Mentor Graphics Corporation Optical Proximity Correction For Directed-Self-Assembly Guiding Patterns
US20170024510A1 (en) * 2015-07-23 2017-01-26 Samsung Electronics Co., Ltd. Semiconductor device manufacturing method and mask manufacturing method
JP2019028086A (ja) * 2017-07-25 2019-02-21 凸版印刷株式会社 露光装置および露光方法
CN111077726A (zh) * 2018-10-19 2020-04-28 三星电子株式会社 光学邻近校正方法和使用其制造光刻掩模的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456617A (zh) * 2019-08-26 2019-11-15 上海华力集成电路制造有限公司 光学邻近效应修正方法及其修正系统
CN110456617B (zh) * 2019-08-26 2021-08-10 上海华力集成电路制造有限公司 光学邻近效应修正方法及其修正系统
CN113378507A (zh) * 2021-06-01 2021-09-10 中科晶源微电子技术（北京）有限公司 掩模数据切割方法和装置、设备及存储介质
CN113378507B (zh) * 2021-06-01 2023-12-05 中科晶源微电子技术（北京）有限公司 掩模数据切割方法和装置、设备及存储介质
CN116125757A (zh) * 2023-01-16 2023-05-16 华虹半导体(无锡)有限公司 光学邻近修正方法

Also Published As

Publication number Publication date
US10922472B2 (en) 2021-02-16
CN111324002B (zh) 2024-06-07
US20200192996A1 (en) 2020-06-18
KR20200072981A (ko) 2020-06-23
KR102688569B1 (ko) 2024-07-25

Similar Documents

Publication Publication Date Title
CN111324002B (zh) 制造半导体器件的方法
CN109932865B (zh) 光学邻近校正（opc）方法及使用该opc方法制造掩模的方法
KR102491578B1 (ko) Ｏｐｃ 방법 및 그 ｏｐｃ 방법을 이용한 마스크 제조방법
KR20170011554A (ko) Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
US20230071777A1 (en) Optical proximity correction method, mask manufacturing method and semiconductor chip manufacturing method using the same
CN110879507B (zh) 用于执行光学邻近校正的方法和使用其制造掩模的方法
CN116360204A (zh) 光学邻近校正方法、掩模制造方法和半导体芯片制造方法
US20240280891A1 (en) Optical proximity correction (opc) method, and methods of manufacturing mask using the opc method
CN117289543A (zh) 基于深度学习的光刻模型生成方法以及掩模制造方法
TW202332989A (zh) 使用深度神經網路的基於影像的半導體元件圖案化方法
KR20210046459A (ko) 멀티-opc 모델을 이용한 opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
CN115469514A (zh) 图形修正方法
CN117666272A (zh) 光学临近修正方法、掩模版、可读存储介质及计算机设备
US20250190674A1 (en) Correcting rule violations in a layout
US20240201578A1 (en) Optical proximity correction (opc) method and method of manufacturing mask by using the same
US6245466B1 (en) Mask pattern design method and a photomask
US20230324881A1 (en) Machine learning (ml)-based process proximity correction (ppc) method and semiconductor device manufacturing method including the same
US20240079206A1 (en) Scanning electron microscope (sem) measurement method and apparatus
KR20230131715A (ko) 딥러닝 기반 opc 패턴의 코너 라운딩 방법, 및 그 코너 라운딩 방법을 포함한 opc 방법과 마스크 제조방법
US12092961B2 (en) Semiconductor device manufacturing method and extreme ultraviolet mask manufacturing method
US20250224665A1 (en) Method of extracting sub-resolution assist feature (sraf) printing contours from scanning electron microscope (sem) image, optical proximity correction (opc) method, and mask manufacturing method including the opc method
US20250208498A1 (en) Full-shot layout correction method and mask manufacturing method including the full-shot layout correction method
US20250190673A1 (en) Correcting rule violations in a layout
CN119335807A (zh) 掩模制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant