CN111273154A - 管脚复用的测试修调系统、方法、计算机设备和存储介质 - Google Patents

Abstract

本申请涉及一种管脚复用的测试修调系统、方法、计算机设备和存储介质，复用管脚外加脉冲信号时，芯片即进入测试修调模式，模式选择模块输入脉冲信号并输出时钟信号给通道选择模块；通道选择模块根据时钟信号输出通道选择信号给测试模块和修调模块，用于确定测试通道和修调通道；在复用管脚悬空的情况下，测试模块根据测试通道获取并输出待测试参数项至复用管脚；根据测试结果，在与修调通道对应的修调位需要修调的情况下，通过复用管脚输入修调指示信号对该修调位进行烧写；实现了一个复用管脚进行模式选择、测试和修调通道选择、测试参数项的输出和熔丝修调烧写的控制，降低了芯片的成本的同时也提高了芯片封装后的测试修调的方便性和准确率。

Description

管脚复用的测试修调系统、方法、计算机设备和存储介质

技术领域

本申请涉及芯片技术领域，特别是涉及一种管脚复用的测试修调系统、方法、计算机设备和存储介质。

背景技术

高精度输出的芯片，通常需要在晶圆生产出来后对关键的参数进行精确的修调。修调是根据测试到的参数初始值，选择并固化芯片设计时内置的多个选项之一，使待测试参数满足规范的需求。修调通常是在封装前的晶圆测试过程中进行，但该测试和修调需要使用昂贵的测试机台，需要花费较长时间进行测试和参数修调，成本较高；其次修调后的晶圆在封装时，由于晶圆的减薄、划片、键合和封装等过程中，都会对芯片的物理特性产生一定的影响，可能导致修调好的各项参数产生漂移。因此为保证芯片关键参数能够达到高精度要求，选择芯片在封装之后的测试与修调显得尤为重要。

为了方便芯片参数测试和修调，通常会在芯片内部设置测试和修调模式，将重要的线路节点和参数通过测试模式通过芯片的管脚引出来进行测试，并在测试基础上进行修调和参数的固化。采用芯片封装之后的测试修调技术，为不增加额外的管脚，必然会涉及管脚复用问题，测试修调模式的前提是不能影响到芯片的正常应用，因此会涉及到芯片正常工作模式和测试修调模式的选择问题；如果在测试修调模式需要完成测试、修调多个参数项，必然需要实现测试和修调通道的选择和待测试参数项的输出以及熔丝修调的烧写控制和逻辑的固化。

然而，相关技术中，管脚复用能够实现的工作模式有限而且测试修调需要多路同步测试或者控制信号，导致了生产成本高且测试修调的准确率不高。

针对相关技术中，芯片封装后的测试修调的方便性差和准确率不高的问题，目前尚未提出有效的解决方案。

发明内容

基于此，有必要针对上述技术问题，提供一种管脚复用的测试修调系统、方法、计算机设备和存储介质。

根据本发明的一个方面，提供了一种管脚复用的测试修调系统，所述管脚复用的测试修调系统集成在芯片上，所述系统包括复用管脚、模式选择模块、通道选择模块、测试模块和修调模块，在所述复用管脚输入脉冲信号的情况下，所述模式选择模块输入所述脉冲信号，所述模式选择模块输出时钟信号给所述通道选择模块；所述通道选择模块根据所述时钟信号输出通道选择信号，所述通道选择模块输出所述通道选择信号给所述测试模块和所述修调模块，所述测试模块根据所述通道选择信号确定测试通道，所述修调模块根据所述通道选择信号确定修调通道；在所述复用管脚悬空的情况下，所述测试模块根据所述测试通道获取待测试参数项，输出所述待测试参数项的测试结果至所述复用管脚；根据所述测试结果，在与所述修调通道对应的修调位需要修调的情况下，在所述复用管脚输入修调指示信号。

在其中一个实施例中，所述模式选择模块还根据所述复用管脚的输入信号输出工作模式选择信号到所述芯片：在所述复用管脚输入接地信号的情况下，触发所述芯片反激式Flyback工作状态；在所述复用管脚悬空的情况下，触发所述芯片降压式Buck工作状态；在所述复用管脚输入脉冲信号的状态下，触发所述芯片的测试修调状态。

在其中一个实施例中，所述模式选择模块还用于根据所述复用管脚的输入信号输出第一测试修调使能信号给所述通道选择模块，输出第二测试修调使能信号给所述修调模块；在所述复用管脚输入脉冲信号的情况下，所述第一测试修调使能信号指示所述通道选择模块根据所述时钟信号输出通道选择信号，所述第二测试修调使能信号指示所述修调模块进入修调模式；在所述复用管脚悬空的情况下，所述第一测试修调使能信号指示所述通道选择模块处于非通道选择模式，所述第二测试修调使能信号指示所述修调模块处于非修调模式。

在其中一个实施例中，所述修调模块输入芯片使能信号，在所述芯片使能信号和所述第二测试修调使能信号均指示所述修调模块处于修调模式的情况下，所述修调模块根据所述测试结果对所述修调位进行修调；所述修调模块输出修调后的逻辑信号。

在其中一个实施例中，所述测试模块还输入芯片的所述待测试参数项以及所述待测试参数项预设的测试通道，根据所述测试通道，输出与所述测试通道对应的所述待测试参数项的测试结果。

根据本发明的另一个方面，还提供一种管脚复用的测试修调方法，所述方法包括：在复用管脚输入脉冲信号的情况下，模式选择模块从所述复用管脚接受所述脉冲信号，输出时钟信号，并将所述时钟信号发送给通道选择模块；所述通道选择模块根据所述脉冲信号选通测试通道和修调通道；在所述复用管脚悬空的情况下，测试模块获取所述测试通道的测试结果并将所述测试结果反馈至所述复用管脚；根据所述测试结果，在所述修调通道对应的修调位需要修调的情况下，从所述复用管脚输入修调指示信号，触发修调模块将所述修调位熔丝烧写。

在其中一个实施例中，所述方法还包括：所述模式选择模块根据所述复用管脚的输入信号输出第一测试修调使能信号给所述通道选择模块，输出第二测试修调使能信号给所述修调模块；在所述复用管脚输入脉冲信号的情况下，所述第一测试修调使能信号指示所述通道选择模块根据所述时钟信号输出通道选择信号，所述第二测试修调使能信号指示所述修调模块进入修调模式；在所述复用管脚悬空的情况下，所述第一测试修调使能信号指示所述通道选择模块处于非通道选择模式，所述第二测试修调使能信号指示所述修调模块处于非修调模式。

在其中一个实施例中，所述方法还包括：根据所述复用管脚的输入信号，所述模式选择模块触发芯片的不同工作模式，在所述复用管脚输入接地信号的情况下，触发所述芯片反激式Flyback工作状态；在所述复用管脚悬空的情况下，触发所述芯片降压式Buck工作状态；在所述复用管脚输入脉冲信号的状态下，触发所述芯片的测试修调状态,其中，所述测试修调系统集成于所述芯片。

在其中一个实施例中，所述方法还包括：在完成测试修调之后，通过所述复用管脚输入一个脉冲信号，所述通道选择模块选通最高位，所述修调模块输入高电平信号，烧写所述最高位熔丝使得熔丝烧写阵列固化，所述修调模块输出所述固化后的逻辑信号。

在其中一个实施例中，所述在所述复用管脚悬空的情况下，测试模块获取所述测试通道的测试结果并将所述测试结果反馈至所述复用管脚包括：所述测试模块接收芯片的待测试的参数项以及所述参数项预设的测试通道；接收所述测试通道，根据所述测试通道获取与所述测试通道对应的所述参数项的测试结果，将所述测试结果反馈至所述复用管脚，其中，所述测试修调系统集成于所述芯片。

根据本发明的另一个方面，还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述管脚复用的测试修调方法。

根据本发明的另一个方面，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述管脚复用的测试修调方法。

上述管脚复用的测试修调系统、方法、计算机设备和存储介质，复用管脚外加脉冲信号时，芯片即进入测试修调模式，模式选择模块输入脉冲信号，模式选择模块输出时钟信号给通道选择模块；通道选择模块根据时钟信号输出通道选择信号给测试模块和修调模块，测试模块根据通道选择信号确定测试通道，修调模块根据通道选择信号确定修调通道；在复用管脚悬空的情况下，测试模块根据测试通道获取并输出待测试参数项至复用管脚；根据测试结果，在与修调通道对应的修调位需要修调的情况下，通过复用管脚输入修调指示信号对该修调位进行烧写；实现了只用一个复用管脚进行模式选择、测试和修调通道选择、测试参数项的输出和熔丝修调烧写的控制，降低了芯片的成本的同时也提高了芯片封装后的测试修调的方便性和准确率。

附图说明

图1是根据本发明一个实施例中管脚复用的测试修调系统的示意图；

图2是根据本发明一个实施例中模式选择模块120的结构示意图一；

图3是根据本发明一个实施例中模式选择模块120的结构示意图二；

图4是根据本发明一个实施例中修调模块150的示意图一；

图5是根据本发明一个实施例中修调模块150的示意图二；

图6是根据本发明一个实施例中熔丝修调线路154的示意图；

图7是根据本发明一个实施例中测试模块140的示意图；

图8是根据本发明一个实施例中测试模块140的线路示意图；

图9是根据本发明一个实施例中管脚复用的测试修调流程图一；

图10是根据本发明一个实施例中管脚复用的测试修调流程图二；

图11是根据本发明一个实施例中管脚复用的测试修调流程图三；

图12是根据本发明一个实施例中管脚复用的测试修调流程图四；

图13是根据本发明一个具体实施例中管脚复用的测试修调系统示意图；

图14是根据本发明一个具体实施例中通道选择模块结构示意图；

图15是根据本发明一个具体实施例中通道选择模块数字电路示意图；

图16是根据本发明一个具体实施例中通道选择模块输出信号示意图；

图17是根据本发明一个具体实施例中管脚复用的测试修调流程图；

图18是根据本发明一个具体实施例中管脚复用的测试修调系统的波形示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供的管脚复用的测试修调系统，可以应用于高精度输出的芯片中，只需要一个复用管脚，即可实现正常工作模式和测试修调模式的多模式的控制；在测试修调模式下，复用管脚是通道选择的脉冲信号输入端，是待测试参数项的测试输出端，也是熔丝烧写控制信号的输入端，因此本技术方案能够满足端口较少芯片的测试和修调模式的设定，无需增设专用端口，降低了芯片的封装尺寸和生产成本。

在一个实施例中，图1是根据本发明一个实施例中管脚复用的测试修调系统的示意图，如图1所示，该管脚复用的测试修调系统集成在芯片上，系统包括复用管脚110、模式选择模块120、通道选择模块130、测试模块140和修调模块150，

在复用管脚110输入脉冲信号的情况下，模式选择模块120指示芯片进入测试修调模式，并且输出一个时钟信号CLK进入通道选择模块130；通道选择模块130根据时钟信号检测输入脉冲的个数输出通道选择信号C<N-1:0>，分别进入参数项测试模块140和修调模块150，用于选定相应参数项的测试通道和修调通道；在复用管脚悬空的情况下，测试模块140根据选定的测试通道获取待测试参数项，输出待测试参数项的测试结果至复用管脚110；基于复用管脚110反馈的对参数项的初始测试结果，判断并确定该修调通道对应的修调位的熔丝是否需要烧写，如果需要烧写，则复用管脚110输入一个修调指示信号，例如，一个长时间的高电平，触发修调模块150把相应选通的修调位熔丝烧写，并可以通过再次悬空复用管脚110直接测试该参数项修调之后的参数值；如果不需要烧写，则复用管脚110继续输入一个脉冲，进入下一个测试修调通道。

无论是否需要修调，所有预设的参数项都可以通过复用管脚110输出，复用管脚110灌入脉冲信号所选通的测试通道和修调通道所涉及的参数相互独立，例如，预设选通通道1时测试参数项X，选通通道2时测试参数项Y但修调之前已经测试并且确定相应熔丝位需要烧写的参数项X。

上述管脚复用的测试修调系统，提供一种多模式管脚复用的测试和修调系统及设定方法，以改善现有技术中存在的需要多个管脚复用，或者需要复杂的管脚保护模块、检测模块等，实现了只用一个复用管脚进行模式选择、测试和修调通道选择、测试参数项的输出和熔丝修调烧写的控制，降低了芯片的成本的同时也提高了芯片封装后的测试修调的方便性和准确率。此外，本管脚复用的测试修调系统的复用管脚输入脉冲信号，每输入一个脉冲信号，依次选定一位测试通道和修调通道，同时实现相关参数的测试和基于参数项测试数据的对于是否需要熔丝烧写的判断，如果不需要熔丝烧写，则复用管脚110继续灌入脉冲信号，进入下一个选择通道；如果需要熔丝烧写，则复用管脚110灌入一个长时间的高电平，该位熔丝烧写，因此本系统只需要一个脉冲序列就能够完成全部的参数项的测试、修调、修调结果的固化和锁止，改善现有技术中需要多路同步控制信号的问题，解决传统测试修调系统需要多组时钟序列才能完成所有参数项的测试和修调的问题，简化测试系统外围，提高测试和修调的效率。

在一个实施例中，模式选择模块120还根据复用管脚的输入信号输出工作模式选择信号到芯片：在复用管脚输入接地信号的情况下，触发芯片反激式Flyback工作状态；在复用管脚悬空的情况下，触发芯片降压式Buck工作状态；在复用管脚输入脉冲信号的状态下，触发芯片的测试修调状态。优选地，图2是根据本发明一个实施例中模式选择模块120的结构示意图一，如图2所示，模式选择模块120还输入芯片偏置电压电流建立的使能信号EN1，输入偏置电压VBP和偏置电流信号IBP；还输出工作模式选择信号FYB0_BUCK1。上述工作模式选择信号FYB0_BUCK1即上述用于触发芯片不同工作状态的信号，例如，当复用管脚110接地，模式选择模块输出FYB0_BUCK1＝0用于控制芯片处于Flyback工作状态；当复用管脚110悬空，模式选择模块输出FYB0_BUCK1＝1用于控制芯片处于Buck工作状态；当复用管脚110输入脉冲信号时，模式选择模块输出FYB0_BUCK1为脉冲状态，用于控制芯片处于测试修调模式，并且输出一个时钟信号CLK进入通道选择模块，用于测试修调通道的选择。复用管脚需要集成多模式下各项功能，需要实现正常工作模式、测试修调模式的选择；在测试修调模式时，需要实现测试和修调通道的选择；在测试模式需要实现对待测试参数项的输出和测试；在修调模式模式需要实现对熔丝烧写的控制等功能，通过本方案，无需额外的复用管脚保护模块，一个复用管脚即可实现正常工作模式和测试修调模式的多模式的控制，提高了芯片封装后的测试修调的简便性。

在一个实施例中，图3是根据本发明一个实施例中选择模块120的结构示意图二，如图3所示，模式选择模块120还用于根据复用管脚的输入信号输出第一测试修调使能信号TT_EN0给通道选择模块130，输出第二测试修调使能信号TT_EN1给修调模块150；在复用管脚110输入脉冲信号的情况下，第一测试修调使能信号TT_EN0指示通道选择模块130根据时钟信号输出通道选择信号，第二测试修调使能信号TT_EN1指示修调模块150进入修调模式；在复用管脚110悬空的情况下，第一测试修调使能信号TT_EN0指示通道选择模块130处于非通道选择状态，第二测试修调使能信号TT_EN1指示修调模块150处于非修调模式。例如，当复用管脚110接地时，模式选择模块120输出第一测试修调使能信号TT_EN0＝1，第二测试修调模式使能信号TT_EN1＝0，芯片为正常工作状态；当复用管脚110悬空时，模式选择模块120输出第一测试修调使能信号TT_EN0＝1，第二测试修调使能信号TT_EN1＝0，芯片为正常工作状态；当复用管脚110输入脉冲信号时，模式选择模块120输出一个时钟信号CLK进入通道选择模块130用于测试修调通道的选择，并输出第一测试修调使能信号TT_EN0＝0，第二测试修调使能信号TT_EN1＝1，芯片处于测试修调模式。在本实施例中，模式选择模块120通过复用管管112输入的不同信号触发不同的使能信号，从而使得在不同模式下，通道选择模块130和修调模块150能根据使能信号执行相应的工作模式，从而更加高效地实现了模块的调度和配合，提高了测试修调的简便性和效率。

在一个实施例中，图4是根据本发明一个实施例中修调模块150的示意图一，如图4所示，修调模块150还输入芯片使能信号EN2，在芯片使能信号EN2和第二测试修调使能信号TT_EN1＝1均指示修调模块150处于修调模式的情况下，修调模块150才会根据测试结果对修调位进行修调；此外，修调模块150在完成修调后输出修调后的逻辑信号。优选地，在完成修调后，通过复用管脚110再输入一个脉冲信号，通道选择模块130选通最高位，通过妇婴管脚112输入长时间高电平将最高位熔丝烧断，所有的熔丝烧写阵列被固化，在此之后，测试修调系统可以再次进入测试修调模式，但是无法再进行熔丝烧写，测试修调模块150最终输出一组固化的逻辑电平T<N-1:0>。

优选地，图5是根据本发明一个实施例中修调模块150的示意图二，如图5所示，修调模块150包括熔丝烧写控制逻辑线路152、熔丝修调线路154以及修调逻辑固化线路156。对于熔丝烧写控制逻辑线路152，只有当芯片正常工作的使能信号EN2＝1且由模式选择模块产生测试修调模式的使能信号TT_EN1＝1，熔丝烧写控制逻辑线路152才会进入修调模式；根据测试模块140对于参数项初始值的测试结果和相应的修调真值表，确定哪一位或者几位的熔丝是否需要烧写；图6是根据本发明一个实施例中熔丝修调线路154的示意图，如图6所示，熔丝修调线路154是1位熔丝烧写线路，其中i为0到N-1中的一个整数，N为通道数。熔丝修调线路154输入一个偏置电流信号IBP；输入通道选择模块130产生的测试修调模式的通道选择信号C<i>＝1；输入复用管脚MODE的长时间高电平的熔丝烧写控制信号TRIM_EN1＝1；在正常的测试修调模式时LOCK0＝1，不影响所有熔丝烧写；只有满足上述三个逻辑信号都为1的情况下，该选通位的熔丝烧写下拉管被下拉。偏置电流支路和熔丝支路的电流1:1镜像，当未烧写的熔丝阻抗小于偏置电流支路设定的R0时，修调输出逻辑初始值T<i>＝1；当熔丝烧写后的阻抗大于R0时，修调输出逻辑T<i>＝0，即如果熔丝被烧写，则该通道的修调输出逻辑电平从高电平变成低电平。对于修调逻辑固化线路156，只有当最高位熔丝被选通且烧写之后，LOCK0＝0，所有N位烧写熔丝的下拉管无法再次被下拉，熔丝烧写的逻辑电平固化，修调的结果被锁止，此时，修调模块150输出一组熔丝烧写后固化的逻辑电平信号T<N-1:0>。

在一个实施例中，测试模块140还输入芯片的待测试参数项以及待测试参数项预设的测试通道，根据测试通道，输出与测试通道对应的待测试参数项的测试结果。图7是根据本发明一个实施例中测试模块140的示意图，如图7所示，测试模块140输入待测试的N项参数项D<N-1:0>，输入通道选择模块输出的测试修调模式的通道选择信号C<N-1:0>；根据通道选择信号，通过传输门把待测试参数项输出到复用管脚110，此时悬空的复用管脚110输出的即待测试参数项。图8是根据本发明一个实施例中测试模块140的线路示意图，每一位的测试模块的线路如图8所示，其中i是0到N-1中的整数，当选通信号C<i>＝1时，说明该测试通道位选通，此时复用管脚110在悬空状态即输出此时的待测试参数项D<i>。通过本实施例中的测试模块140，不仅可以通过固有管脚测试参数项，也能够通过预先在芯片内部设置的测试模式，把原本无法通过固有管脚直接测试到的参数项，通过测试模式把参数项通过复用管脚输出，进一步提高了测试修调系统的效率和便捷性。

根据本发明的另一个方面，还提供了一种管脚复用的测试修调方法，图9是根据本发明一个实施例中管脚复用的测试修调流程图一，如图9所示，该方法包括：

S910：在复用管脚110输入脉冲信号的情况下，模式选择模块120从复用管脚接受脉冲信号，输出时钟信号，并将时钟信号发送给通道选择模块130；

S920：通道选择模块130根据脉冲信号选通测试通道和修调通道；

S930：在复用管脚110悬空的情况下，测试模块140获取测试通道的测试结果并将测试结果反馈至复用管脚110；

S940：根据测试结果，在修调通道对应的修调位需要修调的情况下，从复用管脚110输入修调指示信号，触发修调模块150将修调位熔丝烧写。

在本实施例中，在复用管脚110输入脉冲信号的情况下，模式选择模块120输出一个时钟信号CLK进入通道选择模块130；通道选择模块130根据时钟信号输出通道选择信号C<N-1:0>，分别进入参数项测试模块140和修调模块150，用于选定相应参数项的测试通道和修调通道；在复用管脚悬空的情况下，测试模块140根据选定的测试通道获取待测试参数项，输出待测试参数项的测试结果至复用管脚110；基于复用管脚110反馈的对参数项的初始测试结果，判断并确定该修调通道对应的修调位的熔丝是否需要烧写，如果需要烧写，则复用管脚110输入一个修调指示信号，例如，一个长时间的高电平，触发修调模块150把相应选通的修调位熔丝烧写，并可以通过再次悬空复用管脚110直接测试该参数项修调之后的参数值；如果不需要烧写，则复用管脚110继续输入一个脉冲，进入下一个测试修调通道。所有需要或者不需要修调的参数项都可以通过复用管脚110输出或直接测得，复用管脚110灌入脉冲信号所选通的测试通道和修调通道独立，即可以在选择该通道时，测试参数X，但修调的可以是同一个通道的参数X，也可以是之前通道已经测试到初始值的另外参数Y，例如，如果任意A、B、C三个参数项需要测试，并需对B、C两个参数项进行修调，参数A无需修调，参数B有两位修调，参数C只有一位修调，且参数B和参数C的测试修调相互独立互不影响。为充分利用测试和修调的通道资源，需要多个修调位的参数项先测试，那么可以按照如下安排：选择通道1，先对参数B进行测试，并对参数B进行粗调；选择通道2，对A参数进行测试，并对参数B进行细调；选择通道3，对参数C进行测试，并对参数C进行修调。

上述管脚复用的测试修调方法，提供一种多模式管脚复用的测试和修调系统及设定方法，以改善现有技术中存在的需要多个管脚复用，或者需要复杂的管脚保护模块、检测模块等，实现了只用一个复用管脚进行模式选择、测试和修调通道选择、测试参数项的输出和熔丝修调烧写的控制，降低了芯片的成本的同时也提高了芯片封装后的测试修调的方便性和准确率。

在一个实施例中，通道选择模块130根据脉冲信号选通测试通道和修调通道包括：通道选择模块130根据时钟信号检测输入脉冲的个数输出通道选择信号C<N-1:0>，分别进入参数项测试模块140和修调模块150，用于选定相应参数项的测试通道和修调通道，本管脚复用的测试修调系统的复用管脚输入脉冲信号，每输入一个脉冲信号，依次选定一位测试通道和修调通道。传统的通道选择模块将测试通道和修调通道分开设置，当触发信号触发计数器计数时，通道选择模块会逐一选通所有测试通道，当各测试通道全部依次选通后，再逐次选通修调通道，因此传统的通道选择模块往往需要输入多个时钟序列才能完成所有参数项的测试和修调，当测试修调项增多时，无用的时钟信号将会造成时间成本的浪费。本方案中的通道选择模块130通过输入模式选择模块输出的时钟信号CLK来检测复用管脚110输入的脉冲个数，根据输入脉冲个数选通不同的测试通道和修调通道，输出一组通道选择信号C<N-1:0>，分别进入参数项测试模块和修调模块，用于选定相应参数项的测试通道和修调通道。只需要一个测试修调触发控制信号，多路同步测试或控制信号意味着需要更高精度的测试修调机台，一旦同步信号或控制信号之间存在时延或偏差，将导致修调的失败。本提案通过复用管脚每输入一个脉冲信号，就选通一个测试和修调通道，无需每次通道选择都需要输入一组时钟信号。因此本实施例中只需要一个脉冲序列即可完成所有参数项的测试和修调工作，改善现有技术中需要多路同步控制信号的问题，解决传统测试修调系统需要多组时钟序列才能完成所有参数项的测试和修调的问题，简化测试系统外围，提高测试和修调的效率和准确率。

在一个实施例中，图10是根据本发明一个实施例中管脚复用的测试修调流程图二，如图10所示，管脚复用的测试修调方法还包括：

S1010：模式选择模块根据复用管脚的输入信号输出第一测试修调使能信号给通道选择模块130，输出第二测试修调使能信号给修调模块150：

S1010-a：在复用管脚110输入脉冲信号的情况下，第一测试修调使能信号指示通道选择模块130根据时钟信号输出通道选择信号，第二测试修调使能信号指示修调模块150进入修调模式；

S1010-b：在复用管脚110悬空的情况下，第一测试修调使能信号指示通道选择模块130处于非通道选择模式，第二测试修调使能信号指示修调模块150处于非修调模式。

可选地，在复用管脚110接地的情况下，第一测试修调使能信号指示通道选择模块130处于非通道选择模式，第二测试修调使能信号指示修调模块150处于非修调模式，该模式下芯片处于正常工作状态。通过本实施例中的方法，模式选择模块120通过复用管脚110输入的不同信号，输出不同的使能信号给通道选择模块130和修调模块150，从而进一步提高测试修调的效率。

在一个实施例中，图11是根据本发明一个实施例中管脚复用的测试修调流程图三，如图11所示，管脚复用的测试修调方法还包括：

S1110：根据复用管脚的输入信号，模式选择模块触发芯片的不同工作模式，

S1110-b：在复用管脚悬空的情况下，触发芯片降压式Buck工作状态；

S1110-c：在复用管脚输入脉冲信号的状态下，触发芯片的测试修调状态,其中，测试修调系统集成于芯片。

此外，在复用管脚输入接地信号的情况下，触发芯片反激式Flyback工作状态；通过本方案，无需额外的复用管脚保护模块，一个复用管脚即可实现正常工作模式和测试修调模式的多模式的控制，提高了芯片封装后的测试修调的简便性。

在一个实施例中，图12是根据本发明一个实施例中管脚复用的测试修调流程图四，如图12所示，管脚复用的测试修调方法还包括：

S1210：在完成测试修调之后，通过复用管脚110输入一个脉冲信号，通道选择模块130选通最高位，通过复用管脚110输入高电平信号，烧写所最高位熔丝使得熔丝烧写阵列固化，修调模块150输出固化后的逻辑信号。

通过本实施例中的方法，除了实现正常工作模式、测试修调模式的选择；在测试修调模式时实现测试和修调通道的选择；在测试模式实现对待测试参数项的输出和测试；在修调模式实现对熔丝烧写的功能外，还实现了修调结果的固化和锁止，进一步提高了管脚复用的测试修调方法的简便性和效率。

在一个实施例中，在复用管脚110悬空的情况下，测试模块140获取测试通道的测试结果并将测试结果反馈至复用管脚110包括：测试模块140接收芯片的待测试的参数项以及参数项预设的测试通道；接收通道选择模块130输出的测试通道，根据测试通道获取与测试通道对应的参数项的测试结果，将测试结果反馈至复用管脚110，其中，测试修调系统集成于上述芯片。通过本实施例中的方法，不仅可以通过固有管脚测试参数项，也能够通过预先在芯片内部设置的测试模式，把原本无法通过固有管脚直接测试到的参数项，通过测试模式把参数项通过复用管脚输出，进一步提高了测试修调系统的效率和便捷性。

在一个具体的实施例中，图13是根据本发明一个具体实施例中管脚复用的测试修调系统示意图，如图13所示，多模式管脚复用的测试和修调系统包括电源端口VCC、接地端口GND，一个可供复用的管脚MODE，其中偏置电压VBP和偏置电流IBP信号由芯片内部产生；EN1使能信号为高电平，则芯片内部偏置电压电流建立；EN2使能信号为高电平，则芯片处于正常工作状态；EN1和EN2使能信号均由芯片内部产生。多模式管脚复用的测试修调系统包括复用管脚110、模式选择模120、通道选择模块130、参数项的测试模块140以及用于熔丝烧写的修调模块150。

模式选择模块120，输入复用管脚110的触发信号，输入芯片偏置电压电流建立的使能信号EN1，输入偏置电压VBP和偏置电流信号IBP；输出工作模式选择信号FYB0_BUCK1，输出测试修调模式的使能信号TT_EN0和TT_EN1；输出测试修调模式的时钟信号CLK。

模式选择模块120检测复用管脚MODE的输入信号触发不同的工作模式。当复用管脚110接地，模式选择模块输出FYB0_BUCK1＝0用于控制芯片处于Flyback工作状态，且测试修调模式使能信号TT_EN0＝1/TT_EN1＝0，芯片为正常工作状态；当复用管脚110悬空，模式选择模块输出FYB0_BUCK1＝1用于控制芯片处于Buck工作状态，且测试修调模式使能信号TT_EN0＝1/TT_EN1＝0，芯片为正常工作状态；当复用管脚110输入脉冲信号时，模式选择模块输出FYB0_BUCK1为脉冲状态，用于控制芯片处于测试修调模式，并且输出一个时钟信号CLK进入通道选择模块，用于测试修调通道的选择，并输出测试修调模式的使能信号TT_EN0＝0/TT_EN1＝1，芯片处于测试修调模式。

传统的通道选择模块将测试通道和修调通道分开设置，当触发信号触发计数器计数时，通道选择模块会逐一选通所有测试通道，当各测试通道全部依次选通后，再逐次选通修调通道。因此传统的通道选择模块往往需要输入多个时钟序列才能完成所有参数项的测试和修调。当测试修调项增多时，无用的时钟信号将会造成时间成本的浪费。

通道选择模块130，输入模式选择模块输出的测试修调使能信号TT_EN0；通过输入模式选择模块输出的时钟信号CLK来检测复用管脚110输入的脉冲个数，根据输入脉冲个数选通不同的测试通道和修调通道，输出一组通道选择信号C<N-1:0>，分别进入参数项测试模块和修调模块，用于选定相应参数项的测试通道和修调通道。

图14是根据本发明一个具体实施例中通道选择模块结构示意图，图15是根据本发明一个具体实施例中通道选择模块数字电路示意图，如图14、图15所示，以8位测试修调通道选择模块为例：通道选择模块包括复位线路、计数线路和译码线路。由模式选择模块输出的信号TT_EN0作为通道选择模块的使能信号，由模式选择模块输出的时钟信号CLK作为通道选择模块时钟信号；当使能信号TT_EN0为高电平时，复位线路将计数线路和译码线路置初始状态，使通道选择模块各输出信号均置低电平；当信号TT_EN0为低电平时，系统进入测试修调模式，通道选择模块正常工作，复位线路不会影响通道选择模块各输出信号的状态。

当通道选择模块正常工作时，时钟信号CLK上升沿会触发计数线路开始计数，计数线路输出二进制数值信号，产生一位高位通道选择信号ZH和四位低位通道选择信号Z<3:0>，并最终产生8位通道选择信号C<7:0>。因此每检测到复用管脚110输入一个脉冲信号，就会产生一个时钟信号CLK的上升沿，选通的测试通道和修调通道都会移动一位。一个通道选择信号同时决定一个测试通道和一个修调通道。这样保证了复用管脚110只需要N个脉冲信号即可完成N个参数项的测试和N位的熔丝修调，图16是根据本发明一个具体实施例中通道选择模块输出信号示意图。

通道选择模块130输出的选通信号只是作为测试通道和修调通道的选择信号，是否进行该通道的测试或修调，由复用管脚110的状态决定。如果复用管脚110此时悬空则直接输出参数项的测试结果；基于参数项的测试结果判断是否需要烧写熔丝，如果需要烧写，则复用管脚110外加一个长时间的高电平，该通道下的修调位烧写；如果不需要烧写，则复用管脚110再加一个脉冲信号进入下一个测试通道和修调通道。

当完成所有N个参数项的测试和修调之后，复用管脚110再输入一个脉冲信号，选通最高位熔丝，如果烧写该位熔丝则所有的熔丝烧写阵列都被固化。尽管系统可以再次进入测试修调模式，但是无法再次进行熔丝烧写。修调模块150最终输出一组固化的逻辑电平T<N:0>，修调位输出逻辑初始态为高电平，熔丝烧写后的逻辑为低电平。

测试模块140输入待测试的N项参数项D<N-1:0>，输入通道选择模块130输出的通道选择信号C<N-1:0>；根据通道选择信号，依次通过传输门把待测试参数项输出到复用管脚110，此时悬空的复用管脚110即输出待测试参数项。

修调模块150，基于对通道选择模块输出通道选择信号C<N-1:0>和复用管脚110的对于该参数项的初始值测试结果，确定该修调位或者后续的几个修调位是否需要烧写？如果不需要烧写，则复用管脚110继续输入一个脉冲，进入下一个测试修调通道；如果需要烧写，则复用管脚110输入一个长时间的高电平，触发的修调模块把相应选通的修调位熔丝烧写。当选通最高位熔丝烧断，所有的熔丝烧写阵列被固化，系统可以再次进入测试修调模式，但是无法再进行熔丝烧写，测试修调系统最终输出一组固化的逻辑电平T<N-1:0>。

基于上述管脚复用的测试修调系统，提供了一种测试修调系统设计的主要原则：充分利用每个测试通道和修调通道的资源，首先安排可能影响其他参数的参数项先测试和修调；尽量需要修调的参数项先进行测试，尽量需要多位通道修调的参数项先进行测试；尽量安排重要的参数后测试和修调；同一个通道选择下的测试和修调依次进行，先测试参数项，再进行修调，测试和修调工作独立进行互不影响，该选通的测试修调通道下，可以修调同一个通道下所测试的参数项，也可以修调之前通道所测试的参数项。

根据上述设计原则，以6个测试修调通道的系统为例，需要测试的3个参数项分别为带隙基准电压VREF、振荡器的振荡频率OSC和恒压阈值VFB，其中带隙基准电压决VREF定芯片内部的基准电压和偏置电流，会影响其他参数项，因此优先测试和修调，根据带隙基准的初始值分布和设计的修调步径、修调范围，需要安排2个修调位；振荡频率OSC和恒压阈值VFB两项参数在带隙基准电压确定后相互独立，振荡频率OSC只需测试无需修调；恒压阈值VFB需要安排2位修调，可考虑恒压阈值VFB最后测试修调。另外还需要一位修调的锁止位，因此总共需要6个测试修调通道。

测试修调的顺序如下：

通道1：测试带隙基准VREF、粗调带隙基准电压，并测试粗调后带隙基准电压；

通道2：测试带隙基准VREF、细调带隙基准电压，并测试细调后带隙基准电压；

通道3：测试振荡频率OSC，无需修调；

通道4：测试恒压阈值VFB，粗调恒压阈值，并测试粗调后恒压阈值；

通道5：测试恒压阈值VFB，细调恒压阈值，并测试细调后恒压阈值；

通道6：预留测试通道；烧写熔丝最高位，修调逻辑固化和修调锁止。

图17是根据本发明一个具体实施例中管脚复用的测试修调流程图，如图17所示，管脚复用的测试修调方法包括：

S1702：电源电压上电，使能信号开启；

S1704a：复用管脚MODE加脉冲信号，芯片进入测试修调模式；

S1704b：复用管脚接地，芯片进入正常Flyback模式；

S1704c：复用管脚悬空，芯片进入Buck模式；

S1706：带隙基准测试；

S1708：在带隙基准测试不满足精度的情况下，进行带隙基准粗调；

S1710：振荡频率测试，在S1706中带隙基准测试满足精度的情况下，直接进行振荡频率测试；

S1712：在振荡频率测试满足精度的情况下，进行带隙基准测试；不满足精度则直接结束流程

S1714：进行带隙基准细调，在细调结果不满足精度的情况下，结束流程；

S1716：在带隙基准细调后满足精度的情况下，进行恒压阈值测试，在恒压阈值测试满足精度的情况下，直接修调锁止；

S1718：在恒压阈值测试不满足精度的情况下，进行恒压阈值粗调，恒压粗调结果满足精度直接修调锁止；

S1720：在恒压阈值粗调后，仍然不满足精度的情况下，进行恒压阈值测试；

S1722：进行恒压阈值细调，在细调结果不满足精度的情况下，结束流程；

S1724：在恒压阈值细调结果满足精度的情况下，进入预留测试通道；

S1726：修调锁止；

S1728：结束流程。

图18是根据本发明一个具体实施例中管脚复用的测试修调系统的波形示意图，如图18所示，芯片电源电压VIN上电、外加使能信号EN开启，内部基准电压偏置电流建立的使能信号EN1，内部电源电压欠压检测完成的使能信号EN2的波形；给出了测试修调系统复用管脚110灌入的脉冲波形；模式选择模块产生的模式选择信号FYB0_BUCK1；通道选择模块输出的6位通道选择信号C<5:0>；同时也给出了复用管脚110的在测试模式下所测试到的带隙基准电压VREF、振荡频率OSC和恒压阈值VFB的测试信号，其中在第1通道基准电压粗调和第4通道恒压阈值粗调和第6通道修调的固化和锁止，设置了复用管脚MODE加长时间高电平的熔丝烧写信号。

理论上可以在上述测试振荡频率时修调带隙基准，但实际上为直接测试带隙基准修调之后的电压，让通道1和通道2进行带隙基准电压的测试和修调，让通道3独立进行振荡频率的测试。预留的测试修调通道可以直接跳过。

应该理解的是，虽然图9-12的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图9-12中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

关于管脚复用测试修调系统的具体限定可以参见上文中对于管脚复用的测试和修调方法的限定。上述管脚复用的测试修调方法中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

本领域技术人员可以理解，图1-8中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述管脚复用的测试修调方法。

上述管脚复用的测试修调系统、方法、计算机设备和存储介质，复用管脚外加脉冲信号时，芯片即进入测试修调模式，模式选择模块输入脉冲信号，模式选择模块输出时钟信号给通道选择模块；通道选择模块根据时钟信号输出通道选择信号给测试模块和修调模块，测试模块根据通道选择信号确定测试通道，修调模块根据通道选择信号确定修调通道；在复用管脚悬空的情况下，测试模块根据测试通道获取并输出待测试参数项至复用管脚；根据测试结果，在与修调通道对应的修调位需要修调的情况下，通过复用管脚输入修调指示信号对该修调位进行烧写；实现了只用一个复用管脚进行模式选择、测试和修调通道选择、测试参数项的输出和熔丝修调烧写的控制，降低了芯片的成本的同时也提高了芯片封装后的测试修调的方便性和准确率。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述管脚复用的测试修调系统。

上述管脚复用的测试修调系统、方法、计算机设备和存储介质，复用管脚外加脉冲信号时，芯片即进入测试修调模式，模式选择模块输入脉冲信号，模式选择模块输出时钟信号给通道选择模块；通道选择模块根据时钟信号输出通道选择信号给测试模块和修调模块，测试模块根据通道选择信号确定测试通道，修调模块根据通道选择信号确定修调通道；在复用管脚悬空的情况下，测试模块根据测试通道获取并输出待测试参数项至复用管脚；根据测试结果，在与修调通道对应的修调位需要修调的情况下，通过复用管脚输入修调指示信号对该修调位进行烧写；实现了只用一个复用管脚进行模式选择、测试和修调通道选择、测试参数项的输出和熔丝修调烧写的控制，降低了芯片的成本的同时也提高了芯片封装后的测试修调的方便性和准确率。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种管脚复用的测试修调系统，其特征在于，所述管脚复用的测试修调系统集成在芯片上，所述系统包括复用管脚、模式选择模块、通道选择模块、测试模块和修调模块，

在所述复用管脚输入脉冲信号的情况下，所述模式选择模块输入所述脉冲信号，所述模式选择模块输出时钟信号给所述通道选择模块；

所述通道选择模块根据所述时钟信号输出通道选择信号，所述通道选择模块输出所述通道选择信号给所述测试模块和所述修调模块，所述测试模块根据所述通道选择信号确定测试通道，所述修调模块根据所述通道选择信号确定修调通道；

在所述复用管脚悬空的情况下，所述测试模块根据所述测试通道获取待测试参数项，输出所述待测试参数项的测试结果至所述复用管脚；

根据所述测试结果，在与所述修调通道对应的修调位需要修调的情况下，在所述复用管脚输入修调指示信号。

2.根据权利要求1所述的管脚复用的测试修调系统，其特征在于，所述模式选择模块还根据所述复用管脚的输入信号输出工作模式选择信号到所述芯片：

在所述复用管脚输入接地信号的情况下，触发所述芯片反激式Flyback工作状态；

在所述复用管脚悬空的情况下，触发所述芯片降压式Buck工作状态；

在所述复用管脚输入脉冲信号的状态下，触发所述芯片的测试修调状态。

3.根据权利要求1所述的管脚复用的测试修调系统，其特征在于，所述模式选择模块还用于根据所述复用管脚的输入信号输出第一测试修调使能信号给所述通道选择模块，输出第二测试修调使能信号给所述修调模块；

在所述复用管脚输入脉冲信号的情况下，所述第一测试修调使能信号指示所述通道选择模块根据所述时钟信号输出通道选择信号，所述第二测试修调使能信号指示所述修调模块进入修调模式；

在所述复用管脚悬空的情况下，所述第一测试修调使能信号指示所述通道选择模块处于非通道选择模式，所述第二测试修调使能信号指示所述修调模块处于非修调模式。

4.根据权利要求3所述的管脚复用的测试修调系统，其特征在于，所述修调模块输入芯片使能信号，在所述芯片使能信号和所述第二测试修调使能信号均指示所述修调模块处于修调模式的情况下，所述修调模块根据所述测试结果对所述修调位进行修调；所述修调模块输出修调后的逻辑信号。

5.根据权利要求1所述的管脚复用的测试修调系统，其特征在于，所述测试模块还输入芯片的所述待测试参数项以及所述待测试参数项预设的测试通道，根据所述测试通道，输出与所述测试通道对应的所述待测试参数项的测试结果。

6.一种管脚复用的测试修调方法，其特征在于，所述方法包括：

在复用管脚输入脉冲信号的情况下，模式选择模块从所述复用管脚接受所述脉冲信号，输出时钟信号，并将所述时钟信号发送给通道选择模块；

所述通道选择模块根据所述时钟信号选通测试通道和修调通道；

在所述复用管脚悬空的情况下，测试模块获取所述测试通道的测试结果并将所述测试结果反馈至所述复用管脚；

根据所述测试结果，在所述修调通道对应的修调位需要修调的情况下，从所述复用管脚输入修调指示信号，触发修调模块将所述修调位熔丝烧写。

7.根据权利要求6所述的管脚复用的测试修调方法，其特征在于，所述通道选择模块根据所述时钟信号选通测试通道和修调通道包括：

所述的通道选择模块，通过输入所述时钟信号来检测所述复用管脚输入的脉冲个数，根据输入脉冲个数选通所述测试通道和所述修调通道。

8.根据权利要求6所述的管脚复用的测试修调方法，其特征在于，所述方法还包括：

所述模式选择模块根据所述复用管脚的输入信号输出第一测试修调使能信号给所述通道选择模块，输出第二测试修调使能信号给所述修调模块；

在所述复用管脚输入脉冲信号的情况下，所述第一测试修调使能信号指示所述通道选择模块根据所述时钟信号输出通道选择信号，所述第二测试修调使能信号指示所述修调模块进入修调模式；

在所述复用管脚悬空的情况下，所述第一测试修调使能信号指示所述通道选择模块处于非通道选择模式，所述第二测试修调使能信号指示所述修调模块处于非修调模式。

9.根据权利要求6所述的方法，其特征在于，所述方法还包括：

根据所述复用管脚的输入信号，所述模式选择模块触发芯片的不同工作模式，

在所述复用管脚输入接地信号的情况下，触发所述芯片反激式Flyback工作状态；

在所述复用管脚悬空的情况下，触发所述芯片降压式Buck工作状态；

在所述复用管脚输入脉冲信号的状态下，触发所述芯片的测试修调状态,其中，所述测试修调系统集成于所述芯片。

10.根据权利要求6所述的管脚复用的测试修调方法，其特征在于，所述方法还包括：

在完成测试修调之后，通过所述复用管脚输入一个脉冲信号，所述通道选择模块选通最高位，通过所述复用管脚输入高电平信号，烧写所述最高位熔丝使得熔丝烧写阵列固化，所述修调模块输出所述固化后的逻辑信号。

11.根据权利要求6所述的方法，其特征在于，所述在所述复用管脚悬空的情况下，测试模块获取所述测试通道的测试结果并将所述测试结果反馈至所述复用管脚包括：

所述测试模块接收芯片的待测试的参数项以及所述参数项预设的测试通道；

接收所述测试通道，根据所述测试通道获取与所述测试通道对应的所述参数项的测试结果，将所述测试结果反馈至所述复用管脚，其中，所述测试修调系统集成于所述芯片。

12.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求6至11中任一项所述方法的步骤。

13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求6至11中任一项所述的方法的步骤。

Images